「Bus」に関連した英語例文の一覧と使い方(444ページ目) - Weblio英語例文検索

The module 311 inputs, after a lapse of a third period calculated by multiplying the period by a predetermined positive integer, data corresponding to the address which is output by a slave device to the bus 100 within a fourth period after reduction of the second period from the period successively to the third period.例文帳に追加

内部処理モジュール３１１は、第２の期間に続いて、予め定められた正の整数を周期に乗じた第３の期間が経過した場合に、第３の期間に続いて、周期から前記第２の期間を差し引いた第４の期間内に、当該アドレスに対応するデータであって、スレーブ装置がバス１００に出力したデータを入力する。 - 特許庁

To provide a protective circuit capable of preventing the malfunction of a device or the deterioration of a semiconductor possessed by the device even in the connection of a host-side device laid in a power supply ON state to an external device with ATAPI as interface laid in a power supply OFF state through a signal line such as control bus or the like.例文帳に追加

ホスト側の装置にのみ電源が入っており、ＡＴＡＰＩをインターフェイスとする外付け用のデバイスには電源が入っていない状態において両者がコントロールバス等の信号線を介して接続された場合であっても、デバイスの誤動作、またデバイスが有する半導体の劣化を防ぐことができる保護回路を提供する。 - 特許庁

The sub-microcomputer 24 supplies control information to a frequency selector 21, a demodulator; 22 and an error corrector 23 provided in the first receiving modulator 2 over e.g. an IIC bus 25, and collects information signals (data) from these circuits to control the operation of the first receiving demodulator 2.例文帳に追加

そしてこのサブマイクロコンピュータ２４からの制御情報が、例えばＩＩＣバス２５を通じて第１の受信復調部２に設けられる周波数選択部２１、復調部２２、誤り訂正部２３に供給されると共に、これらの回路からの情報信号（データ）が収拾されて、第１の受信復調部２の動作の制御が行われる。 - 特許庁

An electron-emitting element PX contributing to displaying is connected with signal line driving circuits 50U and 50D and scanning line driving circuits 60U and 60D, and the electron-emitting element DPX not distributing to displaying restrains emission of an electron since its lower electrode (signal wiring 11) and its upper electrode 13 (scanning line bus wiring 21) have the same electrical potential.例文帳に追加

表示に寄与する電子放出素子ＰＸは信号線駆動回路５０Ｕ、５０Ｄおよび走査線駆動回路６０Ｕ,６０Ｄに接続し、表示に寄与しない電子放出素子ＤＰＸは、そのの下部電極（信号配線１１）と上部電極１３（走査線バス配線２１）を同じ電位として電子の放出を抑制する。 - 特許庁

Also, in the actual operation, the CPU core 40 controls the I/O control circuit 34 to a signal break state, thus electrically breaking an external terminal and an address/data bus 37, preventing the inside of the chip from being affected by external noise, and preventing the address and data of the flash memory and CPU core chips 20 and 30 from being leaked to the outside.例文帳に追加

また、実動作時には、ＣＰＵコア４０が入出力制御回路３４を信号遮断状態に制御するので、外部端子とアドレス／データバス３７を電気的に遮断されて、チップ内部は外部からのノイズの影響を受けることがなければ、フラッシュメモリチップ２０およびＣＰＵコアチップ３０のアドレスやデータが外部に漏れることもない。 - 特許庁

In a DMA controller 3 accessing an image memory 14 via a bus 22, a control part 30 controls the execution of DMA transfer processing based on a value stored in a first register group 31; and when the DMA transfer processing ends, decides whether a value relating to the DMA transfer processing to be executed the next is stored in a second register group 32.例文帳に追加

バス２２を介して画像メモリ１４にアクセスするＤＭＡコントローラ３において、制御部３０が、第１レジスタ群３１に格納してある値に基づくＤＭＡ転送処理の実行を制御し、このＤＭＡ転送処理が終了した場合、第２レジスタ群３２に、次に実行すべきＤＭＡ転送処理に係る値が格納してあるか否かを判断する。 - 特許庁

This IIC bus control system comprises a clock output switching circuit 21 for switching the state for outputting a clock signal and a non-clock signal differed from the clock signal to devices A and B of each system according to control signal input of '0' or '1', which is provided between a clock line 2 and the signal input parts SCL A and SCL B of the devices A and B.例文帳に追加

クロックライン２とデバイスＡ、Ｂの信号入力部ＳＣＬ Ａ、ＳＣＬ Ｂとの間に、各系統のデバイスＡ、Ｂに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、“０”または“１”の制御信号入力に応じて切り換えるクロック出力切換回路２１をＩＩＣバス制御システムが備える。 - 特許庁

A binary signal generated by a signal generating section 11 that a first device 10 includes is converted into a tertiary signal and outputted onto a data bus 40 by a signal output section 12, that tertiary signal is received and restored into binary signal by a signal input section 21 that a second device 20 includes, and that binary signal is processed by a signal processing section 22.例文帳に追加

第１のデバイス１０が有する信号生成部１１で生成された２値信号を信号出力部１２で３値信号としてデータバス４０上に出力し、第２のデバイス２０が有する信号入力部２１でその３値信号を受信して２値信号に復元し、その２値信号を信号処理部２２で処理する。 - 特許庁

The device to be controlled 200 records mounting states of sub-units or sub-categories of all control devices 100-104 connected onto an IEEE 1394 serial bus 300 by successively selecting a plurality of sub-units or sub-categories mounted on the own device to confirm whether the selected sub-unit or sub-category can receive a corresponding command from each control device 100-104.例文帳に追加

被制御装置２００は、自身に実装されている複数のサブユニット又はサブカテゴリを順次選択し、各制御装置１００〜１０４から対応コマンドを受信できるか否かを確認することで、ＩＥＥＥ１３９４シリアルバス３００上に接続されている全制御装置のサブユニット又はサブカテゴリの実装状態をリストに記録する。 - 特許庁

Provided are an apparatus and associated method that executes a storage transaction relative to a network I/O command by using an ASIC having an interconnect selectively coupling a plurality of dedicated purpose function controllers in the ASIC to a policy processor, via a list manager in the ASIC communicating on a peripheral device bus to which the policy processor is connected.例文帳に追加

ＡＳＩＣ内の複数の専用目的機能コントローラをポリシー・プロセッサが接続される周辺装置バス上で通信するＡＳＩＣ内のリスト・マネージャを介してポリシー・プロセッサに選択的に結合するインターコネクトを有するＡＳＩＣを利用してネットワークＩ／Ｏコマンドに関連する記憶トランザクションを実施する装置および関連する方法が提供される。 - 特許庁

The internal circuit 10 mounted on an LSI 100 includes an address controller 106 which monitors whether or not addresses of bus lines 111 and 112 are addresses in a predetermined specific address area while the CPU 101 executes the program stored in the external memory 20 and notifies the CPU of addresses in the specific address area when detecting them.例文帳に追加

ＬＳＩ１００に搭載された内部回路１０が、ＣＰＵ１０１での、外部メモリ２０に格納されたプログラムの実行中に、バスライン１１１，１１２のアドレスが、あらかじめ定められた所定のアドレス領域内のアドレスであるか否かをモニタし、所定のアドレス領域内のアドレスを検出したときにＣＰＵに通知するアドレスコントローラ１０６を含む。 - 特許庁

The exciter for synchronous machine is constituted by providing an existing exciter having an excitation power supply transformer 16, a thyristor 17 and a field winding 19 additionally with a new exciter having a new excitation power supply transformer 22 and a new thyristor 23 and connecting the existing thyristor and the new thyristor directly by a bus bar 20.例文帳に追加

本発明に係る同期機の励磁装置は、励磁電源変圧器１６、サイリスタ装置１７、界磁巻線１９を備える既設の励磁装置に、新設励磁電源変圧器２２、新設サイリスタ装置２３を備える新設励磁装置を追設するとともに、前記既設のサイリスタ装置を前記新設サイリスタ装置とを直接母線２０で接続させる構成にした。 - 特許庁

When a network interface 120 receives a communication packet including time information for synchronizing with multiple display devices connected with a network bus, a synchronizing clock 130 first sets the time information as an initial value, then starts measuring time from the set time indicated by the time information, and outputs an measured time as a time signal.例文帳に追加

ネットワークインターフェイス１２０がネットワークバスに接続された複数の表示装置との同期を取るための時刻情報を含んだ通信パケットを受信した際に同期時計１３０が、まず、その時刻情報を初期値として設定し、つづいて設定された時刻情報が示す時刻からの計時を開始して、その計時された時刻を時刻信号として出力する。 - 特許庁

In a memory access control circuit, an arbiter 4 (transaction detection means) detects that a transaction from a bus master (the latency sensitive master) which influences the performance by latency has been registered in a queueing buffer 5, and the arbiter 4 (processing sequence change means) processes this transaction prior to transactions queued in advance.例文帳に追加

本発明のメモリアクセス制御回路は、アービタ４（トランザクション検知手段）が、レイテンシィによりバフォーマンスに影響を与えるバスマスタ（レイテンシセンシティブなマスタ）からのトランザクションがキューイングバッファ５に登録されたことを検知し、アービタ４（処理順序変更手段）が、当該トランザクションを先行してキューイングされているトランザクションに優先して処理する。 - 特許庁

A fault information signal output means for outputting fault information signals 34 inside the package is mounted on the internal circuit 21 of each package, the fault information signals 34 are inputted to a switching circuit 31 when a package fault is generated and fault control signals 36 are outputted from the switching circuit 31 to the bus switch 30.例文帳に追加

各パッケージの内部回路２１には、パッケージ内の障害情報信号３４を出力する障害情報信号出力手段が実装されており、パッケージ障害発生時に障害情報信号３４が切換回路３１に入力され、切換回路３１からバススイッチ３０に対して障害制御信号３６が出力される。 - 特許庁

In the slave ECU 2a, a signal separation circuit 23a receives the communication signal of the CAN to be transmitted to the CAN bus 3 and the serial communication signal separately, and an input/output control circuit 24a inputs the serial communication signal as a power supply control signal and outputs it to a power supply circuit 21a to control the ON/OFF of the microcomputer 20a.例文帳に追加

スレーブのＥＣＵ２ａでは、信号分離回路２３ａがＣＡＮバス３に送信されるＣＡＮの通信信号とシリアル通信信号とを各別に受信し、入出力制御回路２４ａにてシリアル通信信号を電源制御信号として入力して電源回路２１ａへ出力し、マイコン２０ａのオン／オフを制御する。 - 特許庁

If any of the modules 1-5 detects the collision, namely, large impact force, the apparatus stops a part of transmissions of other sensor modules, thereby, the apparatus utilizes a period of time in which the bus L is free and outputs data having lengthened bit lengths from the sensor module which has detected this large impact force to the air bag ECU6.例文帳に追加

もしセンサモジュール１〜５のいずれかが衝突すなわち大きな衝撃力を検出した場合には他のセンサモジュールの一部の送信を中止し、これによりシリアルバスＬに空いた時間を利用することによりこの大きな衝撃力を検出したセンサモジュールからビット長を増加したデータをセンターエアバッグＥＣＵ６に出力する。 - 特許庁

The data transfer control system includes a transfer controller 160 that transfers compressed data including compressed image data to a device controller 210 via a bus 200, and a transfer rate setting section 130 that sets the transfer rate of the transfer controller 160 based on the data storage status of a memory 290 on the side of the device for storing the received compressed data.例文帳に追加

データ転送制御システムは、圧縮画像データを含む圧縮データを、バス２００を介してデバイスコントローラ２１０に転送する転送コントローラ１６０と、受信された圧縮データを記憶するデバイス側のメモリ２９０のデータ蓄積状況に基づいて、転送コントローラ１６０の転送速度を設定する転送速度設定部１３０を含む。 - 特許庁

Image data accumulated in a buffer 22b of a CPU 22 is decoded in a pause period while being intermittently sent to an image memory 24 via a digital bus 28, whereby image data sent from a camera 12 can be accumulated in the buffer 22b of the CPU 22 and decoded at the same time and the time required to receive and decode images from the camera 12 can be reduced.例文帳に追加

ＣＰＵ２２のバッファ２２ｂに蓄積した画像データをデジタルバス２８を介して間欠的に画像用メモリ２４へ送る休止時間にデコードを行うことで、カメラ１２から送られる画像データのＣＰＵ２２のバッファ２２ｂへの蓄積と、デコードとを同時に行うことが可能となり、カメラ１２からの画像の取り込みとデコードとの時間を短くすることができる。 - 特許庁

The duplication execution part 43 reads assignment space descriptors by the ASE supplied from the duplication area calculation part 42 one by one to control a drive 12 and a drive 13 through a bus, reads only the assignment space information from the duplication source storage medium 21, and writes only the assignment space information to a duplication destination storage medium 22.例文帳に追加

複製実行部４３は、複製部位計算部４２より供給されたASEより割付空間記述子を１つずつ読み、バス１０を介してドライブ１２およびドライブ１３を制御し、複製元記録媒体２１より割付空間の情報のみを読み出させ、その割付空間の情報のみを複製先記録媒体２２に書き込ませる。 - 特許庁

The inverter apparatus is equipped with: a semiconductor switch 11 connected between the smoothing capacitor 2 and DC bus bars 4 and 5 in series; a CT13 detecting current flowing in the semiconductor switch 11; and an over current protecting circuit 14 interrupting the semiconductor switch 11 when the current detected by the CT13 exceeds a previously set over current setting value.例文帳に追加

平滑コンデンサ２と直流母線４，５との間に直列に接続した半導体スイッチ１１と、半導体スイッチ１１に流れる電流を検出するＣＴ１３と、ＣＴ１３で検出した検出電流が予め設定した過電流設定値を超えると半導体スイッチ１１を遮断する過電流保護回路１４とを備える。 - 特許庁

A microcomputer 10 of ECU 1 to be a master determines to turn on or turn off a power supply of a slave ECU 2a, a power supply control signal indicating the power-on/off is output based on the determination result from a serial communication, and a signal superimposition circuit 13 receives it and transmits it to a CAN bus 3 to which a CAN transceiver 12 is connected.例文帳に追加

マスタとなるＥＣＵ１のマイコン１０がスレーブのＥＣＵ２ａの電源をオンとするかオフとするかを判断し、判断結果に基づき電源オン／オフを示す電源制御信号をシリアル通信により出力し、信号重畳回路１３がこれを受け付けてＣＡＮトランシーバ１２が接続されるＣＡＮバス３へ送信する。 - 特許庁

A pair of electrically connecting pieces 30, 31 formed by bending in an L shape and standing three tongue-shaped pieces formed by blanking a conductive plate material so that connecting ends 25a, 26a of bus bars 25, 26 for connecting plate-shaped electrodes 21a, 21b of a PTC element is complementarily arranged zigzag in the length direction of the conductive plate material.例文帳に追加

ＰＴＣ素子２１の各板状電極２１ａ，２１ｂを接続するバスバー２５，２６の接続端部２５ａ，２６ａが、導電性板材の長手方向に沿って補完的に千鳥状に並ぶように打ち抜き形成された３片の舌状片をそれぞれＬ字状に折曲形成して起立させた一対の電気接続片３０，３１を備えている。 - 特許庁

To provide a host bus adaptor driver capable of securing connection of a single path and a single disk unit to an installed side, capable of changing a system constitution definition by a user, and capable of eliminating the need for cable extraction work, when installing/copying an operating system in an I/O device unit of a disk device having a redundant path or a plurality of disk units.例文帳に追加

冗長化されたパス、または複数のディスクユニットを持つディスク装置のＩ／Ｏデバイス装置に対してオペレーティングシステムのインストール／複製を行う際に、インストール先への単一パスかつ単一ディスクユニット接続を保障し、ユーザによるシステム構成定義の変更、及びケーブル挿抜作業を不要とするホストバスアダプタ用ドライバを提供する。 - 特許庁

To provide a method and device by which a state of internal memory in a writing device for a data carrier can be recognized at any time, and also a request to a transmission bus is suppressed, when monitoring the state of the internal memory in the writing device for compensating a rate difference between a device for processing data and transmitting them and the writing device for the data carrier.例文帳に追加

データを処理して送信する装置とデータ担体用書き込み装置との間の速度差を補償するため、該書き込み装置の内部メモリの状態を監視する際、データ担体用書き込み装置の内部メモリの状態をいつでも知ることができるようにし、また、伝送バスに対する要求を抑えるようにした方法および装置を提供する。 - 特許庁

The data latch circuit connects a storage circuit composed of inverters 11, 12 connected to a power source having power potential VDD(5V) larger than an amplitude (0-3V) of a digital signal via TFTs 13, 14 to a data bus line to which the digital signal is applied via a TFT 16, and controls the TFTs 13, 14, 16 by using a sampling signal S.例文帳に追加

デジタル信号の振幅（０−３Ｖ）よりも大きな電源電位ＶＤＤ（５Ｖ）を有する電源にＴＦＴ１３，１４を介して接続されたインバータ１１，１２で構成された記憶回路と、デジタル信号が印加されるデータバスラインとをＴＦＴ１６を介して接続し、サンプリング信号ＳによってＴＦＴ１３，１４，１６を制御する。 - 特許庁

The magnetic shield body 65 is used for magnetic shielding from an external magnetic field by constituting a circular enclosing part for enclosing circularly the bus bar 12, an insulating substrate 13 and a Hall IC 14, and a protrusion 91 of a nonmagnetic spacer 90 is engaged with the aperture 67 of the magnetic shield body 65, to thereby regulate an aperture slit 67 interval to be constant by the protrusion 91.例文帳に追加

磁気シールド体６５は、バスバー１２と絶縁基板１３とホールＩＣ１４とを環状に囲む環状囲み部を構成することで外部磁界から磁気遮蔽するものであり、磁気シールド体６５の空隙６７に非磁性スペーサ９０の凸条９１が係合することで、空隙スリット６７の間隔は凸条９１にて一定に規制されている。 - 特許庁

The brushless motor 1 comprises a stator core 5 applied with a stator coil 6 and contained in a case 4, a bracket 24 fixed to the end of the case 4, a bus bar unit 7 having a feeding terminal 11 fixed to one end side of the stator core 5 and connected with the end of the stator coil 6, and a bracket holder unit 35 made of synthetic resin and fixed to the bracket 24.例文帳に追加

ブラシレスモータ１は、ケース４内に収容されステータコイル６が巻装されたステータコア５と、ケース４の端部に取り付けられるブラケット２４と、ステータコア５の一端側に取り付けられステータコイル６の端部が接続される給電用端子１１を備えたバスバーユニット７と、ブラケット２４に取り付けられる合成樹脂製のブラケットホルダユニット３５を備える。 - 特許庁

When direct printing is carried out between an image supply device such as a digital camera 101 connected by a 1394 serial bus 103 and a printing device such as a printer 102, the devices are adaptively put in partial charge of image processing according to the relation among the processing capability by image processing functions that the devices have, data size, and data transfer rates, so that the direct printing is performed with efficiency.例文帳に追加

1394シリアルバス103で接続されたディジタルカメラ101などの画像供給デバイスおよびプリンタ102などの印刷デバイスの間でダイレクトプリントを行う際に、それぞれのデバイスがもつ画像処理機能ごとの処理能力、並びに、データサイズおよびデータ転送速度の関係に応じて適応的に画像処理をデバイス間で分担し、効率がよいダイレクトプリントを行う。 - 特許庁

A logical connection module 31-1 for detecting a connection line used for communication with a board 21-2 and an electric characteristic compensation module 33 for compensating electric characteristics of the connection line used for the communication with the board 21-2 are mounted on the substrate 21-1 among the plurality of connection lines of the bus 23 for connecting the boarde 21-1 to the board 21-2.例文帳に追加

基板２１−１には、基板２１−１と基板２１−２とを接続するバス２３の複数の接続線の中から、基板２１−２との通信に用いる接続線を決定する論理的結線モジュール３１−１と、その基板２１−２との通信に用いる接続線の電気的特性を補償する電気的特性補償モジュール３３が装着される。 - 特許庁

In a notebook-sized PC, prescribed voltage is outputted from the OUT of a DC/DC 64 so that power can be supplied to an internal device 101 and a card bus slot 23 to which a PC card is connected, and a part of the outputted voltage is fed back from an FB to the DC/DC 64 so that whether or not the voltage is correctly outputted can be checked.例文帳に追加

ノートブック型ＰＣでは、内部デバイス１０１とＰＣカードを接続するカードバススロット２３とへ電力を供給するため、ＤＣ／ＤＣ６４から所定の電圧がＯＵＴから出力されるが、出力された電力の一部は正しく出力されているか否かをチェックするため、ＦＢからＤＣ／ＤＣ６４へとフィードバックされる。 - 特許庁

B. The fields managed neither by the governmental administration nor by private entities, which need to be managed now because new demands are arising as the time changes (Example: Community bus operation which local residents voluntarily take part in, and transportation service using private vehicles managed by an incorporated NPO or the like in a local community where no public transportation system is provided) 例文帳に追加

イ．行政も民間主体も担ってこなかった分野であるが、時代の変化の中で新たな需要が生じてきたことにより、対応が必要となってきたもの（例：地域住民が主体となって参画するコミュニティバスの運行や、公共交通のない地域でＮＰＯ法人等が行う自家用自動車を使用した運送サービス） - 経済産業省

To provide a bus connection device which can optimize a preread according to dynamic variation in the optimum amount of preread data for a transfer request device for data transfer when the transfer request device manages the start and end of the data transfer and can not know the total amount of transfer data in advance for a read of data between a plurality of buses.例文帳に追加

データ転送の転送要求装置がデータ転送の開始および終了の管理を行っていて複数のバス間でのデータリードを行うときに転送データの総量を予め知ることができない場合に、同一の転送要求装置に対する最適な先読みデータ量の動的な変化に合わせて先読みを最適化することができるバス接続装置を提供する。 - 特許庁

To reduce power consumption for deciding a logic level of a data bus supplied with the memory cell read-out data in a synchronous DRAM output circuit and to generate an output of a nearly source voltage level by latching the memory cell read-out data, generating a boosted voltage based on the latched data and driving an n-channel field effect transistor.例文帳に追加

シンクロナスＤＲＡＭの出力回路において、メモリセル読み出しデータが供給されるデータバスの論理レベルを確定するための消費電力を低減するとともに、メモリセル読み出しデータをラッチし、ラッチしたデータに基づいて昇圧された電圧を発生させてｎチャネル電界効果トランジスタを駆動することでほぼ電源電圧レベルの出力を発生できるようにする。 - 特許庁

The same address is allocated to a port register 14 and an RTP output register 13 and data from a data bus 41 are held in either the port register 14 or the RTP output register 13 corresponding to the value of the RTP control signal so that the microcomputer having the RTP function can be provided without adding the address decoder for the RTP output register 13.例文帳に追加

ポートレジスタ１４とＲＴＰ出力レジスタ１３とに同一のアドレスを割り当て、データバス４１からのデータをＲＴＰ制御信号の値に応じてポートレジスタ１４およびＲＴＰ出力レジスタ１３のうちのいずれかに保持させるようにして、ＲＴＰ出力レジスタ１３のためにアドレスデコーダを追加することなくリアルタイムポート機能を有するマイクロコンピュータを実現する。 - 特許庁

Transfer electrodes 705 comprising a barrier part electrode 705A and a storage part electrode 705B are arrayed with interval in a horizontal charge transfer resistor 405A, four horizontal bus line wirings 706A are so provided that other pulse is applied with four transfer electrodes 705 as cycle, and adjoining four adjoining transfer electrodes 705 are connected to different wirings 706A, respectively.例文帳に追加

水平電荷転送レジスタ４０５Ａには、障壁部電極７０５Ａと蓄積部電極７０５Ｂとから成る転送電極７０５が間隔をおいて配列されており、４つの転送電極７０５を周期として別のパルスを印加できるように、４本の水平バスライン配線７０６Ａが設けられ、隣接する４つの転送電極７０５はそれぞれ異なる配線７０６Ａに接続されている。 - 特許庁

To provide a semiconductor device whose heat generation in switching-on is reduced by decreasing contact resistance when bus-bars for external connection and electrodes of the semiconductor device are connected electrically, whose size is reduced by reducing size of nuts for electrical connection, and to which the nuts are attached without wrong fitting.例文帳に追加

外部接続用金属ブスバーと半導体装置の電極との電気接合時の接触抵抗を小さくして通電時の発熱を低減するとともに、電気接合に使用するナットのサイズを小さくすることにより半導体装置のサイズを小さくすることができ、ナットの半導体装置への組み込みに際し、ナットの誤挿入の虞のない半導体装置を提供すること。 - 特許庁

The memory control system is characterized in that a voltage control part 106 varies source voltages of a plurality of buffers 200 and 201 used to access a bus signal composed of a plurality of data signals respectively and thus output delay times of the buffers are varied to suppress crosstalk due to simultaneous switching of the signals for improvement of the waveform quality of signals on a substrate.例文帳に追加

複数のデータ信号により構成されるバス信号へのアクセスに使用する複数のバッファ２００、２０１において、各バッファの電源電圧を電圧制御部１０６によりそれぞれ変化させることにより、各バッファの出力遅延時間を変化させて信号の同時スイッチングによるクロストークの発生を抑える、基板上信号の波形品質の向上を可能とするメモリ制御方式。 - 特許庁

The computer system is constituted of a video signal output means 13 which outputs the video signals, a video signal information output means 15 which outputs the region attribute information of the attentional video region of the video signals and a control bus section which mutually transmits the transfer request of the region attribute information of the attentional video region from the device 1.例文帳に追加

映像信号を出力する映像信号出力手段１３と、映像信号の注目映像領域の領域属性情報を出力する映像信号情報出力手段１５と、ディスプレイ装置からの注目映像領域の領域属性情報の転送要求を相互に伝送する制御バス部とを備えたコンピュータ１１とでコンピュータシステムを構成する。 - 特許庁

In the semiconductor memory device compressing data read from a memory cell in synchronization with a rise edge of a first external clock signal, the timing of controlling a latch circuit and an output buffer circuit connected to a data bus transmitting the summary result is synchronized with a rise edge of a second external clock signal and a rise edge of a third external clock signal.例文帳に追加

第１の外部クロック信号の立ち上がりエッジに同期してメモリセルからの読み出しデータの縮約を行う半導体記憶装置において、縮約結果を伝送するデータバスに接続されるラッチ回路及び出力バッファ回路の制御タイミングを、それぞれ第２の外部クロック信号の立ち上がりエッジ、第３の外部クロック信号の立ち上がりエッジに同期するタイミングとした。 - 特許庁

A network connection means 42 comprises a module unit including a CPU 13 and a plurality of hardware engines respectively connected to the CPU 13 through a local bus and one of the hardware engines is a communication engine 24 having a means for acquiring data by communicating with an external network apparatus 366 through a network 365.例文帳に追加

ネットワーク接続手段４２は、ＣＰＵ１３と、該ＣＰＵにローカルバスを介してそれぞれ接続され互いに異なる機能を実行する複数のハードウェアエンジン２１，２２，２３，２４と、数値制御装置のユーザインタフェース手段３５０との間でインタフェース３１，３２を介し信号を伝送するための汎用バスと、前記ローカルバスと前記汎用バスとを接続するバスブリッジとを含むモジュールユニットからなる。 - 特許庁

This simulator 1 is equipped with an air bag ECU 10 which is a test object, a load 12 controlled by the air bag ECU 10, a battery 14 for supplying a power source to the load 12, an air bag ECU 16 for executing simulation of the air bag ECU 10, and a CAN bus 18 for connecting the air bags ECU 10 and ECU 16 mutually communicably.例文帳に追加

シミュレータ１は、試験の対象となるエアーバッグＥＣＵ１０、該エアーバッグＥＣＵ１０により制御される負荷１２と、該負荷１２に電源供給するためのバッテリ１４と、エアーバッグＥＣＵ１０のシミュレーションを実行するためのエアーバッグＥＣＵ１６と、エアーバッグＥＣＵ１０及びＥＣＵ１６を通信可能に相互に接続するためのＣＡＮバス１８と、を備えている。 - 特許庁

For the half-duplex communication mode utilized by the display data channel, the reverse unit, the serial unit, and the multi-serial unit are properly arranged, thus fulfilling the DC balance requirement of optical fiber communication, and resolving the lower tolerance rate shortcomings of the 1^2C bus specification of display data channel (DDC) and the customer electronics control (CEC) channel.例文帳に追加

そして、資料ディスプレイチャンネルの半二重通信に対し、逆方向ユニット（逆向單元）、シリアルユニット及びマルチシリアルユニットを適当に配置し、光ファイバー通信がDCバランスに対する要求を満足させ、そして資料ディスプレイチャンネル（ＤＤＣ）と消費性電子製品制御チャンネル（ＣＥＣ）が所属する１^2Cのバス規格の許容偏差値が低いとの問題を解決させる。 - 特許庁

A CPU 11 of the radio transmitter 1 reads out data of a memory address corresponding to its system stored in a memory 12 and reflects on a variable attenuator 14, and also stores a transmission level set value of another system received from a data bus 110 in a specified address of the memory 12 based upon states of a mounting position signal 131 and a master/slave signal 122 from the other system.例文帳に追加

無線送信機１のＣＰＵ１１は、メモリ１２に記憶された自系統に対応するメモリアドレスのデータを読出して可変減衰器１４に反映するほか、実装位置信号１３１と他系統からのマスタスレーブ信号１２２との状態を基にデータバス１１０より受信した他系統の送信レベル設定値をメモリ１２の指定されたアドレスに記憶させる。 - 特許庁

A roof air-conditioner structure of a bus vehicle includes a base part mounted to fix on a roof panel, a condenser unit including a cover part coupled with an upper portion of the base part, a plurality of fans detachably fitted to an upper surface of the cover part, and a shielding material mounted on the condenser unit to shield the vibration and noise of the fans transmitted to the roof panel.例文帳に追加

本発明によるバス車両のルーフエアコン構造は、ルーフパネルに固定的に取り付けられるベース部及びベース部の上部に結合されるカバー部を含むコンデンサーユニット；カバー部の上面に着脱可能に装着される複数の送風機；及びルーフパネルに伝達される送風機の振動及び騷音を遮断するために、コンデンサーユニットに取り付けられる遮蔽材を含んで構成される。 - 特許庁