「Clock In」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

The clock which is commonly called 'Mannen Dokei' was overhauled once for analysis and restored by researchers of TOSHIBA and SEIKO Holdings, and its replica was exhibited in The 2005 World Exposition in 2005. 例文帳に追加

「万年時計」として知られるこの時計は2004年（平成16年）に東芝、セイコーホールディングスなどの研究者によって分析・復元され、レプリカが2005年（平成17年）の2005年日本国際博覧会で展示された。 - Wikipedia日英京都関連文書対訳コーパス

On December 17 (in old lunar calendar), the official announcement regarding the name of the Emperor's disease was made to bukedenso (Imperial official in charge of communication between the shogunate and the court) and others, and after that, 15 qualified doctors for Emperor's examination were divided into three groups and around-the-clock medical treatment started. 例文帳に追加

17日には正式に武家伝奏などへ天皇の病名を発表、以後、天脈拝診の資格を持つ15人の医師を下記の3班に分け、24時間体制での治療が始まった。 - Wikipedia日英京都関連文書対訳コーパス

At Kyoto University Yoshida (headquarter) campus, two thousand students/school personnel gathered, before the arrival of the Emperor, at an open space in front of the university headquarter building (clock tower) (refer to the picture) in order to see (or welcome) the Emperor. 例文帳に追加

天皇の来学に先立ち、京大吉田（本部）キャンパスでは、2,000人にのぼる学生・教職員などが正門近くの本部（時計台）前広場（画像参照）に見物（あるいは歓迎）に押しかけた。 - Wikipedia日英京都関連文書対訳コーパス

A present position detected by a GPS receiver 10 and a present time clocked by a clock 11 are coded in vehicle travelling, and successively stored in plural memories such as a memory stick 15 and a RAM 8.例文帳に追加

車両が走行中に、ＧＰＳ受信機１０が検知する現在位置と、時計１１が計時する現在時刻とをコード化して、メモリスティック１５およびＲＡＭ８などの複数のメモリに順次記憶する。 - 特許庁

In the DDR-SDRAM, read-out from the memory cell by read-operation is performed synchronizing with the system clock CLK, writing in the memory cell by write-operation is performed based on the data strobe signal DQS.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、リード動作によるメモリセルからの読出しがシステムクロックＣＬＫに同期して実行し、ライト動作によるメモリセルへの書込みがデータストローブ信号ＤＱＳに基づいて実行する。 - 特許庁

Any of pieces of the data signals in the parallel form included in the electric signal after clock extraction is down-converted into a base band by using the sine waves and base band components are extracted by a second filter 36.例文帳に追加

この正弦波を用いて、クロック抽出後の電気信号に含まれるパラレル形式のデータ信号のいずれかをベースバンドへとダウンコンバートし、第２のフィルタ３６でベースバンド成分を抽出する。 - 特許庁

To provide a semiconductor device designing method which can easily and securely adjust the delay of a signal transmitted in a semiconductor device, specially, a clock signal and is high in the degree of freedom of the adjustment.例文帳に追加

半導体装置の内部で伝達される信号、特に、クロック信号の遅延を、簡便且つ確実に調整でき、その調整の自由度が高い半導体装置の設計方法を提供する。 - 特許庁

The center frequency and the frequency offset quantity from inside the data are set in a fractional synthesizer 42, and the maximum frequency changing rate is set as clock synchronous pulling-in speed of the DPLL 54.例文帳に追加

そのデータうち、中心周波数と周波数オフセット量とをフラクショナルシンセサイザ４２ａに設定するとともに、最大の周波数変化率をＤＰＬＬの５４クロック同期引き込み速度と設定する。 - 特許庁

To perform a logic test without providing an external clock terminal exclusive for test in a test mode of a semiconductor integrated device operating in an internal oscillation circuit.例文帳に追加

内部発振回路で動作する半導体集積装置のテストモードにおいて、テスト専用の外部クロック端子を設けることなく、ロジックテストを行うことができる半導体集積装置を提供する。 - 特許庁

To provide the delay which is optimum at respective frequencies to be used and has small variation with respect to variation in process, temperature and voltage, in a clock synchronization type semiconductor storage device.例文帳に追加

本発明の目的は、クロック同期式半導体記憶装置において、使用される各周波数で最適な、かつプロセス、温度、電圧変動に対する変動量の小さいディレイを提供することにある。 - 特許庁

Thus, durability and reliability are improved more than those in a conventional method of mechanism by optically reading a clock signal through the projecting and recessing parts formed in the disk.例文帳に追加

これにより、ディスクに形成された凹凸部を通じてクロック信号を光学的に判読することにより従来の機構的な方法より耐久性及び信頼性を向上させることができる。 - 特許庁

To surely latch an input signal received by an input circuit by a latch circuit in clock synchronizing semiconductor memory in which the input circuit for the input signal is controlled by a chip enable signal.例文帳に追加

入力信号の入力回路がチップイネーブル信号で制御されるクロック同期式の半導体メモリにおいて、入力回路で受信した入力信号を確実にラッチ回路でラッチする。 - 特許庁

To provide a servo signal detecting device for detecting a servo signal with high accuracy and in real time even in a clock timing of a feasible, relatively low frequency.例文帳に追加

本発明は、実現可能な比較的低い周波数のクロックタイミングであっても精度よく、しかもリアルタイムでサーボ信号を検出することができるサーボ信号検出装置を提供することを課題とする。 - 特許庁

To provide a semiconductor memory device in which a test can be performed with a low frequency and a test can be performed accurately in a short time, even if an operation clock signal of high frequency is inputted.例文帳に追加

高い周波数の動作クロック信号が入力されても、低い周波数でテストできるようにした、短い時間で正確にテストを行うことができる半導体メモリ装置を提供すること。 - 特許庁

A CPU 20 converts phase differences Δϕ1, Δϕ2 in response to the registration deviation quantity and a read magnification (m) in time and gives it to a 3-phase clock/phase difference generator 18, which gives a generating timing to a shift pulse.例文帳に追加

ＣＰＵ２０がレジストレーションズレ量と読み取り倍率ｍに応じた位相差Δφ１，Δφ２を時間換算して、３相クロック／位相差発生器１８でシフトパルスの発生タイミングに与える。 - 特許庁

Moreover, the IC 34 generates a VGA video signal from the video signal fetched into the inside of the processor in synchronization with the fetching clock based on the judged result in the computer 42 to output the video signal to the panel 6.例文帳に追加

更にＩＣ３４は、上記取込クロックに同期して内部に取り込む映像信号から、マイコン４０での判定結果に基づきＶＧＡ映像信号を生成し液晶パネル６に出力する。 - 特許庁

The clock with a calendar comprises the date indicator 720 including 31 triangle teeth; a date indicator driving wheel 706 for rotating the date indicator; and a date finger 730 provided in the date indicator driving wheel in one piece.例文帳に追加

本発明のカレンダ付き時計は、３１個の三角形の歯を含む日車７２０と、日車を回転させる日回し車７０６と、日回し車に一体に設けられた日回しつめ７３０とを備える。 - 特許庁

A channel number for tuning a viewing program is stored in a memory part 38 in relation with the day of the week and the time at the time of viewing obtained by using a clock part 36 at the time of viewing the desired program.例文帳に追加

所望の番組の視聴時に、時計部３６を用いて得られた視聴時の曜日と時刻に関係付けて視聴している番組を選局するためのチャネル番号をメモリ部３８に記憶する。 - 特許庁

The a semiconductor memory device has an operation mode in which read/write operation is performed in response to a command supplied externally in synchronization with a clock, and a power-down mode in which no external read/write command is accepted, and the device performs refresh in response to an externally supplied signal during the power-down mode.例文帳に追加

クロックに同期して外部から与えられたコマンドに応答し、リードライト動作を行う動作モードと、外部からリードライトコマンドを受け付けないパワーダウンモードと、を有する半導体記憶装置であって、パワーダウンモードにおいて、外部から与えられた信号に応答してリフレッシュを行う。 - 特許庁

A directory-modified-data (DMD) parameter in the first computer and a file-modified-data (FMD) parameter in the second computer are updated in accordance with a local clock from the first computer, and used to maintain the descriptive record in the second computer synchronized with changes to the local files in the first computer.例文帳に追加

第１のコンピュータ中のＤＭＤパラメータと第２のコンピュータ中のＦＭＤパラメータは、第１のコンピュータからのローカルクロックに基づいて更新され、第１のコンピュータ中のローカルファイルへの変更に同期される第２のコンピュータ中の記述レコードを保持するのに用いられる。 - 特許庁

Two input signals IN and /IN having phases inverted relative to each other are input to each latch circuit 12, which latches the input signals IN and /IN in synchronization with a clock signal CLK input to a control input, and outputs latched inverted and non-inverted signals /OUT and OUT.例文帳に追加

各ラッチ回路１２には、互いに位相の反転した２つの入力信号ＩＮ，／ＩＮが入力され、制御入力に入力されてくるクロック信号ＣＬＫに同期して入力信号ＩＮ，／ＩＮをラッチし、ラッチした反転・非反転信号／ＯＵＴ，ＯＵＴを出力する。 - 特許庁

Scan in data is synchronized with a clock of an oscillator 212 so as to be transmitted as shown in X12, and a page request signal and a line request signal are transmitted as shown in X13 to thereby be able to transmit print data in response to the transmission of the page request signal and the line request signal as shown in X11.例文帳に追加

発振器２１２のクロックに同期してＸ１２に示すようにスキャンインデータが伝送され、またＸ１３に示すようにページ要求信号およびライン要求信号が伝送されることでこれに呼応してＸ１1に示すようにプリンタデータを伝送することができる。 - 特許庁

During a mode in which a narrow image is displayed in a wide panel while maintaining a true circle ratio, the horizontal scanning clock HCK for an effective area is set to an 8fH specification, which is lower than in a 6 fH specification compatible with a wide size.例文帳に追加

ナロー画像をワイドパネル内に真円率を維持して表示させるモード時には、有効領域用の水平走査クロックＨＣＫを、ワイドサイズ対応の６ｆＨ仕様ではなく、より低周波数の８ｆＨ仕様に設定する。 - 特許庁

To provide a frequency controller that receives fluctuations in an input signal frequency before and after a mean value that gives no effect onto a clock signal extracted or synthesized, even when strong jitter is in existence in the input signal.例文帳に追加

入力信号に強いジッタが存在する場合でも、抽出される、または合成されるクロック信号に対して影響を及ぼさない、平均値前後の入力信号周波数変動を受け入れる装置を提供する。 - 特許庁

In the case of carrying out handover, a main control section 14 acquires a current time from a real time clock 19 and the main control section 14 acquires an in-zone cell corresponding to the current time on the basis of handover history data stored in a RAM 16.例文帳に追加

ハンドオーバした時に、主制御部１４はリアルタイムクロック１９から現在時刻を取得し、主制御部１４はＲＡＭ１６に格納されたハンドオーバ履歴データから現在時刻に対応する在圏セルを取得する。 - 特許庁

To provide data communication equipment and a data communication method wherein data reception is enabled normally in the case that deviation exists in a reference clock time between transmission equipment and reception equipment, and data bit length is changed in the course of data transmission.例文帳に追加

送受信装置間の基準クロック時間にずれがある場合や、データ送信中にデータビット長が変化した場合でも、正常にデータ受信することが可能なデータ通信装置およびデータ通信方法を提供すること。 - 特許庁

To provide a phase adjustment circuit for a main signal having a small circuit scale and low power consumption that can adjust all phases of the main signal in one frame in the unit of an operating clock of a memory in the asynchronous transfer mode ATM.例文帳に追加

ＡＴＭにおいて、回路規模が小さく、消費電力が低く且つ主信号の位相調整をメモリの動作クロック単位で１フレーム内の全ての位相に対して設定可能とする主信号の位相調整回路を提供する。 - 特許庁

To provide a test device and a test method which can test a margin in power supply voltage and also a timing margin in a clock with an easy structure in the test device and the test method.例文帳に追加

本発明は、試験装置及び試験方法に関し、例えばコンピュータのメモリボードの試験に適用して、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンをも試験することができるようにする。 - 特許庁

To prevent deterioration in detection accuracy of a correlation value and decrease in an equalizing effect following this, even if the sampling timing of a signal to be equalized shifts due to the influence of clock jitters generated in errors of a crystal.例文帳に追加

水晶の誤差によって発生するクロックジッタの影響を受けて、等化対象となる信号のサンプリングタイミングがずれた場合であっても、相関値の検出精度の劣化、及び、それに伴う等化効果の低減を防ぐこと。 - 特許庁

A setting value in one-bit or two-bits is stored in the delay setting register 16, and the first edge point is delayed by 1/2, 1/4, 2/4, or 3/4 clock period in response to the setting value.例文帳に追加

遅延設定レジスタ１６に１ビット又は２ビットの設定値を記憶させ、この設定値に応じて、１／２クロック周期だけ第１のエッジ点を遅延させたり、１／４、２／４、３／４クロック周期だけ第１のエッジ点を遅延させる。 - 特許庁

In addition, another area for applying power supply is provided in the respective independent power supply areas Area A to Area I, and a relay buffer (repeater) or a clock buffer, and an information holding latch for information saving are integrated in the area.例文帳に追加

また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁

To add a RTP(Real-time Transport Protocol) time stamp accurately synchronously with the PCR(Program Clock Reference) to data stored in compliance with the MPEG-2-TS format or data bright into the MPEG-2 TS format by hardware in the transmission of the data in compliance with the RTP.例文帳に追加

ＭＰＥＧ２−ＴＳフォーマットに従って保存されているデータや、ハードウェアでＭＰＥＧ２−ＴＳフォーマットとされたデータをＲＴＰに従って送信するに際して、正確にＰＣＲに同期したＲＴＰタイムスタンプを付加する。 - 特許庁

To provide an image forming apparatus that executes a printing operation in a condition that a clock signal or a driving current is lowered or reduced in a time band wherein a printing operation rate is low at a power saving mode and in a time-designated printing that does not require a high speed printing.例文帳に追加

省エネモード時でプリンタ稼働率の低い時間帯でかつプリントスピードが要求されない指定時刻プリント時に、クロック信号や駆動電流を低減した状態でプリント動作する画像形成装置を提供する。 - 特許庁

When the clock circuit 32 points the time preserved in the memory 31, a message preserved in the memory 31 is transmitted to an address, which is indicated by data preserved in the memory 31, through the modem 33 by the control circuit 21.例文帳に追加

この制御回路２１により、時計回路３２がメモリ３１に保存されている時刻になったとき、メモリ３１に保存されているメッセージを、モデム３３を通じて、メモリ３１に保存されているデータの示すアドレスに向けて送信する。 - 特許庁

To suppress unnecessary radiation in a transmission path when a data transmission device transmits data and a clock to a data reception device using a plurality of clocks which are in a synchronous relation and whose frequencies differ in a processing of reception data.例文帳に追加

受信データの処理に、互いに同期関係にあって周波数が異なる複数のクロックを用いるデータ受信装置に対し、データ送信装置がデータとクロックを送信する場合において、伝送路での不要輻射を抑制する。 - 特許庁

Since it is stopped to supply the read clock to the Viterbi decoder in the mode other than the read mode, all the plural circuit systems composing the Viterbi decoder are in a stopped state of operation, therefore, electricity is not consumed in these circuit systems.例文帳に追加

リードモード以外ではビタビ復号器へのリードクロックの供給が停止しているので、ビタビ復号器を構成する複数の回路系の全ては動作停止状態となっているからこれら回路系の電力消費はない。 - 特許庁

To prevent increase in circuit scale when a plurality of A/D conversion parts are prepared and increase in speed of a clock signal supplied to the A/D conversion part, in a multichannel receiver for receiving signals of plural frequency bands.例文帳に追加

複数の帯域の信号を受信するマルチチャネル受信装置において、複数のＡ／Ｄ変換部を備えることによる回路規模の増大と、Ａ／Ｄ変換部へ供給されるクロック信号の高速化を抑えることを目的とする。 - 特許庁

To provide a trick-action type clock with high safety and maintenance property, capable of stopping trick operation in an abnormal time such as strong wind, and immediately urging inspection in a case that abnormality is caused in the trick operation by failure of a motor or the like.例文帳に追加

強風などの異常時にからくり動作を中止し、且つモータ等の故障によりからくり動作に異常が生じた場合に直ちに点検を促すことができる安全性かつ保守性の高いからくり時計を提供する。 - 特許庁

A clock signal, in which a selection state is recorded in the flip-flops 11, 13 and the first selection state is recorded in the flip-flops 12, 14, is selected and outputted from an OR circuit 31.例文帳に追加

ＯＲ回路３１からは、フリップフロップ１１および１３において選択状態を記録され、かつフリップフロップ１２および１４において上記第１の選択状態が記録されたクロック信号が選択されて出力される。 - 特許庁

To solve problems such as low transfer rate due to a daisy chain constitution from a serial bus connection and difficulty in detecting erroneous operation or fault in an operation state due to operation by the clock different from that used for the operation of a processor or an LSI in utilizing a previous boundary scan.例文帳に追加

従来のバウンダリスキャンの利用では、シリアルバス接続によるデイジーチェーン構成としており、転送速度が遅く、プロセッサやＬＳＩの動作とは別クロックで動作するため、稼動状態での誤動作・故障の検出が難しい。 - 特許庁

In a shift clock to be input to a scanning line driving unit (shift register), a plurality of shift timings are instructed in one horizontal line period, whereas normally one shift timing is instructed in one horizontal line period.例文帳に追加

走査線駆動部（シフトレジスタ）に入力するシフトクロックに関して、通常は１水平ライン期間につき１回のシフトタイミングが指示されるところを、１水平ライン期間につき複数回のシフトタイミングが指示されるように調整する。 - 特許庁

In a column gear 10 journaled to a plate, a ratchet gear 14 and a column 16 are formed integrally, and the ratchet gear 14 is rotated in one step clock direction by a lever hook 18 for driving in the operation of start, stop or reset.例文帳に追加

プレートに軸支されたコラム歯車１０はラチェット歯車１４とコラム１６が一体に形成され、スタート、ストップ、リセットの動作毎に、駆動用レバーフック１８によりラチェット歯車１４がワン・ステップ時計方向に回転する。 - 特許庁

To provide a register circuit decreasing a path delay between registers wherein a control signal en is propagated in comparison with that of a conventional clock gating using gated cells.例文帳に追加

従来のゲーティッドセルを用いたクロックゲーティングに比べて、制御信号ｅｎが伝播されるレジスタ間のパス遅延を縮小することができるレジスタ回路を提供する。 - 特許庁

To eliminate the need for adjustment of an oscillated frequency and to avoid the effect of an operating temperature environment in the case of recovering a clock signal synchronously with digital information from a recovered signal.例文帳に追加

再生された信号からディジタル情報に同期したクロック信号を再生するに際し、発振周波数の調整と使用温度環境の影響とをなくすこと。 - 特許庁

To provide a bit synchronizing circuit that can select a phase correction amount in response to a range of detecting a phase change of data with respect to a clock and a history of the phase changes.例文帳に追加

クロックに対するデータの位相変化を検出する範囲、該位相変化の履歴に応じた位相補正量を選択することが可能なビット同期回路を提供する。 - 特許庁