「Latch」に関連した英語例文の一覧と使い方(133ページ目) - Weblio英語例文検索

The latch includes a longer base plate having at least two perforated holes receiving fastening elements, a cover plate 2 covering at least a part of the base plate and guided in the direction of the width on the base plate in a displaceable manner and an eccentric member 3 displacing cover plate 2 to the base plate 1.例文帳に追加

止め金具は、締付け要素を受け入れる少なくとも２つの穿孔を有する長尺のベースプレートと、ベースプレートの少なくとも一部を覆い、ベースプレート上で幅方向に変位可能に案内されるカバープレート２と、ベースプレート１に対してカバープレート２を変位させる偏心部材３とを備えている。 - 特許庁

In the level shifter circuit 3 of an output-driving circuit st1, a pulse 61 from the NAND circuit 6 of the selector circuit 8, a pulse 71 from the NAND circuit 7 of the selector circuit 8, and a pulse Q1 from the latch circuit 21 are inputted from input terminals N1, N2, and N3, respectively.例文帳に追加

出力駆動回路ｓｔ１のレベルシフタ回路３には、選択回路８のＮＡＮＤ回路６からのパルス６１が入力端子Ｎ１から、選択回路８のＮＡＮＤ回路７からのパルス７１が入力端子Ｎ２から、ラッチ回路２１からのパルスＱ１が入力端子Ｎ３から、それぞれ入力される。 - 特許庁

When the double lock control pin 23 is at the disconnection position, this door latch device moves the double lock control pin 23 to a connection position through the double lock switching lever 20 by turning the worm wheel 17 from the neutral position into the direction for unlocking and moves the first and second lock levers 13, 14 to an unlocking position.例文帳に追加

ダブルロック制御ピン２３が切断位置にあるときは、ウォームホイール１７の中立位置からアンロック方向への回動をもって、ダブルロック切替レバー２０を介してダブルロック制御ピン２３を接続位置に移動させると共に、第１、２ロックレバー１３、１４もアンロック位置に移動させる。 - 特許庁

An output circuit 10 comprises a latch circuit 11 latching the data synchronizing with a clock, a phase difference adjusting circuit 12 which can adjust difference between a rise phase and a fall phase of an output of the circuit 11 responding to a control signal, and an output buffer 13 to which an output of the circuit 12 is supplied.例文帳に追加

出力回路１０はクロックに同期して上記データをラッチするラッチ回路１１と、回路１１の出力の立ち上がり位相と立ち下がり位相の差を制御信号に応答して調整可能な位相差被調整回路１２と、回路１２の出力が供給される出力バッファ回路１３とからなる。 - 特許庁

When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable.例文帳に追加

カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。 - 特許庁

In the disk device 1, while a cartridge 2 housing a disk is conveyed to a device main body and moved to a disk loading position, a shutter opening/closing member 70 moved relatively to the cartridge 2 releases a latch member 30 to open the shutter 20 of the pickup opening 21 of the cartridge 2.例文帳に追加

ディスク装置（１）は、ディスクを内包するカートリッジ（２）が装置本体に搬入されてからディスク装填位置まで移送される間に、カートリッジ（２）に対して相対移動するシャッタ開閉部材（７０）が、カートリッジ（２）のピックアップ用開口部（２１）のシャッタ（２０）をラッチ部材（３０）を解除して開放させる。 - 特許庁

The lens interchangeable collimator is provided with an optical fiber unit consisting of a ferrule holding an optical fiber, a lens unit for collimating, a guide pin piercing through a through-hole 8 formed on the lens unit 7 as an integrating means for aligning the optical fiber unit and the lens unit, and further a clip and a latch or the like.例文帳に追加

光ファイバを保持するフェルールから成る光ファイバ・ユニット、コリメートするレンズ・ユニット、及び光ファイバ・ユニットとレンズ・ユニットとの位置合わせを行う一体化手段として、レンズ・ユニット７に設けられた貫通孔８を貫通するガイドピン、更にはクリップ、ラッチ等を設ける。 - 特許庁

The latch mechanism for a dust cup of the vacuum cleaner can include a first sloped portion provided on a mounting structure to be accepted in relation to supporting the dust cup and a filter housing to the vacuum cleaner; and a second sloped portion on the filter housing corresponding to the first sloped portion.例文帳に追加

真空掃除機の塵埃カップのためのラッチ機構が、塵埃カップ及びフィルターハウジングを真空掃除機に対して支持する関係で受け入れる取り付け構造部に設けられた第１の傾斜部分と、該第１の傾斜部分と対応する、フィルターハウジング上の第２の傾斜部分とを含むことができる。 - 特許庁

Overcurrent limiting characteristics are enhanced even when the output voltage VOUT lowers through overcurrent limitation by such an arrangement as the apparent oscillation frequency is lowered by skipping an arbitrary number of pulses being entered to the set terminal of an SR latch upon the occurrence of an ovecurrent thereby reducing the impact by response lag of an overcurrent detection comparator.例文帳に追加

過電流になったらＳＲ−ラッチのセット端子に入力されるパルスを任意の数だけスキップさせることにより見かけ上の発振周波数を低減させ、過電流検出コンパレータの応答遅延による影響を低減するような構成にすることで、過電流制限が動作して出力電圧ＶＯＵＴが低下した場合でも過電流制限の特性を向上させている。 - 特許庁

The logical circuit, corresponding to the power source instantaneous interruption, is provided with a first latch circuit L1 for inputting a data signal from an outer circuit via a first switch SW1 and latching the data signal; and a second latching circuit L2 for inputting the data signal latched in the first latching circuit L1 via a second switch SW2, latching the data signal, and outputting it to the outer circuit.例文帳に追加

第１スイッチＳＷ１を介して外部回路からデータ信号が入力されると共に、データ信号をラッチする第１ラッチ回路Ｌ１と、第２スイッチＳＷ２を介して第１ラッチ回路Ｌ１にてラッチされているデータ信号を入力し、そのデータ信号をラッチすると共に外部回路に出力する第２ラッチ回路Ｌ２と、を備える。 - 特許庁

A second counter section 7 of a second asynchronization detection section 13 receives 64FS signals, counts them, clears the count each time when the count reaches a prescribed value, a window pulse generating section 8 outputs '1' for a predetermined period before and after the count reaches the predetermined value, and a latch section latches the output by each 5f signal and provides an output.例文帳に追加

第２の非同期検出部１３は、第２のカウンタ部７により６４ＦＳ信号を受けカウントしカウント値を予め定めた値となる毎にクリアし、ウインドーパルス発生部８によりこのカウント値が予め定めた値となる前後の予め定めた期間に”１”を出力し、ラッチ部によりこの出力を５Ｆ信号毎に保持して出力する。 - 特許庁

By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.例文帳に追加

周波数引き込み動作時にはイネーブル付きラッチ３３の出力Ｘを０にすることで、位相誤差信号Ｅに基づき、定数乗算器３１の出力Ｇと、他の定数乗算器３２の出力の累算結果であるアキュムレータ３４の出力Ｙとの加算の結果を用いて、ＶＦＯ（可変周波数発振器）の発振クロック周波数を制御する。 - 特許庁

Furthermore, the master-side latch circuit includes a first differential circuit which is on-off controlled on the basis of an input signal, a second differential circuit provided between a common source of the first differential circuit and one drain and on-off controlled on the basis of the control signal, and a third differential circuit storing an intermediate signal generated on the basis of the first and second differential circuits.例文帳に追加

さらに、マスター側ラッチ回路は、入力信号に基づいてオンオフ制御される第１の差動回路と、第１の差動回路の共通ソースと、一方のドレインとの間に設けられ、制御信号に基づいてオンオフ制御される第２の差動回路と、第１及び第２の差動回路に基づいて生成された中間信号を保持する第３の差動回路と、を備える。 - 特許庁

When a 2-stage latch means, including a trip lever 22 and hook 23 as well as a hook 23 and hook receiver 24 which are included in an opening/ closing unit is operated, a trip drive end 23d of the hook protrudes to the trip unit side, and operates the trip unit through an opening/closing unit trip relay lever 54 provided to the trip unit.例文帳に追加

開閉ユニットに含まれるトリップレバー２２及びフック２３とフック２３とフック受け２４との２段のラッチ手段が動作したとき、フックのトリップ駆動端２３ｄがトリップユニット側に突き出てトリップユニットに備えられている開閉ユニットトリップ中継レバー５４を介してトリップユニットを動作させる。 - 特許庁

A pair of surface side edge stripe lug sections 2 are formed in parallel on the surface of a plate, a pair of latch holes 3 are provided between a pair of surface side edge stripe lug sections 2, and a back side center lug section 4 is provided nearly at the center section of the back face of the plate to form this roof material 1.例文帳に追加

板材の表側面に、一対の表側縁部線条突起部２が並列に形成され、この一対の表側縁部線条突起部２の間に、一対の掛止孔３を設ける一方、板材の裏側面の略中央部に、裏側中央突起部４を設けて屋根材１を構成し、一の屋根材１の上に他の２つの屋根材１の一部を重ね合わせるように配置する。 - 特許庁

Then, all respective components (a voice coil motor 40, a lamp 50, a latch lever 60, an HDD connector 92 or the like) of the HDD1 excluding the carriage 20 and the spindle motor 30, which do not require assembling accuracy, stiffness, or the like are attached to the shroud 80 composed of a resin material such as plastics having thin thickness and light weight.例文帳に追加

そして、キャリッジ２０およびスピンドルモータ３０を除いたＨＤＤ１の全ての各構成部品（ボイスコイルモータ４０、ランプ５０、ラッチレバー６０、ＨＤＤコネクタ９２等）、即ち組み付け精度、剛性等の必要のない各構成部品を薄肉でかつ軽量なプラスチック等の樹脂材料からなるシュラウド８０に取り付けるようにする。 - 特許庁

To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.例文帳に追加

余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁

Thus, in data transmission between the transmission circuit section 1B and the transmission circuit section 2A, the data processing system adopts a system of transmitting the synchronizing signal to match phases of the clock signals unlike prior arts of adopting a system of transmitting a clock signal used for latch operations of data by both transmission and reception sides, and the image processing system needs not to transmit high frequency clock signals.例文帳に追加

よって、伝送回路部１Ｂ⇔伝送回路部２Ａのデータ伝送において、発信、受信双方で行うデータのラッチ操作に用いるクロックを伝送していた従来方式と違い、クロックの位相を合わせるための同期信号の伝送を行う方式とし、高周波クロックの伝送の必要がないシステムにする。 - 特許庁

The data latch circuit connects a storage circuit composed of inverters 11, 12 connected to a power source having power potential VDD(5V) larger than an amplitude (0-3V) of a digital signal via TFTs 13, 14 to a data bus line to which the digital signal is applied via a TFT 16, and controls the TFTs 13, 14, 16 by using a sampling signal S.例文帳に追加

デジタル信号の振幅（０−３Ｖ）よりも大きな電源電位ＶＤＤ（５Ｖ）を有する電源にＴＦＴ１３，１４を介して接続されたインバータ１１，１２で構成された記憶回路と、デジタル信号が印加されるデータバスラインとをＴＦＴ１６を介して接続し、サンプリング信号ＳによってＴＦＴ１３，１４，１６を制御する。 - 特許庁

The rotating element 20 has a position where it can lock and unlock the latch 12, and has an index plate 26 provided to freely move into and out of the rotating element 20; the position of the index plate 26 for indicating the position of the rotating element 20 where the element can be unlocked can be varied while the index plate 26 protrudes from the rotating element 20.例文帳に追加

回転体２０はラッチ１２を施錠及び解錠可能とする位置を有し、回転体２０に対して突没自在に設けられた指標板２６を備え、解錠可能な回転体２０の位置を示す指標板２６の位置を、この指標板２６が回転体２０から突出した状態でその位置を任意に変更可能に設ける。 - 特許庁

The connector cover 14 is provided which is equipped with a plate 22 to cover an opening end part 12 of a receptacle 1, and arms 24a, 24b protruded from its plate 22, wherein the thickness of those arms 24a, 24b is smaller than a gap between a latch lever of a plug and a body when the plug is fitted into its opening end part 12.例文帳に追加

レセプタクル１の開放端部１２を覆うプレート２２と、そのプレート２２から突出するアーム２４ａ，２４ｂとを備え、その開放端部１２にプラグが嵌入されたときの、そのプラグのラッチレバーとボディとの隙間よりも、そのアーム２４ａ，２４ｂの厚さが小さいコネクタ用カバー１４を提供する。 - 特許庁

Further, the CPU 11 decides the conveying state of the paper sheet from passage information of the paper sheet from the paper detecting sensor 14, and through an output clutch 13, the CPU 11 controls a feed motor ON/OFF signal 16 to rotate and stop a feed roller and a pick clutch ON/OFF signal 15 to rotate and stop a pick roller through an output latch 13.例文帳に追加

また、ＣＰＵ１１は、用紙検出センサー１４からの用紙の通過情報により用紙の搬送状態を判断し、出力ラッチ１３を介して、フィードローラを回転させたり停止させたりするフィードモータＯＮ／ＯＦＦ信号１６と、ピックローラを回転させたり停止させたりするピックラッチＯＮ／ＯＦＦ信号１５とを制御する。 - 特許庁

The D flip-flop consists of series connection of two clocked CMOS inverters and 2-input 2-output clocked CMOS inverters in place of two clocked CMOS static latch circuits each consisting of a MOS inverter, which is simultaneously turned on/off synchronously with biphase clock pulses that are inverted from each other.例文帳に追加

Ｄフリップフロップは、２つのクロックドＣＭＯＳインバータと１つのＭＯＳインバータとによりなるクロックドＣＭＯＳスタティックラッチ回路を２つ直列に接続したＤフリップフロップにおいて、互いに逆相関係にある２相クロックパルスに同期して同時にＯＮ／ＯＦＦするクロックドＣＭＯＳインバータどうしを、それぞれ、２入力２出力クロックドＣＭＯＳインバータと置換してなるものである。 - 特許庁

The semiconductor memory includes bit lines transmitting data of a memory cell, a sense amplifier circuit connected to the bit lines and amplifying data appearing in the bit line by access from the outside, and a latch circuit connected to the bit lines together with the sense amplifier circuit and amplifying and latching data to be refreshed appearing in the bit line.例文帳に追加

半導体記憶装置は、メモリセルのデータを伝播するビット線と、該ビット線に接続され外部からのアクセスにより該ビット線に現れるデータを増幅するセンスアンプ回路と、該ビット線に該センスアンプ回路と共に接続され該ビット線に現れるリフレッシュ対象のデータを増幅してラッチするラッチ回路を含む。 - 特許庁

The latch circuit has a loop structure in which an output of a first element is electrically connected to an input of a second element and an output of the second element is electrically connected to an input of the first element through a second transistor.例文帳に追加

第１の素子の出力は第２の素子の入力に電気的に接続され、第２の素子の出力は第２のトランジスタを介して第１の素子の入力に電気的に接続されるループ構造を有するラッチ回路であって、チャネル形成領域を構成する半導体材料として酸化物半導体を用いたトランジスタをスイッチング素子として用い、またこのトランジスタのソース電極又はドレイン電極に電気的に接続された容量を有することで、ラッチ回路のデータを保持することができる。 - 特許庁

An initiator includes: an SIO control section 20 for outputting to a target 2 an ADJUST signal indicating an input delay detection mode of serial data; an input delay detection circuit 53 for detecting an input delay value of serial data output from the target 2; and a delay adjustment circuit 57 for adjusting a latch timing of serial data output from the target 2 on the basis of an input delay value detected by the input delay detection circuit 53.例文帳に追加

イニシエータは、ターゲット２に対してシリアルデータの入力遅延検出モードであることを示すＡＤＪＵＳＴ信号を出力するＳＩＯ制御部２０と、ターゲット２から出力されるシリアルデータの入力遅延値を検出する入力遅延検出回路５３と、入力遅延検出回路５３によって検出された入力遅延値に基づいて、ターゲット２から出力されるシリアルデータのラッチタイミングを調整する遅延調整回路５７とを含む。 - 特許庁

The semiconductor device having a trench isolation structure is constituted by forming at least one well region and an MOS type transistor at the high power supply voltage circuit part, and a carrier capturing region composed of a silicon region whose crystallinity is broken by argon ion implantation of high energy or the like and a region into which heavy metal such as gold is implanted is formed and disposed at an end of a well region so as to prevent a latch-up.例文帳に追加

トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部にラッチアップを防止するために高エネルギーのアルゴンイオン注入などにより結晶性を破壊されたシリコン領域や、金などの重金属を注入した領域からなるキャリア捕獲領域を形成し、配置する。 - 特許庁

This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加

ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも２つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁

In a power-on state, the roller pin 72a presses the tip 102 of the latch 91.例文帳に追加

投入シャフト８１と、これに固定され可動接点に連動するメインレバー１１と、遮断ばねと、サブシャフト７０と、これに固定されたサブレバー７１およびラッチレバー７２と、その先端に取り付けられたローラピン７２ａと、ラッチ９１と、それを付勢するラッチ復帰ばね９１ａと、ラッチ９１に固定したラッチピン９１ｂと、ラッチピン９１ｂにラッチピン９１ｂの径方向に移動可能に配置したラッチピン９１ｂの外径より大きい内径を持つリング５２を有する。 - 特許庁

The controller corrects a positional command by using command pulse interval information by the counter circuit and time difference information clocked by the counter circuit for clocking the time interval from the generation of the pulse row command to the generation of the latch signal, and performs microstep drive.例文帳に追加

外部から印加するパルス列指令のステップ数を計数するカウンタと，カウンタの計数値を保持するラッチ回路と，ラッチ回路のラッチ信号及び基準クロック信号を発生する基準信号発生部と，パルス列指令の発生からラッチ信号発生までの時間間隔を基準クロック信号で計測する計数回路タイマと，パルス列指令のパルス間隔を基準クロック信号で計測する計数回路とを具備し，計数回路で計測した指令パルス間隔情報とパルス列指令の発生からラッチ信号発生までの時間間隔を計測する計数回路で計測した時間差情報とを用いて位置指令を補正し，マイクロステップ駆動を行う。 - 特許庁

This switch movement for the railway point is a device for switching tongue rails 6 or movable crossing tongues correlated connectably with fundamental rails 7 in the railway point formed as a latch type lock or a vertical clamp lock, and includes lock latches 4 operated by a rod with a cam or a slide rod, locking members 3, and the tongue vises 2.例文帳に追加

本発明は、ラッチ式鎖錠装置または垂直なクランプ式鎖錠装置として形成された、鉄道転てつ器において基本レール７に連接可能に対応付けられたトングレール６または可動のクロッシングトングを転換するための装置であって、カム付き棒またはスライド棒によって操作される鎖錠ラッチ４と、鎖錠部材３と、トング万力２とを備え、各鎖錠ラッチ４がトング万力２内に揺動可能に支承され、トングレール６がトング万力２に取り外し可能に接続され、かつくさびを用いてトング万力に拘束可能である装置に関する。 - 特許庁

LED pixel module 120 is provided with four pixels 122 composed of RGB three pixels respectively, a current driver device 212 having a straight output port to drive these pixels and send straight data to the following pixel module one by one, inverters 214 and 216 to transfer data rock of latch 210 and the address input of EEPROM 218 to the following pixel module and these electric source 220.例文帳に追加

ＬＥＤピクセルモジュール１２０は、各々ＲＧＢの３画素で構成される４個のピクセル１２２と、これらのピクセルを駆動し、かつ直列データを後続のピクセルモジュールに順次に送信するための直列出力ポートを有する電流ドライバー装置２１２と、ラッチ２１０のデータクロック及びＥＥＰＲＯＭ２１８のアドレス入力を後続のピクセルモジュールに伝送するためのインバータ２１４，２１６と、これらの電源２２０を備える。 - 特許庁

An energizing spring for returning the latch contact section 33 of the shaking prevention piece to an initial position is incorporated in the sideways recess section.例文帳に追加

戸枠の固定縦枠の窪み部に対して取り付けられるドアラッチ用受け金具に於いて、前記受け金具の内部に、閉戸時、ドアラッチの先端部分が該受け金具の横向き凹所に入り込む寸前、ドアラッチに押圧され得るラッチ当たり部を介して該ドアラッチの先端部を前記横向き凹所の奥へと受け入れることを許容する可動のドア用ガタ防止部片を配設し、該ガタ防止部片の前記ラッチ当たり部を初期位置へ戻すための付勢バネを横向き凹所に組み込んだことを特徴とするドアラッチ用受け金具。 - 特許庁

The second surface of the latch arm is abutted to the outer peripheral surface (202) of the part to be engaged of the actuator when the first surface and the actuator are engaged.例文帳に追加

この発明に係る磁気ディスク装置はイナーシャラッチ機構（７０）を備え、ラッチアーム（72）はアクチュエータ（１８）と係合する際に、アクチュエータの被係合面（201）とほぼ平行となる第一の面（110）と、第一の面に隣接し、そのなす角度が０°〜１８０°である第二の面（101）と、第二の面に隣接する第三の面（103）を備え、第一の面とアクチュエータが係合する際に、ラッチアームの第二の面がアクチュエータの被係合部の外周面（202）と当接するように構成している。 - 特許庁

A detector module for assembling the computer tomography imaging system comprises a scintillator array, a plurality of photodiode arrays optically connected thereto, a decoder connected to the photodiode arrays and including a plurality of latch registers, and a flexible cable which is electrically connected to the decoder and is so constituted as to transmit a signal expressing the light output by the scintillator array to the CT imaging system.例文帳に追加

本願発明の他の実施形態において提供されるコンピュータ断層イメージング・システムのアセンブリのための検出器モジュールは、シンチレータ・アレイと、これに光学結合させた複数のフォトダイオードのアレイと、フォトダイオード・アレイと結合しており複数のラッチ・レジスタを含んだデコーダと、デコーダと電気的に接続させシンチレータ・アレイが出力した光を表す信号をＣＴイメージング・システムに送信するように構成させた可撓性ケーブルとを含む。 - 特許庁

A size relation of current flowing in a MOS transistor QN1 of a discrimination object, which constitutes the drive inverter DI or the feedback inverter FI, with respect to current flowing in the current source I1 is discriminated based on presence or absence of inversion of a data value held in the latch node a1.例文帳に追加

データ保持回路は、ドライブインバータＤＩとフィードバックインバータＦＩの巡回的接続からなるラッチ回路と、ラッチ回路の少なくとも１つのラッチノードａ１に接続された電流源Ｉ１とを備え、ドライブインバータＤＩまたはフィードバックインバータＦＩを構成している判別対象ＭＯＳトランジスタＱＮ１に流れる電流の電流源Ｉ１に流れる電流に対する大小関係を、ラッチノードａ１に保持されているデータ値の反転の有無に基づいて判別するように構成されている。 - 特許庁

In accordance with a sampling pulse supplied from a shift resistor (418) and a latch pulse supplied from the outside, the capacity means converts the total of currents supplied from the respective n video signal constant current sources (109) into a voltage, and the supply means supplies current corresponding to the converted voltage, whereby current output in accordance with a video signal is performed without depending on the transistor characteristics.例文帳に追加

シフトレジスタ（４１８）から供給されるサンプリングパルスと外部から供給されるラッチパルスに従って、前記容量手段は、ｎ個のビデオ信号用定電流源（１０９）の各々から供給される電流を加算した電流を電圧に変換し、前記供給手段は変換された電圧に応じた電流を供給することで、トランジスタの特性によらず、ビデオ信号に応じた電流出力を行うことを特徴とする。 - 特許庁

In the ink jet recorder holding an ink jet print head having a plurality of nozzles for ejecting ink drops and driving elements provided for respective nozzles in order to eject ink drops, output of new data transfer signal dclk, image data hdat, latch signal lt, and driving waveform vcom for the driving element is canceled if the width of the driving waveform vcom is smaller than the period of an encoder signal.例文帳に追加

インク滴を吐出する複数のノズルとこれらのノズルからインク滴を吐出するために各ノズルごとに設けられた駆動素子とを有するインクジェット方式のプリントヘッドを保持するインクジェット記録装置であって、前記駆動素子を駆動させるための駆動波形ｖｃｏｍの幅がエンコーダ信号の周期よりも小さい場合、新たなデータ転送信号ｄｃｌｋ，画像データｈｄａｔ，ラッチ信号ｌｔ，および駆動波形ｖｃｏｍの出力をキャンセルする。 - 特許庁

The flip-flop comprises: a pulse generation part for generating a pulse for synchronizing the operation of the flip-flop; a multiplexer to which data, scan input and a scan enable signal is input and which selects and outputs the data or scan input in response to the scan enable signal; and a latch part for synchronizing the data or scan input output from the multiplexer part with a pulse signal and transmitting it to outside.例文帳に追加

フリップフロップの動作を同期させるためのパルスを生成するためのパルス生成部、データ、スキャン入力及びスキャンイネーブル信号を入力され、スキャンイネーブル信号に応答して、データ及びスキャン入力のうち、何れか一つを選択して出力するマルチプレクサと、マルチプレクサ部から出力されるデータまたはスキャン入力をパルス信号に同期して、外部に伝達するラッチ部とを備えるフリップフロップである。 - 特許庁

This device is constituted of a memory cell array, and a differential amplifier and a latch circuit in which for first waiting time operation, each of a pair of signal outputted from the memory cell array is latched an outputted responding to an enable-signal, for second waiting time operation, voltage difference of each of a pair of signal outputted from the memory cell array is amplified and outputted responding to an enable-signal.例文帳に追加

半導体メモリ装置及びそのデータ読出し方法であって、メモリセルアレイ、及び第１待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々をラッチして出力し、第２待ち時間動作の場合にはイネーブル信号に応答してメモリセルアレイから出力される信号対の各々の電圧差を増幅して出力するための差動増幅及びラッチ回路で構成されている。 - 特許庁

The semiconductor device 100 having functional modules 101 to 103, includes a monitor signal selector 106 to which a plurality of monitor signals showing internal states are input through a transfer path other than the internal bus 104, a serial communication module 107 which outputs a monitor signal selected by the monitor signal selector 106 to the outside, and a latch means of holding the plurality of monitor signals respectively in accordance with a trigger.例文帳に追加

機能モジュール１０１〜１０３を備えた半導体デバイス１００であって、内部の状態を示す複数のモニタ信号が、内部バス１０４とは異なる転送経路を介して入力されるモニタ信号セレクタ１０６と、モニタ信号セレクタ１０６によって選択されたモニタ信号を外部へ出力するシリアル通信モジュール１０７と、複数のモニタ信号の各々をトリガに応じて保持するラッチ手段とを有する。 - 特許庁

The timing reproduction device equipped in a receiving device of a spread spectrum communication system includes: a baseband component extraction section (8) for extracting a baseband signal from a despread reception signal; and a timing reproduction section (9) which converts the extracted baseband signal into a power value and produces a reference clock of latch timing of the baseband signal outputted from the baseband component extraction section (8) based on the power value.例文帳に追加

本発明は、スペクトラム拡散通信システムの受信装置が備えるタイミング再生装置であって、逆拡散後の受信信号からベースバンド信号を抽出するベースバンド成分抽出部（８）と、抽出されたベースバンド信号を電力値へ変換し、電力値に基づいて、ベースバンド成分抽出部（８）から出力されるベースバンド信号のラッチタイミングの基準クロックを生成するタイミング再生部（９）と、を備えている。 - 特許庁

This magnetic field sensor is provided with a Hall element 11 generating a Hall voltage in proportion to density of a passing magnetic flux, a voltage amplifier 12 amplifying an output voltage from the Hall element 11, a Schmitt trigger circuit 13 receiving an amplification signal from the voltage amplifier and outputting different output voltages according to its threshold, and a logic latch circuit 15 latching the Schmitt trigger circuit by receipt of an output signal from it.例文帳に追加

磁界センサは、通過する磁束密度に比例してホール電圧を発生するホール素子１１と、該ホール素子１１の出力電圧を増幅する電圧増幅器１２と、電圧増幅器１２からの増幅信号を受け、そのしきい値により異なる出力電圧を出力するシュミットトリガ回路１３と、シュミットトリガ回路１３からの出力信号を受けてこれをラッチするロジックラッチ回路１５とを有している。 - 特許庁