「Memory Device」に関連した英語例文の一覧と使い方(411ページ目) - Weblio英語例文検索

When a MD(disk) 12a is discharged from a MD memory playback device 10 provided with group control function and inserted to the MD apparatus which is not provide with group control function and played, the group control information is eliminated form a title area when discharging the MD 12a, while the group control information is stored into the memory 16 and preserved, and can be restored as necessary.例文帳に追加

ＭＤ（ディスク）１２ａを、グループ管理機能を備えるＭＤ記憶再生装置１０から排出してグループ管理機能を備えないＭＤ機器に挿入して再生する場合には、ＭＤ１２ａの排出時にタイトルエアリアからグループ管理情報を除くと共にそれをメモリ１６に記憶保存し、必要時にそれを復元可能にする。 - 特許庁

An entered ball in the ball entry device 21 flows into A lottery slot 29 or B lottery slot 28 by a rotor 25, and the ball is made easier to enter the A lottery slot 29 or the B lottery slot 28 by changing the opened/closed state of a shutter 27 depending on a quantity comparison between a special pattern A storage memory and a special pattern B storage memory.例文帳に追加

入球装置２１への入賞球は、回転体２５によりＡ抽選口２９又はＢ抽選口２８に流入するが、特別図柄Ａ保留記憶と特別図柄Ｂ保留記憶の個数比較によりシャッター２７の開閉状態を変更することにより、Ａ抽選口２９又はＢ抽選口２８に入りやすくする。 - 特許庁

This effect device is provided with a waveform reproduction means 34 for reproducing the waveform based on a prescribed partial waveform among the waveforms stored in a waveform memory 33 and based on a present pitch of the input waveform detected by a pitch detection means 37 after the reproduction of the waveform of a prescribed section from attack stored in the waveform memory means 33.例文帳に追加

波形メモリ手段３３に記憶された、アタックから所定区間内の波形の再生に引き続いて、その波形メモリ手段３３に記憶された波形のうちの所定の一部分の波形に基づくとともにピッチ検出手段３７により検出された入力波形の現在のピッチに基づく波形を再生する波形再生手段３４を備えた。 - 特許庁

To provide a disk playback device which shortens a playback start time period between loading and unloading of a disk by using a servo adjusting parameter stored in a nonvolatile memory, and which quickly adjusts servo when a mismatch with the servo adjusting parameter stored in the nonvolatile memory has occurred.例文帳に追加

ディスクがローディングされてからアンローディングされるまでの間の再生起動時間を不揮発性メモリに記憶されているサーボ調整用パラメータを利用することにより短縮し、かつ、不揮発性メモリに記憶されているサーボ調整用パラメータと不整合が生じるときにサーボ調整が速やかに実行されるディスク再生装置を提供する。 - 特許庁

To provide an apparatus, a system, a method and a program for cache control which properly control a cache memory and prevent the deterioration of performance when collecting detection data from a detection device for transmitting the detection data intermittently and continuously and acquiring attribute information corresponding to the collected detection data from a cache memory or a database.例文帳に追加

間欠接続で検出データを送信する検出装置から検出データを収集し、収集した検出データに対応する属性情報を、キャッシュメモリ又はデータベースから取得する場合に、キャッシュメモリを適正に制御し、パフォーマンスの低下を防止するキャッシュ制御装置、キャッシュ制御システム、キャッシュ制御方法及びキャッシュ制御プログラムを提供する。 - 特許庁

In the semiconductor memory device being an amplification type cross point memory, a reset switch Trst short-circuiting a common node electrode NE to ground any time is provided, the common node electrode NE is kept in a state of being separated from a bit line BL, the reset switch Trst is transited from on to off and from off to on.例文帳に追加

増幅型クロスポイントメモリとしての半導体記憶装置において、共通ノード電極ＮＥを適時グランドにショートさせるリセットスイッチＴｒｓｔを設置し、さらにメモリユニットＭＵからのデータ読出時には、共通ノード電極ＮＥはビット線ＢＬから切り離されたままの状態に保ち、リセットスイッチＴｒｓｔをオンからオフに、そしてオフからオンに遷移させる。 - 特許庁

A semiconductor device 10 is provided with a reconfigurable circuit 11 which switches a circuit constitution in accordance with an inputted circuit operation setting data, a nonvolatile memory 13 in which the circuit operation setting data are written previously, and a register 14 for supplying the circuit operation setting data loaded by the nonvolatile memory 13 to the reconfigurable circuit 11 upon supplying power.例文帳に追加

半導体装置１０は、入力する回路動作設定データに応じて回路構成を切替えるリコンフィギュアラブル回路１１と、回路動作設定データが予め書き込まれる不揮発性メモリ１３と、電源投入時に不揮発性メモリ１３よりロードされた回路動作設定データをリコンフィギュアラブル回路１１に供給するレジスタ１４とを備えている。 - 特許庁

In a test pattern load device 30, the test patterns to be executed are divided into a size storable in the memory 11 for storing the test patterns and stored in parallel and horizontal directions in the memory 11 for storing the test patterns, and test program information indicating the location of storage and division information on the number of divisions etc. are reported to a verification processing part 13.例文帳に追加

テストパターンロード装置３０で、実行すべきテストパターンを、テストパターン格納用メモリ１１に格納可能なサイズに分割してこれをテストパターン格納用メモリ１１の水平方向並列に格納すると共に、その格納位置を表すテストプログラム情報及び分割数等の分割情報を検証処理部１３に通知する。 - 特許庁

The storage device 1 has: a memory 15 that can hold the data in the storage area, by additional writing of new data to the storage area holding data already; an input-output unit 11 where write data is input into in a writing access; and a control unit 28 for writing the write data in the memory 15 on the basis of writing access.例文帳に追加

記憶装置１は、既にデータを保持する記憶領域に対して新たなデータを追加書込みすることにより当該記憶領域においてこれらのデータを保持可能なメモリ１５と、書込みアクセスにおいて書込みデータが入力される入出力部１１と、書込みアクセスに基づいてメモリ１５に書込みデータを書込む制御部２８とを有する。 - 特許庁

A semiconductor memory device has a control circuit in which reading operation for determining the resistance state of a variable resistive element VR is executed by applying a prescribed voltage to the selected memory cell MC arranged at the crossing part of a selected bit line BL and a selected word line WL and by detecting a current Icell flowing in the selected bit line BL.例文帳に追加

半導体記憶装置は、選択されたビット線ＢＬ及び選択されたワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電圧を印加して、選択されたビット線ＢＬに流れる電流Ｉｃｅｌｌを検知することにより、可変抵抗素子ＶＲの抵抗状態を判定する読み出し動作を実行する制御回路を備える。 - 特許庁

In the nonvolatile storage device having at least one writing memory element storing data as a writing state by applying a writing voltage and at least one erasing memory element storing data as an erasing state by applying an erasing voltage, a refreshing voltage lower than the writing voltage is formed and refreshment is performed by using the refreshing voltage.例文帳に追加

本発明の不揮発性記憶装置は、書き込み電圧を印加してデータを書き込み状態として記憶する書き込みメモリ素子と、消去電圧を印加してデータを消去状態として記憶する消去メモリ素子と、を少なくとも１つずつ有し、この書き込み電圧よりも低い電圧値のリフレッシュ電圧を生成し、このリフレッシュ電圧によりリフレッシュを行う。 - 特許庁

The game machine specifies whether a variable pattern command and a symbol command are associated with a first variable display game or a second variable display game by using the total number of stored starts designated by two start-memory commands while the two start-memory commands are included in a series of display-control-command signals transmitted to a display control device from the game controller.例文帳に追加

遊技制御装置から表示制御装置に送信される一連の表示制御指令信号に二つの始動記憶コマンドを含め、二つの始動記憶コマンドによって指定される始動記憶数の合計数を用いて、変動パターンコマンド及び図柄コマンドが第１変動表示ゲームに関するものか、第２変動表示ゲームに関するものかを特定する。 - 特許庁

This card type recording medium is provided with a semiconductor memory 2 for recording optional information, a controlling part 4 for reading or writing information from/to the semiconductor memory, and an information inputting-outputting part 5 for contactlessly performing input or output of information between the controlling part 4 and a prescribed external device.例文帳に追加

本発明に係るカード型記録媒体は、任意の情報を記録する半導体メモリ２と、この半導体メモリ２に対する情報の読み取りまたは書き込みを行う制御部４と、この制御部４と所定の外部装置との間における情報の入力または出力を、当該外部装置に対して非接触にて行う情報入出力部５とを備える。 - 特許庁

The semiconductor device and the memory macro have a memory circuit which has an input and output port, and an arbitration circuit which has a first port that performs input or output operation in response to a first timing signal and a second port that performs input or output operation in response to a second timing signal which is asynchronous with the first timing signal.例文帳に追加

半導体装置又メモリマクロは、１つの入力及び出力ポートを持つメモリ回路及び第１タイミング信号に対応して入力又は出力動作を行う第１ポートと、上記第１タイミング信号とは非同期の第２タイミング信号に対応して入力又は出力動作を行う第２ポートを有する調停回路を備える。 - 特許庁

To provide a power control device that can secure time for storing processing information to a memory even with a small-capacity capacitor, to solve the problem that a large-capacity capacitor is required to ensure time to store the information to a memory at instantaneous power failure and it is difficult to prepare a space for packaging.例文帳に追加

電源の瞬停時に処理情報をメモリへ格納する時間を確保するには容量の大きいコンデンサが必要となり、実装場所を確保するのが困難になるという課題が発生するため、より小さい容量のコンデンサでも、メモリへ格納する時間を確保することができる電源制御機器を提供することを目的とする。 - 特許庁

To enhance the capacitor characteristics by preventing scratch of a lower electrode due to CMP, and ensuring uniformity of the thickness of a capacity insulating film in the memory cell array and in the lower electrode, in the manufacturing method of a semiconductor memory device in which the capacity insulating film of ferroelectric, or the like, is formed as a component of a capacitor by application of a liquid material.例文帳に追加

半導体記憶装置のキャパシタの構成要素として、強誘電体等の容量絶縁膜を液状材料の塗布により形成する製造方法において、ＣＭＰによる下部電極へのスクラッチ防止と、容量絶縁膜膜厚のメモリセルアレイ内、下部電極内での均一性を実現し、キャパシタ特性を向上させる。 - 特許庁

This cache storage device is provided with a cache memory 31 for storing a part of data consisting plural data blocks for every data block and a cache control part 21 for controlling whether storage data stored in the cache memory 31 is to be updated or not in accordance with a hit rate obtained in respective cycles with the prescribed number of the update operations of the data blocks as one cycle.例文帳に追加

複数のデータブロックからなるデータの一部を前記データブロック毎に格納するキャッシュメモリ３１と、前記データブロックの所定数の更新動作を１サイクルとして各サイクルで求められるヒット率に応じて前記キャッシュメモリに格納されている格納データを更新するか否かを制御するキャッシュ制御部２１とを備えている。 - 特許庁

A SD-PHS memory combo card 1 as the device for enhancing the functions of the wireless modem comprising a SDIO controller 10, a flash memory 20, a PHS controller 30, a PHS antenna module 40, is a multi-function card with a storage function for storing data in a host equipment, and a wireless modem function for transmitting/receiving data by connecting to a public telephone line.例文帳に追加

無線モデム機能拡張装置であるＳＤ−ＰＨＳメモリーコンボカード１は、ＳＤＩＯコントローラー１０、フラッシュメモリー２０、ＰＨＳコントローラー３０、ＰＨＳアンテナモジュール４０を有しており、ホスト機器にデータを記憶するストレージ機能と、公衆電話回線に接続することによりデータの送受信を行う無線モデム機能とを有するマルチファンクションカードとする。 - 特許庁

The game machine comprises memory means 39 and 45 which can store game data therein, a backup power means 51 which enables the memory means 39 and 45 to hold the storage data therein and an output means 55 for providing an external device 57 with an external signal to the effect that the data is held by way of the backup power means 51.例文帳に追加

遊技状態に関する遊技データを記憶可能な記憶手段39,45 と、外部電源装置48からの電源供給が停止したときに、記憶手段39,45 に記憶データを保持させるバックアップ電源手段51と、バックアップ電源手段51による保持状態である旨の外部信号を外部装置57へ出力する出力手段55とを備えている。 - 特許庁

This memory device is provided with a pair of bit lines BLT/ BLB extending in a prescribed direction, a word line WL arranged to intersect with the pair of bit lines, and a memory cell 41 arranged between the pair of bit lines BLT/BLB and the word line WL and consisting of only two ferromagnetic capacitors 42a and 42b.例文帳に追加

このメモリ装置は、所定の方向に延びる１組のビット線対ＢＬＴ／ＢＬＢと、ビット線対ＢＬＴ／ＢＬＢと交差するように配置されたワード線ＷＬと、ビット線対ＢＬＴ／ＢＬＢとワード線ＷＬとの間に配置され、２つの強誘電体キャパシタ４２ａおよび４２ｂのみからなるメモリセル４１とを備えている。 - 特許庁

To suppress the increase of power consumption as much as possible even when a word line is set to a negative potential to rest a word line, in a semiconductor device having a function performing reset operation by driving a word line connected to a memory cell to restore a memory cell in a cell array from an activation state to a standby state.例文帳に追加

セルアレイ内のメモリセルを活性化状態からスタンバイ状態に復帰させるために、メモリセルに接続されたワード線を駆動してリセット動作を行う機能を有する半導体装置に関し、ワード線をリセットするためにワード線をマイナス電位に設定する場合でも、消費電力の増加を極力抑えることを目的とする。 - 特許庁

Then an image memory input changeover device 404 selects an image outputted from either of the vertical magnification filter 402 or the received image according to the image attribute information detected by an image attribute detector 400 and alternately or simultaneously stores the selected image to 1st and 2nd image memories and an image memory output selector 410 reads the image alternately.例文帳に追加

そして、画像メモリ入力切替器404 により、画像属性検出器400 で検出された画像属性情報に従って垂直拡大フィルタ402 から出力される画像および受信画像のいずれかを選択し、第１および第２の画像メモリに交互にまたは同時に蓄積し、画像メモリ出力選択器410 により交互に読み出す。 - 特許庁

The semiconductor memory device has: a plurality of word lines 10 formed on a semiconductor substrate 1 and extending in a row direction; a plurality of bit lines (source drain regions) 5 formed on the semiconductor substrate 1 and extending in a column direction; and a plurality of memory elements formed at respective intersections of the plurality of word lines 10 and the plurality of bit lines 5.例文帳に追加

半導体記憶装置は、半導体基板１の上に形成され、行方向に延伸する複数のワード線１０と、半導体基板１の上部に形成され、列方向に延伸する複数のビット線（ソースドレイン領域）５と、複数のワード線１０と複数のビット線５との各交差部に形成された複数のメモリ素子とを有している。 - 特許庁

A semiconductor storage device which operates using a first and second power supply voltages is equipped with; a memory cell MC which is supplied with the first power supply voltage; a wordline WL connected to the memory cell MC; and a decoder 15 which controls selection/non-selection of the wordline WL based on an address signal which has the second power supply voltage.例文帳に追加

第１及び第２の電源電圧を用いて動作する半導体記憶装置であって、第１の電源電圧が供給されるメモリセルＭＣと、メモリセルＭＣに接続されたワード線ＷＬと、第２の電源電圧を有するアドレス信号に基づいて、ワード線ＷＬの選択／非選択を制御するデコーダ１５とを具備する。 - 特許庁

The USB memory is removed from the PC and is carried by the user, and is mounted to a printer controller, so that the printer controller as a print job reception device specifies a print job that is a target of the secret printing transmitted by the user among received print jobs on the basis of the secret print control data recorded in the USB memory.例文帳に追加

そして、ＵＳＢメモリがユーザによってＰＣから取り外されて持ち運ばれ、プリンタコントローラへ装着されることによって、印刷ジョブ受信装置としてのプリンタコントローラは、受信した印刷ジョブのうち、ユーザが送信した機密印刷の対象とされる印刷ジョブを、ＵＳＢメモリに記録された機密印刷制御データに基づいて特定する。 - 特許庁

In an image forming device having a mode for synthesizing inputted image data with specific image data and outputting the same at the time of an image forming operation, a memory means 2 storing the specific image data in the compressed state is provided so that the specific image data stored in the memory means 2 are expanded and synthesized with the inputted image data.例文帳に追加

この発明は、画像形成動作時に入力画像データに特定の画像データを合成して出力するモードを備えた画像形成装置において、前記特定の画像データを圧縮状態で記憶している記憶手段２を有し、この記憶手段２に記憶されている特定の画像データを伸長して入力画像データに合成するものである。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of unit cell arrays MAT00-11 having memory cells MC including bit lines BL and word lines WL and variable resistance elements VR which are arranged at respective cross parts of the bit lines BL and word lines WL, which are electrically re-writable, and of which the resistance values are stored as data in a nonvolatile state.例文帳に追加

不揮発性半導体記憶装置は、ビット線ＢＬ及びワード線ＷＬ、並びにビット線ＢＬ及びワード線ＷＬの各交差部に配置された電気的に書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子ＶＲを含むメモリセルＭＣを有する複数の単位セルアレイＭＡＴ００〜１１を備える。 - 特許庁

When a recording starting instruction is input, a television receiver 10 transmits a first instruction signal, instructing recording start to an HDD recorder 20 (recording device) and causes a FIFO memory to start recording and when a first notification signal from the HDD recorder, the television receiver starts transmitting the content data recorded in the FIFO memory to the HDD recorder.例文帳に追加

テレビジョン受像機１０は、記録開始の指示が入力された場合に、ＨＤＤレコーダ２０（記録機器）に対して記録開始を指示する第１指示信号を送信するとともにＦＩＦＯメモリに記録を開始させ、ＨＤＤレコーダから第１通知信号を受信した場合に、ＦＩＦＯメモリに記録されたコンテンツデータのＨＤＤレコーダへの送信を開始する。 - 特許庁

In the semiconductor device having an SRAM consisting of a plurality of memory cells 50, path gate transistors Q5, Q6 constituting each memory cell 50 are each a bulk transistor (directly formed on a silicon substrate), and the other transistors Q1-Q4 are each an SOI transistor (formed on an Si layer of an SOI structure partially formed on the silicon substrate).例文帳に追加

複数のメモリセル５０からなるＳＲＡＭを有する半導体装置であって、メモリセル５０を構成するパスゲートトランジスタＱ５，Ｑ６は（シリコン基板に直接形成された）バルクトランジスタであり、それ以外のトランジスタＱ１〜Ｑ４は（シリコン基板に部分的に形成されたＳＯＩ構造のＳｉ層に形成された）ＳＯＩトランジスタである。 - 特許庁

To provide a decoding device for which cost reduction is carried out by suppressing the maximum amount of data transfer that is needed when a video decoder performs decoding processing, per unit time duration from a memory, and which is capable of obtaining responses that are superior with respect to events from the outside, such as user operation, even if it shares memory with modules, such as CPU.例文帳に追加

ビデオデコーダが復号処理を行う際に必要となるメモリからの単位時間当たりのデータ転送量の最大値を抑えることで、低コスト化された復号装置、および、メモリをＣＰＵ等のモジュールと共有していても、ユーザ操作などの外部からのイベントに対して優れた応答性を得ることができる復号装置を提供すること。 - 特許庁

This device is provided with a panel 54 for detecting an irradiated radiation to acquire a radiographic image data, an image memory attaching part 55 for holding detachably an image memory 551 for storing the radiographic image data acquired by the panel 54, and an information communication part 56 for communicating information other than the radiographic image data to a console 1 by a radio wave.例文帳に追加

照射された放射線を検出して放射線画像データを得るパネル５４と、パネル５４により取得した放射線画像データを記憶する画像メモリ５５１を着脱可能に保持する画像メモリ装着部５５と、放射線画像データ以外の情報をコンソール１との間で電波により通信する情報通信部５６とを備えた。 - 特許庁

A system control section 5 prepares department management information including a manufacturer's serial number information of a device available for use as identification information and information concerning consumables such as the limited number of copying sheets available for use and the limited quantity of a toner available for use on the basis of information inputted and set, registers in a system memory 3 and records in a departmental memory card 7.例文帳に追加

システム制御部５は、入力設定された各情報に基づいて、識別情報としての利用可能装置の製造番号情報、コピー用紙の利用制限枚数、利用制限トナー量等の消耗品に関する情報を含む部門管理情報を作成し、システムメモリ３に登録すると共に、部門別のメモリーカード７に記録する。 - 特許庁

To give prior notification to enhance amusement in a game machine including a start storage means for storing a start memory based on the entry of a game ball into a start winning hole, a display means for displaying a variable display game based on the start memory, and a variable prize winning device convertible into an open state and a closed state.例文帳に追加

始動入賞口への遊技球の入賞に基づき始動記憶を記憶する始動記憶手段と、始動記憶に基づき変動表示ゲームを表示する表示手段と、開状態と閉状態とに変換可能な変動入賞装置と、を備えた遊技機において、興趣を向上させるような事前報知を行うことができるようにする。 - 特許庁

The communication device has a means for detecting that the power supply is turned off, stores a waiting state that is being executed in two waiting states during energization when the power is on into a non-volatile memory, and controls automatic line identification determination, according to the waiting state stored in the non-volatile memory when a system is activated.例文帳に追加

電源ＯＦＦが起きたことを検出する手段を持ち、電源ＯＮである通電中における２つの待機状態のうちで、実行中である待機状態を、不揮発性メモリに格納し、システム起動時に、上記不揮発性メモリに格納されている待機状態に応じて、回線自動識別判定を制御する通信装置である。 - 特許庁

A partition for recording the user data of the information apparatus is installed in an NAND type flash memory, and the processor of an NAND type flash memory device interprets an erase command issued from a host, and configured of a command code and the leading sector address of the erase object area of the partition and the number of sectors, and erases all the data stored in the partition.例文帳に追加

ＮＡＮＤ型フラッシュメモリに情報機器のユーザデータを記録するパーティションを設けておくとともに、ＮＡＮＤ型フラッシュメモリデバイスのプロセッサが、ホストから発行された、コマンドコードと前記パーティションの消去対象領域の先頭セクタアドレスとセクタ数からなる消去コマンドを解釈して、前記パーティションに記憶されている全データを消去する。 - 特許庁

The general-purpose controller comprises a plurality of field device I/O ports connected to a processor through a communication means, a composition communication port which is connected to the processor and a memory and enables composition of the controller using a programming routine, and a second communication port which connects a user interface part to the controller intermittently and displays information stored in the memory of the controller.例文帳に追加

汎用コントローラは、プロセッサに通信により接続された複数のフィールドデバイス入出力ポートと、プロセッサおよびメモリに接続されて、プログラミングルーチンを用いてコントローラを構成可能にする構成通信ポートと、ユーザインターフェース部をコントローラに間欠的に接続してコントローラのメモリ内に記憶された情報を表示する第２通信ポートを備える。 - 特許庁

The semiconductor device comprises the memory circuit including: a plurality of dynamic memory cells arranged at respective crossed positions of bit lines and a plurality of word lines; row decoders connected to the plurality of word lines; and row address latch circuits latching read and write row addresses at a transition point of a clock signal and having operation to supply the addresses to the row decoders.例文帳に追加

ビット線及び複数のワード線のそれぞれの交差位置に設けた複数のダイナミックメモリセルと、前記複数のワード線に接続された行デコーダと、読取及び書込行アドレスをクロック信号の遷移点でラッチし、該アドレスを前記行デコーダに供給する働きがある行アドレスラッチ回路とを備えたメモリ回路から成る半導体装置である。 - 特許庁

That is, the area is allocated as the one part 101' of the capacity in the uppermost side of the memory device 101, because the MIPS CPU starts from 0x1FC00000, and the one continuous wide area is secured thereafter as the memory area to store the boot loader area 102 used for the additional address mapping.例文帳に追加

即ち、ここではＭＩＰＳ系ＣＰＵの実行開始アドレスが０ｘ１ＦＣ０００００であるため、その領域をメモリデバイス１０１の最上位側に容量の一部１０１′として割り当てた上、追加アドレスマッピングの場所としてブートローダ領域１０２を格納するため、連続した１つの大きい領域をメモリ領域として確保できる。 - 特許庁

Moreover, the address decoder 12 includes a nonvolatile memory 13 for storing segment allocation information expressing the segment allocation of the LCD 5, a RAM 14 for storing the segment allocation information transferred from the memory 13 when a semiconductor integrated device is initialized and a decoding means decoding the display information based on the segment allocation information stored in the RAM 14.例文帳に追加

このアドレスデコーダは、ＬＣＤのセグメント割付を表すセグメント割付情報を記憶するための不揮発性メモリと、半導体集積装置が初期化される際に不揮発性メモリから転送されたセグメント割付情報を記憶するためのＲＡＭと、ＲＡＭに記憶されたセグメント割付情報に基づいて表示情報をデコードするデコード手段とを含む。 - 特許庁

This is a music reproducing device 1 which reproduces music data from a memory card 2 where an identification number is written and has a system control part 7 which reads the identification number of the memory card 2 and deciphers the music data according to the identification number when judging that a copyright protecting function is not added to the music data.例文帳に追加

識別番号が書き込まれたメモリカード２から音楽データを再生する音楽再生装置１であって、音楽データに著作権保護機能が付加されていないと判断すると、メモリカード２から識別番号を読み出して、識別番号に基づいて音楽データに暗号化処理を施すシステム制御部７を有するように構成する。 - 特許庁

The data rewriting device is provided with a rewriting means 16 rewriting a nonuse region of a nonvolatile memory 12 by data of the prescribed quantity, a clocking means 17 clocking a first time required for rewriting data of the prescribed quantity, and a predicting means 19 predicting a second time required for rewriting the nonvolatile memory by data for rewriting.例文帳に追加

不揮発性メモリ（１２）の未使用領域を所定量のデータで書き換える書換手段（１６）と、所定量のデータ書き換えに要する第１の時間を計時する計時手段（１７）と、第１の時間に基づいて、不揮発性メモリを書き換え用データで書き換えるために要する第２の時間を予測する予測手段（１９）とを備えたデータ書き換え装置である。 - 特許庁

To prevent work process of image forming from being interrupted or made complicated due to fullness of a memory capacity on the way of input of image data with respect to a digital image forming device provided with an electronic sorting function which stores image data of plural pages in the memory as a digital signal and sorts this data in the page order to form an image.例文帳に追加

複数頁の画像データをデジタル信号としてメモリに蓄積し、頁順にソートして画像を形成する電子ソート機能を備えるデジタル画像形成装置において、画像データの入力途中でメモリ容量オーバにより、画像形成の作業工程が中断したり煩雑となることを防止できる画像形成装置を提供すること。 - 特許庁

Furthermore, this device has a forward bias voltage supply means (row bias circuit) 21, which supplies a forward bias voltage having a voltage value reducing an off-leak current from an unselected cell to the gate electrodes of the unselected memory transistors M12 and M22 among the memory transistors M11 to M22, in the direction of the forward bias to the channel formation region.例文帳に追加

読み出し時に、複数のメモリトランジスタＭ１１〜Ｍ２２のうち非選択のメモリトランジスタＭ１２，Ｍ２２のゲート電極に、チャネル形成領域に対し順バイアスとなる方向で、かつ、非選択セルからのオフリーク電流を低減する電圧値の順バイアス電圧を供給する順バイアス電圧供給手段（行バイアス回路）２１を有する。 - 特許庁

To prevent causing damage to authentication history data or file systems which may occur at power supply cutoff when performing writing from SRAM as a temporary buffer of the authentication history data in a management section to a CF memory as a nonvolatile memory in an authentication device where an authentication section performing authentication processes and the management section storing authentication history are integrated.例文帳に追加

認証処理を実行する認証部と、認証履歴を記憶する管理部とが一体となった認証装置において、管理部における認証履歴のデータの一時バッファであるＳＲＡＭから不揮発性メモリであるＣＦメモリへの書込み時において電力の供給が断たれた場合に発生しうる認証履歴データやファイルシステムの破損を防ぐ。 - 特許庁

To provide a semiconductor integrated circuit device to which a nonvolatile memory and a volatile memory of a serial interface in which a boot program and a main program are stored are connected, for preventing external components from being increased, and for shortening a design period, and for preventing reticle costs from being generated in upgrading a boot program.例文帳に追加

ブートプログラムとメインプログラムとが格納されたシリアルインタフェースの不揮発性メモリと、揮発性メモリとが接続される半導体集積回路装置であって、外部部品の増加を招くことがなく、かつ、設計期間の短縮化を図ることができ、かつ、ブートプログラムの改版時にレチクル費用が発生しないようにした半導体集積回路装置を提供する。 - 特許庁