「Minimum Line Width」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Next, the sub-field, where the area rate is minimum, including the pattern element of minimum line width is selected, and a non-pattern part area rate thereof is defined as a minimum area rate.例文帳に追加

次に、面積率が最小で且つ最小線幅のパターン要素を含むサブフィールド２０を選択し、その非パターン部面積率を最小面積率と定める。 - 特許庁

The first scribe line 18 is as wide as a minimum width that allows cutting of the semiconductor substrate 10.例文帳に追加

第１のスクライブライン１８の幅は、半導体基板１０を切断し得る最小の幅に等しい。 - 特許庁

The line width d_1 and the erasing width d_2 are equal to or larger than a minimum detection unit d_3 of the printed matter (d_3≤d_1≤d_2).例文帳に追加

また、線幅ｄ_1及び消去幅ｄ_2は、印刷物５００の最小検出単位ｄ_3と同一又はそれよりも大きい（ｄ_3≦ｄ_1≦ｄ_2）。 - 特許庁

The protective ink 300 is then removed to form a conductive pattern 250 with a minimum line width of not greater than 150 μm.例文帳に追加

そして、保護インク３００を除去して、最小線幅が１５０μｍ以下の導電パターン２５０を形成する。 - 特許庁

Specifically, a combination to make a minimum distance equal to or less than a line width is stored as a neighboring graph item.例文帳に追加

具体的には、最小距離が線幅以下となる組み合わせを隣接するグラフ項目として記憶する。 - 特許庁

An aspect ratio of the image signal processing chip 40 is at least twice or more of an aspect ratio of the image sensor chip 30, and a minimum line width of a metal line embodied in the image sensor chip 30 is at least 1.5 times or more the minimum line width of a metal line embodied in the image signal processing chip 40.例文帳に追加

イメージ信号処理チップ４０の横縦比は、イメージセンサーチップ３０の横縦比の少なくとも２倍以上であり、イメージセンサーチップ３０に具現されたメタルラインの最小線幅は、イメージ信号処理チップ４０に具現されたメタルラインの最小線幅の少なくとも１．５倍以上である。 - 特許庁

A line width L is divided into three stages except the grid-shaped wiring, and a minimum space width Smin of each stage is previously specified so that the status of Lmax/(Lmax+Smin)≤Pmax can be satisfied relatively to a maximum line width Lmax of each stage.例文帳に追加

格子状配線以外については、ライン幅Ｌを３段階に分け、各段階の最大ライン幅Ｌmaxに対しＬmax／（Ｌmax＋Ｓmin）≦Ｐmaxを満たすように各段階の最小スペース幅Ｓminを予め規定しておく。 - 特許庁

Then, the number of nozzles X where '|C-B|' becomes minimum, when the specified line width of the black bar is set to C, is computed.例文帳に追加

そして、黒バーの規定線幅をＣとしたときに“｜Ｃ−Ｂ｜”が最小となるときのノズル数Ｘを算出する。 - 特許庁

To obtain a method for forming a trench having a minimum line width exceeding resolution of a picture process inside an insulation film.例文帳に追加

写真工程の解像度を越える最小線幅を有するトレンチを絶縁膜の内に形成する方法を提供する。 - 特許庁

After a gate insulating film 4 is formed on a main face of a semiconductor substrate 1, a line-shaped dummy gate which has a line width smaller than a minimum processing dimension and a pitch which is two times the minimum processing dimension is formed.例文帳に追加

半導体基板１の主面にゲート絶縁膜４を形成した後、ライン幅が最小加工寸法よりも小さく、ピッチが最小加工寸法の２倍のライン状のダミーゲートを形成する。 - 特許庁

To provide an aligner which can suppress the minimum line width of a pattern of a photosensitive material after developing to the minimum limit and which can keep the edge profile of the pattern in a preferable state.例文帳に追加

感材の現像後のパターンの最小線幅を最小限に抑えるとともにそのパターンのエッジ形状を良好に保つことができる露光装置を提供する。 - 特許庁

When the line voltage pulse is not more than a minimum pulse width, a voltage command correcting portion 9 corrects the pulse width to 0 and integrates errors produced as the result of correction without outputting line pulses.例文帳に追加

電圧指令補正部９は、線間電圧パルスが最小パルス幅以下であるとき、パルス幅を０にするように補正し、線間パルスを出力しないで、補正により生じる誤差を積算する。 - 特許庁

In the semiconductor device 1, a dummy fuse DFU is provided adjacent to a fuse FU, each line width of the fuse FU and the dummy fuse DFU is set to the minimum line width, and an interval between the fuse FU and the dummy fuse DFU is set to the minimum interval.例文帳に追加

この半導体装置１では、ヒューズＦＵに隣接してダミーヒューズＤＦＵを設け、ヒューズＦＵおよびダミーヒューズＤＦＵの各々の配線幅を最小線幅に設定し、ヒューズＦＵおよびダミーヒューズＤＦＵの間隔を最小間隔に設定した。 - 特許庁

A main controller 28 changes a control factor of the system 100 contributing to the throughput, in response to a minimum line width of the pattern.例文帳に追加

また、主制御装置２８が、パターンの最小線幅に応じてスループットに寄与する露光システム１００の制御ファクタを変更する。 - 特許庁

The contrast C, the minimum value MN and a half value width W concerning the minimum value and a peak are obtained with respect to the luminance distribution of image information for the portion of one line which is obtained by an imaging device in a step S1.例文帳に追加

ステップＳ１で撮像素子で得られた画像情報の１ライン分の輝度分布のコントラストＣ、最小値ＭＮ、最小値及びピークに対する半値幅Ｗを求める。 - 特許庁

To carry out the evaluation of the defect inspection or the like of a test piece having a pattern of a minimum line width of 0.2 μ or less by using a multiple beam at high throughput.例文帳に追加

最小線幅０．２ミクロン以下のパターンを有する試料の欠陥検査等の評価を、マルチビームを用いて高スループットで行なう。 - 特許庁

The length L of an arbitrary cell length direction (lateral direction) of the gate pad part of the ECO cell is more than or equal to the total value of three times of the minimum line width of a first wiring layer and two times of the minimum separation distance.例文帳に追加

ＥＣＯセルのゲートパッド部の任意セル長方向（横方向）の長さＬは、第１配線層の最小線幅の３倍と最小離間距離の２倍との合計値以上である。 - 特許庁

The image outputted by the image output device is read, the widths of the segments printed inside the image and across the images are measured, a line width uniformity evaluation quality is calculated by the line width uniformity evaluation quantity=N×(maximum linewidth-minimum linewidth)/average line width and the uniformity of the linewidth is evaluated.例文帳に追加

画像出力装置等により出力された画像を読み取り、画像内や画像間に渡って印字された線分の線幅を測定し、線幅均一性評価量を 線幅均一性評価量＝Ｎ×（最大線幅−最小線幅／平均線幅 により計算し、線幅の均一性を評価する。 - 特許庁

To enable a DRAM to be lessened in memory cell size by reducing the width of a bit line to a minimum processing dimension or below determined by a resolution limit of a photolithography technique.例文帳に追加

ビット線の幅をフォトリソグラフィの解像限界で決まる最小加工寸法以下まで微細化することによって、ＤＲＡＭのメモリセルサイズを縮小する。 - 特許庁

The power trunk 104 and the pin 105 of the standard cell 101 can be overlapped and occurrence of a minimum line width rule error is prevented.例文帳に追加

これにより、電源幹線１０４と標準セル１０１のピン１０５とを重ねることを可能としつつ、最小線幅ルールエラーが発生しないようにできる。 - 特許庁

Character processing for thickening the line widths of the characters obtained in the 1st step is carried out on the basis of the width of a light emitting element as a minimum unit in a 1st direction.例文帳に追加

第１の方向について発光素子の幅を最小単位として、第１のステップで取得した文字の線幅を太くする文字処理を行う。 - 特許庁

The shield pattern 170 covers the microphone signal line 140 and the microphone 150 with a minimum width to minimize an electric length in a high-frequency band.例文帳に追加

シールドパターン１７０は、高周波帯域における電気長を最小限にするように、マイク信号線１４０とマイク１５０を最小限の幅で覆う。 - 特許庁

A minimum interval is made so as to pass only one wiring therebetween, and power supply (VDD, VSS) wirings at a minimum line width are disposed in a vertical axial direction in n layers and in a horizontal axial direction in (n+1) layers to form a lattice-like shield, which is wired with a signal line.例文帳に追加

間に配線が一本通れるだけの最小の間隔を空けて最小線幅の電源（VDD,VSS）配線をｎ層で縦軸方向、ｎ＋１層で横軸方向に配置し格子状のシールドを形成しておき、その間に信号線を配線する。 - 特許庁

The opening for the calibration has a greater width, in the direction of the slow operation, than the maximum distance of full-width-at-half-maximum of an imaging spot of a pixel which enables the minimum address of the line of the laser illumination light.例文帳に追加

較正用の開口部は、レーザー照明光のラインの最小のアドレス可能な画素の作像スポッとの半値全幅最大距離よりも大きい幅を遅い操作方向にもっている。 - 特許庁

In this case, a contact window Co as the connection point of a wiring pattern is formed of the minimum line width in any circuit, and the pattern width (width in a direction following transistor length L) of drains Dp, Dn or sources Sp, Sn whose size is specified according to the size of the contact window Co is designed so as to be turned into the necessary minimum size.例文帳に追加

但し、配線パターンとの接続点となるコンタクトウィンドＣｏは、いずれの回路でも最小線幅で形成し、このコンタクトウィンドＣｏのサイズにより大きさが規定されるドレインＤｐ，ＤｎやソースＳｐ，Ｓｎのパターン幅（トランジスタ長Ｌに沿った方向の幅）は、必要最小限の大きさとなるように設計する。 - 特許庁

A lower limit of an interval between the auxiliary pattern 13 and the isolated line pattern 11c corresponds to a minimum space of a design rule and an upper limit is three times the width of the isolated line pattern 11c.例文帳に追加

また、上記補助パターン１３と上記孤立ラインパターン１１ｃとの間隔は、その下限がデザインルールの最小スペース分であり、その上限が該孤立ラインパターン１１ｃの幅の３倍である。 - 特許庁

Thus, an exposure condition of the fuse FU and the dummy fuse DFU is optimized by an optical proximity correction, thereby forming the fuse FU with the minimum line width.例文帳に追加

したがって、ＯＰＣによってヒューズＦＵおよびダミーヒューズＤＦＵの露光条件が最適化されるので、最小線幅のヒューズＦＵを形成することができる。 - 特許庁

To provide an exposure apparatus that can minimizes the minimum line width of a pattern after a photosensitive material is developed, and can maintain a good edge feature of the pattern.例文帳に追加

感材の現像後のパターンの最小線幅を最小限に抑えるとともにそのパターンのエッジ形状を良好に保つことができる露光装置を提供する。 - 特許庁

An arch shaped route nearly perpendicular to a line of a helical lobe top part is regulated by the maximum width and the maximum depth of a rotor angle at which natural leakback flow is generally made the minimum.例文帳に追加

ヘリカルローブ頂部の線に略直角なアーチ形の経路は、一般に、自然漏洩還流が最小となるロータ角度における最大幅と最大深さで規定される。 - 特許庁

Constricted parts are provided on a straight line A-A (division line) connecting joints 13a and 13b between a first printed circuit board 11 and a second printed circuit board 12 so as to reduce the width (d) of the joints 13a and 13b to a minimum respectively.例文帳に追加

第一プリント基板１１と第二プリント基板１２の接続部１３ａ、１３ｂを結ぶ直線Ａ−Ａ（分断ライン）上に、各接続部１３ａ、１３ｂが最小幅ｄとなるようにくびれを設ける。 - 特許庁

Then, in an exposure device B, the same L/S pattern is formed using the same mask, and the coherence factor of the exposure device B is adjusted to achieve the condition that the dimensional difference becomes minimum between the line width PB in that L/S pattern and the line width PA in the L/S pattern formed in the exposure device A.例文帳に追加

次に、露光装置Ｂにおいて、同一のマスクを用いて同一のＬ／Ｓパターンを形成するとともに、当該Ｌ／Ｓパターンのライン幅ＰＢと、露光装置Ａで形成したＬ／Ｓパターンライン幅ＰＡとの間の寸法差が最小になる条件に、露光装置Ｂのコヒーレンスファクタを調整する。 - 特許庁

A transistor (see figure (a)) configuring a pulse delay circuit is compared with a transistor (see (b)) configuring a latch & encoder 12, and transistor length (pattern width of gate Gp, Gn) L is designed so as to be doubled (that is, the minimum line width of a design rule is doubled), and the transistor width is designed so as to be doubled.例文帳に追加

パルス遅延回路を構成するトランジスタ（図２（ａ）参照）は、ラッチ＆エンコーダ１２を構成するトランジスタ（図２（ｂ）参照）と比較して、トランジスタ長（ゲートＧｐ，Ｇｎのパターン幅）Ｌを２倍（設計ルールの最小線幅の２倍）、トランジスタ幅も約２倍に設計する。 - 特許庁

In a semiconductor device layout method, a minimum space specified by a design rule is equal to or smaller than the via concerning the width and space of the via and a metal interconnecting line.例文帳に追加

デザインルールにおいて規定される最小スペースが、ビア及びメタル配線の巾と間隔に関して、同等、又は、ビアの方が大きい半導体装置レイアウト方法に係る発明である。 - 特許庁

To provide a binary chromium mask blank and a halftone phase shift mask blank each having a minimum line width of ≤100 nm, and to provide a method of manufacturing the mask blank.例文帳に追加

最小線幅１００ｎｍ以下のバイナリークロムマスクブランクス及びハーフトーン型位相シフトマスクブランクス及びその製造方法、並びに該マスクブランクスを用いたマスクの製造方法を提供する。 - 特許庁

A gate electrode 106 of a polysilicon film is formed like teeth of a comb by a minimum line width and a minimum distance regulated by a design rule via a gate oxide film 119 on an N type well 102 formed to a P type silicon substrate 101.例文帳に追加

Ｐ型シリコン基板１０１に形成されたＮ型ウェル１０２上に、ゲート酸化膜１１９を介して、ポリシリコン膜からなるゲート電極１０６がデザインルールで規定される最小線幅及び最小間隔で櫛歯形状に形成されている。 - 特許庁

In a range of a high gradation value, a gradation value with which the thickness of the white thin line in the line screen corresponding to the gradation value is smaller than the minimum line width which is reproducible is made to be a threshold value, and when the gradation value of the input image exceeds the threshold value, the line screen is switched to a void dot screen (S312).例文帳に追加

高階調値の領域では階調値に対応したラインスクリーン中の白細線の太さが再現可能な最小のライン幅よりも小さくなる階調値をしきい値として、入力画像の階調値が該しきい値を超えるとラインスクリーンを白抜きドットスクリーンに切り替える（Ｓ３１２）。 - 特許庁

In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.例文帳に追加

１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁

To make it possible to prevent deviation from the design of a lithography pattern that is caused by the switching of lithograph devices, when forming a resist pattern that includes a layout with a minimum line width of 100 nm or less.例文帳に追加

最小線幅が１００ｎｍ以下のレイアウトを含むレジストパターンの形成において、描画装置の切り替え作業に起因する描画パターンの設計からのずれを防止することを可能とする。 - 特許庁

To perform correlation operation, even when the minimum line width of an ABS pattern is not an integral multiple of an array interval of an ABS light-receiving element array, and enables measurement of moving distance, with high accuracy.例文帳に追加

ＡＢＳパターンの最小線幅がＡＢＳ受光素子アレイのアレイ間隔の整数倍となっていない場合でも、相関演算を行うことができ、高精度に移動距離を計測可能とする。 - 特許庁

The original holders 8 are holders for placing an extra large size original, etc., wound up in a roll and one each is installed separated by a space which is slightly smaller than the width L of a minimum size original in positions where they are in line symmetry from the center in the width direction.例文帳に追加

該原稿ホルダー８は、特に大サイズ原稿等を筒状に巻いて載置するためのものであり、最小サイズ原稿の幅Ｌよりも若干小さい間隔を隔て、かつ幅方向の中心から線対象になる位置にそれぞれ１個づつ設けられている。 - 特許庁

The semiconductor integrated circuit of the present invention comprises a hard macro 10 including a plurality of pins P of minimum line width (c) disposed to be positioned while being obliquely deviated from each other at minimum intervals (a) on one side of the hard macro, and slant interconnections N connected to the pins in the hard macro.例文帳に追加

本発明の半導体集積回路は、ハードマクロ１辺において最小間隔ａで、互いに斜めにずれて位置するように配置された最小線幅ｃの複数のピンＰを有するハードマクロ１０と、ハードマクロにおけるピンに対して接続された斜め配線Ｎとを備える。 - 特許庁

For example, since access can be simultaneously made to 4 bites (an oblique line part) with a third bit as the forefront from a start of reception, even if the minimum unit of the data treated by the transmitter is 8 bits, the data can be transferred in the 32-bit width of the data bus.例文帳に追加

例えば、受信開始から３バイト目を先頭とする４バイト（斜線部）に同時にアクセスし得るので、送信元が扱うデータの最小単位が８ビットであっても、データバスの３２ビット幅で転送が行える。 - 特許庁

The present invention includes a method for forming a word line pattern of the nonvolatile memory array including a step of producing the sub-F word lines using a mask producing device having a width of at least minimum characteristic size F through the use of spacer technology.例文帳に追加

少なくとも最小特徴サイズＦの幅を有するマスク生成素子から、スペーサー技術を用いてサブＦワード線を生成する段階を含む不揮発性メモリアレイのワード線パターン形成のための方法を含む。 - 特許庁

To prevent wiring from being reduced in reliability and manufacturing yield due to it that a wiring pattern, which is formed resting on single minimum line width data in the formation of a wiring mask pattern, is used in a semiconductor device or the like.例文帳に追加

配線マスクパターン発生において、単一最小線幅データで発生させた配線パターンを半導体装置等で使用することに起因する配線の信頼性低下や製造歩留り低下を抑制する。 - 特許庁

To provide a method for forming a pattern for fabricating a semiconductor elements without requiring an exposure process where misalignment takes places as the design rule becomes fine and the minimum line width of a pattern decreases.例文帳に追加

デザインルールが微細になりパターンの最小線幅が減少するにつれてミスアラインメント発生しやすくなる露光工程を行うことなく、半導体素子を製造するためのパターンを形成する方法を提供する。 - 特許庁