「at the Gates」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Gates 24A, 25A are arranged so as to at least partly intersect the sidewalls and upper surfaces of the first protrusion 301 and the second protrusion 302 both being mutually separated at an interval.例文帳に追加

間隔を置き相互離された第１突出部３０１及び第２突出部３０２の側壁及び上部面の少なくとも一部面を横切るゲート２４Ａ、２５Ａが配置される。 - 特許庁

A clock signal is applied to gates Φ1, Φ3, and Φ5 of the second layer at a timing different by the first dummy area A and the second dummy area B, and signal electric charge of one row is read out at different timings.例文帳に追加

２層目ゲートΦ１、Φ３、Φ５は、第１ダミー領域Ａと第２ダミー領域Ｂとに異なるタイミングでクロック信号が印加され、同じ行の信号電荷が異なるタイミングで読み出される。 - 特許庁

To recognize an accurate location position at the present point of time and to confirm the location position along a schedule further by monitoring the comings and goings at various gates by biometrics.例文帳に追加

生体認証により種々のゲートでの出入りを監視することにより、現時点での確実な所在位置を知ることができ、さらにスケジュールに沿った所在位置の確認を行うことができる。 - 特許庁

When the voltage at the output terminal 46 reaches +1V or -1v at this time, comparator circuits 41, 42 and flip-flop circuits comprising NAND gates 44, 45 change over the switch elements 36, 37.例文帳に追加

この時、出力端４６の電圧が±１Ｖになると、比較回路４１，４２およびナンドゲート４４，４５によるフリップフロップによってスイッチ素子３６，３７が切り換えられる。 - 特許庁

In the semiconductor device for power, a plurality of MOS trench gates are disposed at least at two kinds of different distances, floating n^+ layers of low resistance are adjacently disposed on the main surface sides of semiconductors in floating p-layers disposed between MOS trench gates of wide adjacent distances, thereby enabling the system to be compatible in a low ON-voltage and a high breakdown resistance.例文帳に追加

本発明の電力半導体装置は、少なくとも２種類の異なる間隔で、複数個のＭＯＳ形トレンチゲートを配置し、隣り合う間隔が広いＭＯＳ形トレンチゲートの間に配置したフローティングｐ層の半導体基体の主表面側に、低抵抗のフローティングｎ^+ 層を隣接して配置し、低いオン電圧と高い破壊耐量とを両立させた。 - 特許庁

A gate voltage of a MOS transistor TR 8 of a bias circuit 14 is applied to gates of MOS transistors TR1, TR2, and a gate voltage of a MOS transistor TR9 at a lower side in the bias circuit 14 is applied to gates of MOS transistors TR3, TR4 at the lower side in the bias circuit 14.例文帳に追加

ＭＯＳトランジスタＴＲ１及びＴＲ２のゲートには、バイアス回路１４のＭＯＳトランジスタＴＲ８のゲート電圧が供給され、下側のＭＯＳトランジスタＴＲ３及びＴＲ４のゲートには、バイアス回路１４の下側のＭＯＳトランジスタＴＲ９のゲート電圧が供給される。 - 特許庁

One fixed tag is arranged at a position on each gate with which the other gates can not communicate, and interrogators 10 and 11 each synchronously read the fixed tag and a movable tag at a reception means more than once per unit time.例文帳に追加

各ゲートに１台ずつ固定タグを他のゲートからは通信できない位置に設置し、質問器１０、１１において、受信手段によって固定タグおよび移動タグを単位時間あたりに複数回同時期に読出すようにする。 - 特許庁

To provide a tide gate being constructible at very low cost, while at the same time solving technical problems of various gates currently in development and use, from the standpoint of their own advantages and disadvantages.例文帳に追加

この発明は多種多様なゲートが開発され、使用されているが、それぞれに長所と短所を有している現状に対し、技術上の問題点を解決し、同時に格段に安価に建設できる防潮ゲートを提供するものである。 - 特許庁

To provide a tide gate being constructible at very low cost while at the same time solving technical problems of various gates currently in development and use, from the standpoint of their own advantages and disadvantages.例文帳に追加

多種多様なゲートが開発され、使用されているが、それぞれに長所と短所を有している現状に対し、技術上の問題点を解決し、同時に格段に安価に建設できる防潮ゲートを提供する。 - 特許庁

To provide a tide gate being constructible at very low cost while at the same time solving technical problems of various gates currently in development and use, from the standpoint of their own advantages and disadvantages.例文帳に追加

この発明は多種多様なゲートが開発され、使用されているが、それぞれに長所と短所を有している現状に対し、技術上の問題点を解決し、同時に格段に安価に建設できる防潮ゲートを提供するものである。 - 特許庁

The flowing-out directions A1, A2 of the molten metal at the outlets 14e, 15e of the first and the second gates 14, 15 are the directions, in which the imaginary extended parts 17, 18 of the outlets 14e, 15e parallel extended to the flowing-out directions A1, A2 are not crossed with the outer peripheral surface 2a.例文帳に追加

第１，第２堰14，15の出口14ｅ，15ｅでの溶湯の流出方向Ａ１，Ａ２は、該流出方向Ａ１，Ａ２に平行に延びる出口14ｅ，15ｅの仮想の延長部17，18が外周面２ａと交差しない方向である。 - 特許庁

The mold further comprises gates G with a plurality of valves B for injecting the material M opened at the position of the radial inside from the outer peripheral surface 50a of the core 50 on the inner surface 47a of the recess 47 of the fixed mold 2.例文帳に追加

溶融原料Ｍを射出する複数のバルブＢのゲートＧを、固定型２の凹部４７の内面４７ａにおいてコア５０の外周面５０ａよりも径方向内側の位置に開口させる。 - 特許庁

The walls are stretched 39 ken (about 70 m) both east and west, and the Shunka-mon gate and the Shumei-mon gate are placed at the ends with guardhouses on both east and west sides of the gates, and the guards of Hyoefu (Headquarters of the Middle Palace Guards) kept guarding them using torchlight. 例文帳に追加

東西の築墻はそれぞれ39間で、その両端に春華門および修明門があり、門外の東西に杖舎を設け、舎前に炬火を焼き、左右の兵衛府がこれを警固した。 - Wikipedia日英京都関連文書対訳コーパス

It is said that there were people from the Cabinet who claimed that 'the fact they secretly made the raid into Kira's in the middle of the night is no different than thieves stealing things during the night,' and thus they deserved decapitation and exposure of their heads at the prison gates ("Yanagisawake Hizo Jikki" (Yanagisawa's treasured record)). 例文帳に追加

また、当初は幕閣の中にも「夜中に秘かに吉良を襲撃するは夜盗と変わる事なし」と唱え、磔獄門を主張した者もいたといわれている（『柳沢家秘蔵実記』）。 - Wikipedia日英京都関連文書対訳コーパス

Tow or more gates 16 for secondary injection molding are formed about the center of the part of the mold section 6 located in the width direction and between the primary injection molding sections 1 adjacent with an interval and in the direction crossing the width direction at nearly right angles.例文帳に追加

二次射出成形用のゲート１６を、距離を隔てて隣合う一次射出成形部１間に位置する金型部６の部位の幅方向の略中央で且つ幅方向と直交する方向に複数設ける。 - 特許庁

Only one ETC lane has been established at the Tanabe-nishi tollbooth in the direction of Kizu, the Seika-shimokoma tollbooth in the direction of Joyo, and the Kizu tollbooth and toll gates of the main expressway. 例文帳に追加

レーンが設置されたのは田辺西料金所の木津方面入口、精華下狛料金所の城陽方面入口、木津料金所および本線料金所であり、それぞれ1レーンのみである。 - Wikipedia日英京都関連文書対訳コーパス

On April 7, the waiting room, for which Japanese cedar grown in Niigata Prefecture were used as interior materials, was completed at the concourse within the ticket gates; this project made use of the 'Initiative for Promoting the Use of Trees of Echigo Origin' promoted by the Niigata Prefectural Government. 例文帳に追加

また4月7日には改札内コンコースに新潟県産越後杉を内装材などに使用した待合室が開設されたが、これは新潟県が進める「越後のふるさと木づかい事業」を活用したものである。 - Wikipedia日英京都関連文書対訳コーパス

Two platforms are accessed by a level crossing in the station (Class 1 Ko), which many people and bicycles cross since the station is usually unmanned and the ticket gates used when the station staff are at work are installed on the platforms (refer to the image). 例文帳に追加

両ホームは駅構内踏切（第1種甲）で結ばれているが、通常無人駅で駅員配置の際の改札口もホーム上にあるため（画像参照）一般の人や自転車の横断も多い。 - Wikipedia日英京都関連文書対訳コーパス

Udaijin Morotada and other court nobles immediately gathered at the palace to close the gates and to hold a meeting, and they sent a letter on the tip off to the Grand Minister of State Saneyori, and ordered the kebiishi (statutory office in the Heian and Kamakura periods) to capture and interrogate TACHIBANA no Shigenobu, and monk Renmo. 例文帳に追加

右大臣師尹以下の公卿は直ちに参内して諸門を閉じて会議に入り、密告文を関白実頼に送るとともに、検非違使に命じて橘繁延と僧・蓮茂を捕らえて訊問させた。 - Wikipedia日英京都関連文書対訳コーパス

The filing parts 133 are injected into the holes 131A from parts (gates 1330) facing the center of the magnets 132 in the width direction at openings of the holes 131A.例文帳に追加

充填部１３３は、穴部１３１Ａの開口における磁石１３２の幅方向の中央部に面する部分（ゲート１３３０）から穴部１３１Ａに注入される。 - 特許庁

By this, the number of times of changing the pulse cycle periods and the positions of the target detecting gates can be reduced when using an HPRF system, and the target position can be determined in one time at the shortest.例文帳に追加

これにより、ＨＰＲＦ方式を用いる場合においてパルス繰り返し周期と目標検出ゲートの位置とを切り替える回数を減らすことができ、最短で１回で目標位置を求めることができる。 - 特許庁

The first transistors (Q21, Q41) connect the gates to a first bit line (BL) and apply a predetermined voltage (H level) to the second node (N2) in response to the voltage of the first bit line at the write-in of data.例文帳に追加

第１トランジスタ（Ｑ２１、Ｑ４１）は、第１ビット線（ＢＬ）にゲートを接続し、データ書き込み時の第１ビット線の電圧に応答して所定の電圧（Ｈレベル）を第２ノード（Ｎ２）に印加する。 - 特許庁

In a game watching support system 1, a portable terminal 2 is a terminal which a spectator carries beforehand, or is passed to the spectator at gates G1 or G2, and when passing the gates G1 or G2, an arrangement plan of seats in a stand ST, a current position, seat position, etc. of the spectator concerned are displayed on a display of the portable terminal 2.例文帳に追加

観戦支援システム１において、携帯端末２は、予め観客が携帯しているか、ゲートＧ１、Ｇ２で観客に渡される端末であり、ゲートＧ１、Ｇ２を通過すると、携帯端末２のディスプレイには、スタンドＳＴにおける座席の配置図、当該観客の現在位置及び座席位置等が表示される。 - 特許庁

The portable communication terminal is provided with a communication means between IC cards which can transmit and receive information to and from a contactless IC card by communication, a passage detection means which detects passage of gates or ticket gates of a starting place and the destination at the contactless IC card, and a mail transmission control means which controls transmission of mail reserved transmission accompanied by the detection.例文帳に追加

非接触ＩＣカードと通信によって情報を送受信できるＩＣカード間通信手段と、非接触ＩＣカードにおいて出発地や目的地のゲートや改札の通過を検知する通過検知手段と、その検知に伴い送信予約されているメールの送信を制御するメール送信制御手段とを携帯通信端末に備える。 - 特許庁

The reference voltage source circuit of this invention comprises: a first pair field effect transistor circuit having gates with different conduction polarities; a second pair field effect transistor circuit having gates of the same conduction type with different impurity concentrations; and a synthesizing circuit for composing differences between work functions of the gate electrodes of the first and second pair field effect transistor circuits at an optional ratio.例文帳に追加

基準電圧源回路は、導電型の極性が異なるゲートを有する第１のペア電界効果トランジスタ回路と、同一の導電型で不純物の濃度が異なるゲートを有する第２のペア電界効果トランジスタ回路と、第１及び第２のペア電界効果トランジスタのゲート電極の仕事関数差を任意の比で合成するための合成回路から構成される。 - 特許庁

Most of the unmanned stations aren't equipped with ticket gates, and thus passengers take a numbered ticket from a numbered ticket issuing machine installed at the entrance of the train when boarding, or pass the KANSAI THRU PASS through a card reader in order to have the station name where they board recorded on their card. 例文帳に追加

無人駅のほとんどでは駅での改札はなく、乗車時に電車の乗車口に設置された整理券発行機から整理券を取るか、スルッとKANSAI共通カードをカードリーダーに通し、乗車駅を記録させる。 - Wikipedia日英京都関連文書対訳コーパス

Sidewalls are formed at the sides of the gates of the low withstand voltage transistors and an opening is formed in the insulation film on the drain-source forming region of each transistor.例文帳に追加

そして、低耐圧トランジスタのゲートの側方にサイドウォールを形成し、各トランジスタのドレイン・ソース形成領域上の絶縁膜に開口部を設ける。 - 特許庁

Gates 30a and 31a of the amplification transistor 30 and the address transistor 31 are formed between the n-type diffusion layers 26 which are arranged at predetermined intervals on the surface of the p-type well 24.例文帳に追加

増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置されたｎ型拡散層２６の間に形成される。 - 特許庁

In the case of operating the engine 22 in a self-sustaining manner while a shift position is in an N-position, gates of inverters 41, 42 are shut off and the engine 22 is operated in the self-sustaining manner accompanying opening and closing of the intake valve at first timing.例文帳に追加

シフトポジションがＮポジションの状態でエンジン２２を自立運転する際には、インバータ４１，４２をゲート遮断すると共に第１のタイミングでの吸気バルブの開閉を伴ってエンジン２２を自立運転する。 - 特許庁

Molten metal is poured into the casting cavity 53 from the respective gates 61, 62 and 63 in the gate group 6 at inclination angles θ1, θ2 and θ3 which are in the range of more than 0° but less than 90° against the normals 77, 78 and 79, and then solidified.例文帳に追加

溶湯を堰群６の各堰６１，６２，６３から法線７７，７８，７９に対して９０°未満の傾斜角度θ１，θ２，θ３で鋳造キャビティ５３内に注入して凝固させる。 - 特許庁

A sprue 21, a plurality of runners 22 and the gates 23 arranged to the leading ends of the runners 22 are formed to a fixed mold 2 while gas recovery grooves 31 are formed to a movable mold at four places in the vicinity of the inside of a cavity C.例文帳に追加

固定型２にはスプール２１、複数のランナー２２、ランナー２２の先端に配置されるゲート２３を形成し、可動型には、キャビティＣの内側付近に４箇所のガス回収溝３１を形成している。 - 特許庁

Then, first, second, and third checking gates 55, 56, and 57 are set corresponding to the mark, the parts close to the right and left side edge parts near an upper edge part 118 at the symmetrical positions of the cap, and a ring 114 respectively defined as sites to be checked.例文帳に追加

目印と、キャップの左右対称な位置で、上端縁部１１８近傍の左右側縁部に近い部分と、リング１１４を検査対象部位とし、これらに対応して第１、第２、第３の検査ゲート５５、５６、５７を設定する。 - 特許庁

The series- connection bodies N1 to N3 receive the clocks S1 and S2 and their inverted signals S1B and S2B at one of the gates of the TRs MN1 to MN8, so that the input loads become uniform.例文帳に追加

直列接続体Ｎ１〜Ｎ４はクロックＳ１，Ｓ２及びそれらの反転信号Ｓ１Ｂ，Ｓ２ＢをトランジスタＭＮ１〜ＭＮ８のいずれかのゲートに受けるので、入力負荷は均一になる。 - 特許庁

At this time, only the gates of the light emitting thyristors 210 to which the scanning circuit 100 has given a light emitting command are selectively made to be in H levels, and thereby the light emitting thyristors 210 to which the light emitting commands are given are turned on.例文帳に追加

この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。 - 特許庁

At this time, only the gates of the light emitting thyristors 210, to which the scanning circuit part 100 gives a light emitting command, are selectively made to be in H levels, and thereby the light emitting thyristors 210, to which the light emitting commands are given, are turned on.例文帳に追加

この時、走査回路部１００により発光指令されている発光サイリスタ２１０のゲートのみを選択的にＨレベルとすることで、発光指令されている発光サイリスタ２１０がターンオンする。 - 特許庁

In a cassette housing case 1 consisting of an integral molding of a case main body 2 on which a cassette is placed and a lid member 3 openable and closable through a thin-walled hinge part 4, a weld line W formed when the resins injected from a plurality of gates 8, 9 are bonded between the gates is formed at a position not superposed on the hinge part 4.例文帳に追加

カセットが載置されるケース本体２と薄肉ヒンジ部４を介して開閉動可能な蓋部材３とを一体成形してなるカセット収納ケース１であって、複数のゲート８，９から樹脂が射出されるのに伴うゲート間の樹脂が接合したウェルドラインＷをヒンジ部４と重ならない位置に形成してなる。 - 特許庁

A reference voltage source circuit comprises a first pair field effect transistor circuit having conductive gates with different polarities, a second pair field effect transistor circuit having gates with the same conductivity and different impurity concentrations, and a compound circuit for composing differences in work functions of the gate electrodes of the first and second pair field effect transistors at an arbitrary ratio.例文帳に追加

基準電圧源回路は、導電型の極性が異なるゲートを有する第１のペア電界効果トランジスタ回路と、同一の導電型で不純物の濃度が異なるゲートを有する第２のペア電界効果トランジスタ回路と、第１及び第２のペア電界効果トランジスタのゲート電極の仕事関数差を任意の比で合成するための合成回路から構成される。 - 特許庁

On January 3, 1868, after the Court Council ended and the participant court nobles left the room, soldiers of Satsuma and other domains who had been waiting outside, went to stand guard at the nine gates of Kyoto Imperial Palace. 例文帳に追加

慶応3年12月9日（1868年1月3日）、朝議が終わり公家衆が退出した後、待機していた薩摩藩兵ら5藩の軍が京都御所9門を固めた。 - Wikipedia日英京都関連文書対訳コーパス

The Imperial Palace's gates at which the Saeki clan had served was named "Saeki-mon" (Saeki Gate) after their surname, however, because Tang culture was the latest trend, Saeki-mon (佐伯門 pronounced as "safeki-mon" in those days and "safeki" was Japanese word) of Heian-kyu Palace which was built much later was changed to Soheki-mon (藻壁門 pronounced as "saufeki-mon" in those days and "saufeki" was the then Chinese pronunciation) which sound was very similar to Saeki-mon. 例文帳に追加

因みに警備を担当した宮門は、氏族名から「佐伯門」と名付けられたが、平安宮では唐風文化の影響から、「さへき」に音通する「藻壁門」と改められた。 - Wikipedia日英京都関連文書対訳コーパス

The die 30 is furnished in its die part 31 with gates 36 opened to the cavity 34 for injecting synthetic resin at a constant spacing on a circumference in the number corresponding to half the number of pockets.例文帳に追加

この成形金型３０は、キャビティ３４に開口されて合成樹脂を射出するゲート３６を、ポケット数／２の数だけ円周等配に、金型部分３１に設けられている。 - 特許庁

A degassing section 9 is arranged in the part of the mold section 6 or the slide core 7 located at a position corresponding to a nearly middle point in the line linking gates 16 for adjacent secondary injection molding to degas.例文帳に追加

隣合う二次射出成形用のゲート１６を結ぶ線の略中間位置に対応する金型部６の部位又はスライドコア７の部位にガス抜き部９を設けてガス抜きをする。 - 特許庁

A resist pattern 53 for gates corresponding to a trench gate pattern is formed at the resist 49 of the cell formation region 3, and a dummy resist pattern 55 is formed in the resist 49 of the termination formation region 5.例文帳に追加

セル形成領域３のレジスト４９にトレンチゲートパターンに対応するゲート用レジストパターン５３を形成し、終端部形成領域５のレジスト４９にダミーレジストパターン５５を形成する。 - 特許庁

When the transistors Tr5, Tr6 are turned on by receiving boosted voltages Vpp at the gates, the lines APLs is coupled with the line CPL electrically.例文帳に追加

ＮチャネルＭＯＳトランジスタＴｒ５，Ｔｒ６は、ゲートに昇圧回路８からの昇圧電圧Ｖｐｐを受けてオンされると、アレイ電源線ＡＰＬと周辺電源線ＣＰＬとを電気的に結合する。 - 特許庁

The CMOS output circuit is configured with switches to select setting of the VDD level or the VSS level to gates of a PMOS transistor(TR) and an NMOS TR that decide the output voltage at shut-down.例文帳に追加

シャットダウン時の出力電圧を決定するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲートをＶＤＤもしくはＶＳＳを選択できるようなスイッチを用いた構成とする。 - 特許庁

Consequently, the gate having accessed the enable signal at the earliest drives the tri-state buffer and masks gates gaining access later so that a bus conflict is prevented.例文帳に追加

これにより、イネイブル信号を一番早くアクセスしたものが３ステートバッファを駆動し、後からアクセスしたものをマスクしてバス競合を防止する。 - 特許庁