「at the Gates」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Upper ends of weir members 54 are coupled with the elevating/lowering body 41 corresponding to gates 52 for supplying a melt Y from a reservoir chamber 34 arranged at a lower die unit 21 to cavities K.例文帳に追加

下型ユニット２１に設けられた貯留室３４からキャビティＫに溶湯Ｙを供給するゲート５２と対応して、昇降体４１に堰部材５４の上端部を連結する。 - 特許庁

A base station 1 which is provided with two radio IC tag readers and detects passing directions of the radio IC tags 9 is arranged at each of gates (entrance doors) of respective areas of a building 10.例文帳に追加

建造物１０の各エリアのゲート（出入口）には、２つのＩＣタグリーダを備えてＩＣタグ９の通過方向も検出する基地局１が設けられている。 - 特許庁

On the other hand, since a path of G111, G112 incorporate a NOR circuit G161 and an inverter G162, a change in a logical value at a point F is delivered to a point Fa by a delay of two gates.例文帳に追加

一方、Ｇ１１１，Ｇ１１２の経路ではＮＯＲ回路Ｇ１６１およびインバータＧ１６２をも介するので、ＦａにおいてはＦにおける論理値の変化が２ゲート分延長される。 - 特許庁

To provide a flap gate being constructible at very low cost, while solving technical problems of various gates currently in development and use, from the standpoint of their own advantages and disadvantages.例文帳に追加

この発明は多種多様なゲートが開発され、使用されているが、それぞれに長所と短所を有している現状に対し、技術上の問題点を解決し、同時に格段に安価に建設できる起伏ゲートを提供するものである。 - 特許庁

The AT selector cover is equipped with a select gate G1, a manual mode gate G2, and an indicator D, and can be operated by moving a shift lever between both gates G1, G2.例文帳に追加

本発明のＡＴセレクタカバーは、セレクトゲートＧ１とマニュアルモードゲートＧ２とインジケータＤとを備え、両ゲートＧ１，Ｇ２間でシフトレバーを移動させて操作可能なものである。 - 特許庁

A control signal SO reaching an "H" level at a change in an input signal IN is respectively given to gates of the PMOS transistors 16, 18 via resistors 19, 21.例文帳に追加

ＰＭＯＳ１６，１８のゲートには、入力信号ＩＮが変化する時に“Ｈ”となる制御信号ＳＯを、それぞれ抵抗１９，２１を介して与える。 - 特許庁

To substantially overcome or improve at least one of the disadvantages of a conventional chute for a packaging machine that products suffer damages when hitting gates at a relatively high speed and the products block a former when arriving at the former at a relatively low speed.例文帳に追加

従来の包装機のシュートにおいて、製品がゲートに比較的高速で当たって製品が損傷し、製品が形成器に比較的低速で到達して形成器を塞ぐという欠点の少なくとも一つを克服あるいは実質的に改善する。 - 特許庁

Bakufu established a particular site for setting up Kosatsu (Seisatsu) at obvious, noticeable locations for general public, such as the busy corner of the streets, sekisho (checking station), nearby at a large bridge, and at the gates or the center of a town or a village, and Bakufu strictly ordered each domain to follow the method. 例文帳に追加

幕府は人々の往来の激しい地点や関所や港、大きな橋の袂、更には町や村の入り口や中心部などの目立つ場所に高札場（制札場）と呼ばれる設置場所を設けて、諸藩に対してもこれに倣うように厳しく命じた。 - Wikipedia日英京都関連文書対訳コーパス

The present invention relates to an apparatus comprising: a timer for detecting a logic level at an idle state; a flip-flop having at least one output terminals for switching a signal from one to the other by means of an external signal; and at least one or more of logic gates for inverting the external signal from the circuit.例文帳に追加

空運転でのロジックレベルを検出するためのタイマーと、外部信号によって、一方から他方へ信号を切り換えるための少なくとも１つの出力端子を有するフリップフロップと、回路からの外部信号を変換するための、少なくとも１つ以上のロジックゲートと、を備える装置。 - 特許庁

A back bias output part determines a variational back bias voltage for equalizing the operation current at the noninitial operation to the operation current at the initial operation based on the change amount, and supplies the variational back bias voltage to back gates of the transistor to be compensated and the sense transistor.例文帳に追加

バックバイアス出力部は、非初期動作時の動作電流を初期動作時の動作電流と同一にするための変動バックバイアス電圧を変化量に基づいて決定し、被補償用トランジスタ及びセンス用トランジスタのバックゲートに供給する。 - 特許庁

Gates FG1 to FG4 in a square or circular annular shape in plan view are formed so that the center section of the diffusion layers L1 and L2 surrounded by the element separation region is exposed, and at the same time the edge sections at both sides of the diffusion layers L1 and L2 are covered.例文帳に追加

平面視で角形又は円形の環状を呈するゲートＦＧ１〜ＦＧ４を、素子分離領域によって囲まれた拡散層Ｌ１，Ｌ２の中央部を露出させ、かつこの拡散層Ｌ１，Ｌ２の両側のエッジ部を覆うように形成する。 - 特許庁

Further, the gate system 7 is installed on a mobile vehicle 25, and, using each spot at which the mobile vehicle 25 stops for each gate at the spot, contributes to reduction in the number of gates so as to considerably reduce the introduction cost of the introduced system.例文帳に追加

さらにこのゲートシステム７を移動車両２５に設置して、移動車両２５が停車する停車場所において、それぞれの停車場所におけるそれぞれゲートとすることで、ゲートの数を減らすことに貢献し、システム導入の導入費用を大幅に減らすことが出来る。 - 特許庁

The switch die includes a semiconductor device having a plurality of alternatively arranged gates and negative electrodes, and includes a ceramic cap having at least a gate pad connected to the gate and at least a negative electrode pad connected to the negative electrode.例文帳に追加

スイッチダイは、交互配置された複数のゲートおよび陰極を有する半導体装置を含み、前記ゲートに接続された少なくとも１つのゲートパッドと前記陰極に接続された少なくとも１つの陰極パッドとを有するセラミックキャップを含む。 - 特許庁

In a DRAM, a switching circuit constituted of transfer gates 14-17 connects dummy bit lines DBL0, DBL1 to a line of a bit line potential VBL at the time of normal operation, and connects the dummy bit lines DBL0, DBL1 to a pad 18 at the time of a test mode.例文帳に追加

ＤＲＡＭにおいて、トランスファーゲート１４〜１７で構成される切換回路は、通常動作時はダミービット線ＤＢＬ０，ＤＢＬ１をビット線電位ＶＢＬのラインに接続し、テストモード時はダミービット線ＤＢＬ０，ＤＢＬ１をパッド１８に接続する。 - 特許庁

Inductors 1201-1 to 1201-n are connected in series between a load resistor 701 and a transistor 704 at the first stage, and gates of transistors 1203-1 to 1203-n provided in parallel at the second stage are connected to the inductors 1201-1 to 1201-n, respectively.例文帳に追加

１段目の負荷抵抗器７０１とトランジスタ７０４の間にインダクタ１２０１−１〜１２０１−ｎを直列に接続し、２段目に並列に設けられたトランジスタ１２０３−１〜１２０３−ｎのゲートをインダクタ１２０１−１〜１２０１−ｎにそれぞれ接続する。 - 特許庁

Gates 107 and 110 and the diffused regions of N-type transistors TN1 and TN2 are formed like similarly in a hook-type structure, having bent parts 107b, 107c, 110b,110c, 111a and 108a bent at the right and left sides at upper and lower ends.例文帳に追加

Ｎ型トランジスタＴＮ１,ＴＮ２のゲート１０７,１１０及び拡散領域も同様に、各々、上下端部において左右側方に折れ曲がった折曲部１０７ｂ,１０７ｃ,１１０ｂ,１１０ｃ,１１１ａ,１０８ａを持つ鉤型構造に形成される。 - 特許庁

A power MOS chip 5 at the high potential side, a power MOS chip 7 at the low potential side, and an IC chip 9 for driving MOSFET gates formed in these chips, are mounted by flip chip bonding to a mounting board 3.例文帳に追加

高電位側のパワーＭＯＳチップ５及び低電位側のパワーＭＯＳチップ７及びこれらのチップに形成されたＭＯＳＦＥＴのゲートを駆動するための駆動用ＩＣチップ９が、フリップチップボンディングにより実装基板３に実装されている。 - 特許庁

A CMOS basic cell 120 is formed into a hook-shape structure, having bent parts 101b, 101c, 104b, 104c, 105a and 105a bent to right and left sides at the upper and lower ends at gates 101 and 104 and diffused regions of P-type transistors TP1 and TP2.例文帳に追加

ＣＭＯＳ型用基本セル１２０は、Ｐ型トランジスタＴＰ１,ＴＰ２のゲート１０１、１０４及び拡散領域が各々上下端部において左右側方に折れ曲がった折曲部１０１ｂ,１０１ｃ,１０４ｂ,１０４ｃ,１０５ａ,１０５ａを持つ鉤型構造に形成される。 - 特許庁

The second transistors (Q22, Q42) connect the gates to a second bit line (XBL) which is complementarily related to the first bit line, and apply the predetermined voltage (H level) to the first node (N1) in response to the voltage of the second bit line (XBL) at the write-in of data.例文帳に追加

第２トランジスタ（Ｑ２２、Ｑ４２）は、第１ビット線と相補の関係にある第２ビット線（ＸＢＬ）にゲートを接続し、データ書き込み時の第２ビット線（ＸＢＬ）の電圧に応答して所定の電圧（Ｈレベル）を第１ノード（Ｎ１）に印加する。 - 特許庁

Then, the shape echo of a pipe is detected in the first flaw detection gate at a flaw detecting position where the height of the flaw echo from a flaw K almost becomes maximum and the positions of the respective flaw detection gates are adjusted so as to be capable of detecting the flaw echo in the second flaw detection gate.例文帳に追加

そして、欠陥Ｋからの欠陥エコーの高さがほぼ最大となる探傷位置で、第１の探傷ゲート内で管の形状エコーを検出し、第２の探傷ゲート内で欠陥エコーを検出し得るように、各探傷ゲートの位置を調整する。 - 特許庁

The separating section 37 further electrically isolates the back gate of the p-type MOS transistor 11 and the back gate of the n-type MOS transistor 21 from each other to such a degree that the current is prevented from flowing at least between the two back gates.例文帳に追加

分離部３７は、さらに、ｐ型ＭＯＳトランジスタ１１のバックゲートおよびｎ型ＭＯＳトランジスタ２１のバックゲートを、少なくとも双方のバックゲート間に電流が流れるのを阻害する程度に互いに電気的に分離している。 - 特許庁

Once social infrastructures were further improved, many things were considered as boundaries between tokoyo and utsushiyo, from shrines, temples and gates of cities to hedges that separate the streets from the premises of traditional Japanese houses, bathrooms, storage rooms and storage shelters located outside the house, and even amado (wooden shutters constructed at the various openings of a building) and shoji (paper-covered sliding screens) that separate the house from the outside. 例文帳に追加

社会基盤がもっと整備されると、市街の神社や寺や門などから、伝統的な日本家屋の道と敷地の間の垣根や、屋外にあった便所や納戸や蔵、住居と外部を仕切る雨戸や障子なども、常世と現世の端境と考えられた。 - Wikipedia日英京都関連文書対訳コーパス

However, at the transfer gates the combined use of two IC cards is not accepted even when they're interoperable; therefore, if you want use different cards such as ICOCA, Suica or TOICA for transfer to the JR Line, or use PiTaPa for Nankai Electric Railway or Kintetsu Railway, you should go out through the normal ticket gate and then go in through the normal ticket gate for the line to which you want to transfer. 例文帳に追加

ただし、乗り換え改札口では相互利用できるICカードの2枚タッチができないため、JRにはICOCAやSuica、TOICAを、南海や近鉄にはPiTaPaを、と使い分けたい場合は、一旦通常の改札口を出場の上、改めて乗り換え先の通常の改札口から入場しなければならない。 - Wikipedia日英京都関連文書対訳コーパス

Further, in the injection molding mold 1, the gates 3 are disposed at positions where correspond with the vicinity of both ends of the light guide plate piece P in the longitudinal direction, and the cavities 2 are formed in shapes with gradually changing thicknesses so as to mold wedge-shaped light guide plate pieces P.例文帳に追加

さらに、本発明の射出成形金型１は、ゲート３が、導光板ピースＰの長手方向の両端部近傍と対応する位置に配置されており、また、キャビティ２がクサビ状の導光板ピースＰを成形し得るよう漸次厚さを異ならせた形状に形成されている。 - 特許庁

This seal for the screw device is manufactured by using a metal mold 3 having a large number of gates 3a arranged constant in the shortest distance up to the tip of the seal lip and at an equal angle in the peripheral direction, as a metal mold used when injection-molding the seal lip.例文帳に追加

シールリップを射出成形するときに用いる金型として、シールリップの先端までの最短距離が一定で且つ周方向に等角度で配列された多数のゲート３ａを有する金型３を用いてねじ装置用シールを製造する。 - 特許庁

A flow passage modification plate 23 is retractably provided at the lower position of the discharge gates 16a, 16b, 16c of an aggregate storage bottle 14, and an aggregate discharged from the aggregate storage bottle 14 by the flow passage modification plate 23 is delivered and taken out to the side of a taking-out shoot 29.例文帳に追加

骨材貯蔵ビン１４の排出ゲート１６ａ、１６ｂ、１６ｃ、１６ｄの下位に流路変更板２３を進退自在に備え、この流路変更板２３によって骨材貯蔵ビン１４から排出される骨材を抜き取りシュート２９側に払い出して抜き取る。 - 特許庁

The output buffer circuit, having a plurality of transistors 7-10 as output transistors, comprises at least a second transistor 5 (6) having the same channel-type as the transistors 7, 8 (9, 10) between the gates of the transistors 7, 8 (9, 10).例文帳に追加

出力段トランジスタとして複数個のトランジスタ７、８、９、１０を有する出力バッファ回路において、それらの複数個のトランジスタ７、８（９、１０）のゲート間には、それらのトランジスタ７、８（９、１０）と同一のチャネル型を有する少なくとも一個の第二のトランジスタ５（６）が配置されている。 - 特許庁

Memory cells 1 sharing the source/drain region 3 also sharer the insulation film 9 and the floating gates 5, 6 of each memory cell 1 have profiles analogous to those at the opposite end parts of the substantially spindle-shaped insulation film 9.例文帳に追加

ソース・ドレイン領域３を共通にする各メモリセル１は絶縁膜９をも共通にし、当該各メモリセル１のそれぞれの浮遊ゲート電極５，６の形状は、断面略紡錘形状を成す絶縁膜９の両側端部分の形状に沿ったものになっている。 - 特許庁

The nMOS transistors 34a, 34b, the gates of which are biased, are formed to current sources, and since parasitic capacitances C1, C2 generated in each input terminal of the differential comparator 7 are charged at an early stage and the potentials Vc, Vr are saturated in a short time, the high speed data read-out is attained.例文帳に追加

ゲートがバイアスされたｎＭＯＳトランジスタ３４ａ，３４ｂは電流源となり、差動比較器７の各入力端子に生じる寄生容量Ｃ１，Ｃ２が早期に充電され、電位Ｖｃ，Ｖｒが短時間で飽和するので、データ読出し速度が高速化する。 - 特許庁

JR Central started the interoperation of TOICA with ICOCA and Suica on March 29, 2008; however, at the transfer gates, ICOCA is recognized as a card interoperable with the Kintetsu lines but not as a card acceptable for the JR lines, and thus a single touch with a ICOCA card doesn't work. 例文帳に追加

2008年3月29日からJR東海において、TOICAとICOCA、Suicaの相互利用が始まったが、乗り換え改札において、ICOCAは近鉄用のカードとしては認識されるが、JR用のカードとしては認識されないため、ICOCAについては、1枚だけをタッチすることが出来ないことになっている。 - Wikipedia日英京都関連文書対訳コーパス

The Imperial Court, afraid that Masakado would make an attack on Kyoto, posted soldiers at the 14 gates of the Imperial Palace and, to tighten security, they sent FUJIWARA no Yoshiyuki to the gate of Yamashiro Province in Yamazaki on February 22, but Yamazaki was burned down in an anonymous arson attack on February 26. 例文帳に追加

朝廷は純友が京を襲撃するのではないかと恐れて宮廷の14門に兵を配備して2月22日には藤原慶幸が山城国の入り口である山崎に派遣して警備を強化するが、26日には山崎が謎の放火によって焼き払われた。 - Wikipedia日英京都関連文書対訳コーパス

A tollgate device 2200, etc., placed at respective toll gates where passing through is the condition for discount transmits information for specifying the number of an on-vehicle device, etc., concerning the vehicle having passed through the toll gate and a traffic data to a center device 2100.例文帳に追加

通過することが割引の条件となる各料金所に置かれた料金所装置２２００等は料金所を通過した車両に関しての車載器番号等の車両特定用の情報と通行日時とをセンタ装置２１００に送信する。 - 特許庁

A material in a semi-solidified state is poured into a region surrounded by the main gates and the circular-arc circumferential faces of the rolls, and is rapidly cooled so as to complete its solidification in a short period of time, thus the sheet of stable quality can be continuously produced at high speed.例文帳に追加

本発明は半凝固状態の材料を主堰とロールの円弧周面とで囲まれた領域内に注入し急速冷却により短時間で凝固を完了させることにより高速で連続的に品質の安定したシートを製造することができる。 - 特許庁

To improve the yield of casting in comparison with the conventional method because small gates (whose molten metal supplying amount is little) are unnecessary to be a large diameter, and to prevent the deterioration of a mechanical property at this portion (caused by the delay of solidification).例文帳に追加

小ゲート（溶湯供給量の少ないゲート）を大径にする必要はないため、従来に比し、鋳造品の歩留りを向上させることができるとともにその部分の機械的性質の劣化（凝固の遅延によるもの）を防止することができる。 - 特許庁

At the midpoint between each static capacitance 9, 23 and each shunt capacitance 11, 25, the gates of MOS TRs 13, 27 are connected, voltage of the DC source 7 is impressed to each end of the whole circuit, and gate voltages are impressed to each MOS TR.例文帳に追加

各コネクタ部静電容量９，２３と各分圧用静電容量１１，２５との接続中間点にそれぞれＭＯＳトランジスタ１３，２７のゲートを接続し、回路全体の両端に直流電源７からの電圧を印加して、各ＭＯＳトランジスタ１３，２７にゲート電圧を印加する。 - 特許庁

"Jigokumon" (Gates of Hell), a film directed by Teinosuke KINUGASA that won the Grand Prix at the Cannes Film Festival, depicts a drama where Morito ENDO (whose role was played by Kazuo HASEGAWA) loved Kesa Gozen (whose role was played by Machiko KYO), the wife of Wataru WATANABE (whose role was played by Isao YAMAGATA), and consequently became a priest. 例文帳に追加

カンヌ国際映画祭でグランプリを受賞した『地獄門』（監督・衣笠貞之助）は、長谷川一夫が遠藤盛遠に扮し、渡辺渡（山形勲）の妻の袈裟御前（京マチ子）に横恋慕し、出家にいたるドラマを描いている。 - Wikipedia日英京都関連文書対訳コーパス

The semiconductor device includes a semiconductor substrate, a source region, a channel region and a drain region layered vertically on the semiconductor substrate, and gates formed on both sidewalls at the layered source region, channel region and drain region via an gate insulating film.例文帳に追加

半導体素子は、半導体基板、前記半導体基板上に垂直に積層されたソース領域、チャンネル領域及びドレーン領域、並びに前記積層されたソース領域、チャンネル領域及びドレーン領域の両側壁にゲート絶縁膜の介在下に形成されたゲートを含む。 - 特許庁

When a voltage of a terminal P1 reaches or falls below Vth2, a drive unit 32 arranged at the control means 30 supplies switching signals for bringing the switch elements Q1H, Q2H into off-states and the switch elements Q1L, Q2L into on-states to respective gates.例文帳に追加

制御手段３０に設けられた駆動部３２は、端子Ｐ１の電圧がＶｔｈ２以下になると、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。 - 特許庁

In the semiconductor integrated circuit, a memory transistor (Trmc) having a gate-insulating film 2 discretely including a trap and a memory gate electrode 7 is provided, and switch transistors (Trsw) having switch gates 6-1 and 6-2 are provided at both the side of the memory transistor.例文帳に追加

離散的にトラップを含むゲート絶縁膜（２）及びメモリゲート電極（７）を有するメモリトランジスタ部（Ｔｒｍｃ）を有し、その両側に、スイッチゲート電極（６−１，６−２）を備えたスイッチトランジスタ部（Ｔｒｓｗ）を備える。 - 特許庁

It is also functioned as a signature compressor 200 by connecting the plurality of scan registers 14 arranged at a final stage of the plurality of scan chains constructed by connecting the plurality of scan registers 14 in series for facilitating test, to EXOR gates 23.例文帳に追加

また、テスト容易化のために設けられたスキャンレジスタ１４を直列に接続して構成された複数のスキャンチェーンの最終段に配置されている複数の前記スキャンレジスタ１４とＥＸＯＲゲート２３とを接続してシグニチャー圧縮器２００としての機能を満たす。 - 特許庁

To solve the problem that since a first stage gate of a test interface circuit becomes a floating state and pass-through current flows therein and state of gates on and after the next stage is made unstable, the test and evaluation of a read-data mask function at setting of test mode cannot be performed.例文帳に追加

テストインターフェイス回路の初段ゲートがフローティング状態になり貫通電流が流れ、さらに次段以降のゲートのステートが不定となるため、テストモード設定時のリードデータマスク機能の検査および評価ができない。 - 特許庁

To provide a station service system capable of quickly recovering to normal operation and avoiding a prolonged system failure even when, for example, the station service apparatus, such as a plurality of automated ticket gates, fail due to the same cause almost at the same time or with time lag.例文帳に追加

たとえば、複数の自動改札装置等の駅務機器が同一原因によってほぼ同時刻または時間差を持って異常発生しても速やかに正常稼動への復旧が行なえ、システムの長時間停止障害を回避できる駅務システムを提供する。 - 特許庁

Since the transmission gates S1, S2 are in a conductive state and the transmission gate S3 is in a cut-off state when a clock signal CLK 2 is at an L level, the capacitors C1, C2 respectively store electric charges VDD 1×C_C1, VDD 1×C_C2.例文帳に追加

クロック信号ＣＬＫ２がＬレベルである場合には、トランスミッションゲートＳ１，Ｓ２は導通状態となり、トランスミッションゲートＳ３は遮断状態となるので、容量Ｃ１，Ｃ２には電荷ＶＤＤ１×Ｃ_Ｃ１，ＶＤＤ１×Ｃ_Ｃ２がそれぞれ貯められる。 - 特許庁

A composition circuit 72 outputs the total sum of output signals sm_1(t+1) to sm_N(t+1) of RNN 71-1 to 71-N output from the gates 72-1 to 72-N controlled in opening and closing state as the sensor motor signal sm(t+1) at time t+1.例文帳に追加

合成回路７３は、開閉状態が制御されたゲート７２−１乃至７２−Ｎから出力されるRNN７１−１乃至７１−Ｎの出力信号ｓｍ_1（ｔ＋１）乃至ｓｍ_N（ｔ＋１）の総和を、時刻ｔ＋１のセンサモータ信号ｓｍ（ｔ＋１）として出力する。 - 特許庁

Meanwhile, a read path voltage Vread' smaller than a read path voltage Vread which is used at a normal read operation is applied to the control gates of non-selected memory cells Mn+1 and Mn-1 adjacent to the selected memory cell Mn.例文帳に追加

一方、選択メモリセルＭｎに隣接する非選択メモリセルＭｎ＋１、Ｍｎ−１の制御ゲートには、通常の読み出し動作で用いられる読み出しパス電圧Ｖｒｅａｄよりも小さい読み出しパス電圧Ｖｒｅａｄ’が印加される。 - 特許庁