「block layout」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a semiconductor device capable of suppressing an increase of a layout area caused by laying around power supply wiring in a case where a plurality of power sources are included within a logic block.例文帳に追加

論理ブロック内に複数電源を有する場合に、電源配線の引き回しによるレイアウト面積の増加を抑制できる半導体装置を提供する。 - 特許庁

The bottom plate side of the block body 2 is provided with receiving holes 5 arranged in two line staggered layout, and the upper plate side composing the upper cover 3 is projectingly provided with aggregated suction ports 4.例文帳に追加

ブロック本体２の底板側には、二列の千鳥配置にされた受入れ穴５が穿設され、上蓋３を構成する上板側には、集合吸引口４が凸設されている。 - 特許庁

An layout position adjustment processing section 16 moves a macro block toward an inner region by a distance an integer times as long as an optional wiring pitch determined with design criteria.例文帳に追加

配置位置調整処理部１６は設計基準によって決められる任意の配線ピッチの整数倍の距離だけ、マクロブロックを内部領域側に移動させる。 - 特許庁

In a functional block developing stage 17, a layout of functional blocks is designed by using data of the unit cells developed in the unit cell developing stage and OPC corrections are made.例文帳に追加

機能ブロック開発工程１７では、ユニットセル開発工程で開発されたユニットセルのデータを用いて機能ブロックのレイアウト設計を行い、ＯＰＣ補正を実施する。 - 特許庁

A circuit simulation program is executed on the basis of electrical information of a circuit diagram (block A), an LVS program is executed by using the electrical information of the circuit diagram and physical layout information corresponding to the circuit diagram (block B) and the evaluation is performed by processing circuit design value information obtained by the circuit simulation program and layout information obtained by the LVS program (block C).例文帳に追加

回路図の電気的な情報に基づいて回路シミュレーションプログラムを実行し（ブロックＡ）、上記回路図の電気的な情報と上記回路図に対応する物理的なレイアウト情報とを用いてＬＶＳプログラムを実行し（ブロックＢ）、上記回路シミュレーションプログラムで得た回路設計値情報と上記ＬＶＳプログラムで得たレイアウト情報とを処理することによって評価を行う（ブロックＣ）ことを特徴としている。 - 特許庁

This device includes a layout wiring processing part 112 which carries out the layout wiring of a logical block, a delay calculation part 113 which calculates the delay time of the signal connected to the logical block and a clock signal and delay improvement part 114 which changes the design information so that the signal delay satisfies its constraint and the clock signal is properly delayed.例文帳に追加

回路設計情報を用いて論理ブロックの配置配線を実行する配置配線処理１１２と、論理ブロックに接続されている信号およびクロック信号の遅延時間を計算する遅延計算部１１３と、信号の遅延が制約を満たし、クロック信号が適切に遅延するように設計情報を変更する遅延改良部１１４を備える。 - 特許庁

The block-based virtual wiring lengths are determined from the selected wire load model and a layout (step S13), and the resulting virtual wiring lengths are totalized to determine the virtual wiring length.例文帳に追加

選択されたワイヤーロードモデルとファンアウトからブロック単位で仮想配線長を求め（ステップＳ１３）、それらの仮想配線長を合計して仮想配線長を求める（ステップＳ１４）。 - 特許庁

This layout block device adheres an elastic seal 3 to a lens holder 2 by pressing a lens holding face of a lens holder 2 to an elastic seal 3 by a pressing force changing device 255 at a seal adhesion position.例文帳に追加

シールの貼着位置において、押圧力変更装置２５５によりレンズホルダ２のレンズ保持面を弾性シール３に押し付けることにより弾性シール３をレンズホルダ２に貼着する。 - 特許庁

When the layout is corrected by moving the function block A just for one lattice in X and Y directions, for example, the delay time for every wiring after correction is displayed in real time.例文帳に追加

例えば、機能ブロックＡをＸ方向及びＹ方向に１格子分だけ移動させ、レイアウト修正を行うと、修正後の各配線毎の遅延時間がリアルタイムで表示される。 - 特許庁

To prevent deterioration in the performance of an RAM circuit block even if an optimum layout is not available from a viewpoint of lowering internal power supply wiring resistance while limitation for chip shape is large.例文帳に追加

チップ形状についての制約が大きく内部電源配線抵抗を低抵抗化する視点から最適なレイアウトができない場合でも、ＲＡＭ回路ブロックの性能が悪化しないこと。 - 特許庁

To provide a semiconductor device which is wired from a plurality of circuit blocks to one circuit block, the circuit blocks being layout-reducible.例文帳に追加

本発明は、複数の回路ブロックから１つの回路ブロックへと配線される半導体装置において、回路ブロックのレイアウト縮小が可能な半導体装置を提供することを目的とする。 - 特許庁

Error correction processing by a product code is performed only the number of times determined in a different direction on the stored ECC layout block data by an ECC circuit 13a, respectively.例文帳に追加

記憶されたＥＣＣレイアウトブロックデータに対し、ＥＣＣ回路１３ａにより、積符号による誤り訂正処理が異なる方向にそれぞれ決められた回数だけ実行される。 - 特許庁

Each transistor is recognized on a layout pattern of the hard block, and is collated with a transistor on a netlist in terms of coordinate values to recognize placement of each cell with each instance name.例文帳に追加

このとき、ハードブロックのレイアウトパターン上でトランジスタを認識してネットリスト上のトランジスタと座標値に基づく照合を行い、インスタンス名で各セルの配置が認識できるようにする。 - 特許庁

The synchronization patterns are divided into a plurality of sets for selecting a set to which the synchronization pattern to be used belongs, thus controlling the switching of the layout of a code block and the embedding system of the addition code.例文帳に追加

また、同期パターンを複数の組に分け、使用する同期パターンが属する組を選択することで、符号ブロックのレイアウトや付加符号の埋め込み方式の切替を制御するようにした。 - 特許庁

The number of lines of wirings from gate decoders to sub-decoders which is a factor of determination of layout area is decreased and layout area of X system peripheral circuits is reduced by constituting so that sub-decoders 30 of one block being a control unit of bit lines are controlled by two main decoders 10.例文帳に追加

ビット線の制御単位である１ブロック分のサブデコーダ３０を２個のメインデコーダ１０で制御する構成とすることにより、レイアウト面積の決定要因となっていたゲートデコーダからサブデコーダへの配線ＳＧの本数を減らし、Ｘ系周辺回路のレイアウト面積を低減する。 - 特許庁

To provide an index generating device of an image component block layout device, an index generating method of an image component block layout method, and a recording medium which can generate indexes of relative contents without decreasing the editing efficiency of an operator nor requiring a wide knowledge of booklets as to the index generation.例文帳に追加

オペレータの編集効率を低下させることなく、また索引作成について冊子に対する該博な知識を必要とすることもなく、さらに、複数の内容が関連した索引をも作成することが可能な、画像部品ブロックレイアウト装置における索引作成装置、画像部品ブロックレイアウト方法における索引作成方法、および記録媒体を提供することを目的とする。 - 特許庁

Thereafter, when performing the conversion into the mounting circuit based on the layout design, a control part reads and executes a circuit design program, and the control part arranges the circuit Z as a shared circuit Z in the common layer of each circuit block, and deletes the circuit Z from each circuit block.例文帳に追加

その後、レイアウト設計に即した実装回路に変換する際、制御部が回路設計プログラムを読み出して実行することにより、制御部は回路Ｚを共用回路Ｚとして各回路ブロックの共通層に配置し、各回路ブロックから回路Ｚを削除する。 - 特許庁

In performing the design of the integrated circuit, when setting and laying out a block having a predetermined layer, the apparatus for design enables a block having a layer different from the predetermined layer to be virtually laid out on the predetermined layer and enables a layout status of blocks having the predetermined layer and having a lower layer to be evaluated.例文帳に追加

集積回路を設計する際に、所定の階層のブロックを設定し、配置する際、所定階層とは異なる階層のブロックを所定階層上に仮想配置可能するとともに、所定階層及び下位階層のブロックの配置状態を評価可能とする。 - 特許庁

To provide a flooring block never having a bad influence on a human body, highly durable, interesting, free from the crack, warp or the like of a surface plate, and conformable to a frequent office layout change.例文帳に追加

人体に悪影響を及ぼさず、耐久性が高く、味わい深く、しかも表面板にひび割れや反り等が発生せず、頻繁なオフィスレイアウトの変更にも対応できるフローリングブロックを提案する。 - 特許庁

To cancel the offset of the even number of CMOS differential amplifiers connected in cascade, that are built in an IC by devising the layout of a mask and a wiring layer of an amplifier block built in the inside of the IC.例文帳に追加

ＩＣに内蔵するＣＭＯＳ差動アンプを偶数個縦続接続する場合において、ＩＣ内部のアンプブロックのマスク配置や配線層を工夫することにより、オフセットを相殺できるようにする。 - 特許庁

To provide an internal-combustion engine for a motorcycle capable of preventing a fuel supply device from being heated by the heat emitted from a cylinder block etc. and enhancing the layout balance around the body of the engine.例文帳に追加

自動二輪車用内燃機関において、シリンダブロック等から発散される熱で燃料供給装置が加熱されるのを防止するともに、内燃機関本体周辺のレイアウトバランスを向上させること。 - 特許庁

To provide a layout block device for a lens capable of efficiently and surely adhering an elastic seal to a lens holder, and adhering a lens to an elastic seal, and preventing breakage, mis-adhesion and the like of the lens.例文帳に追加

レンズホルダに対する弾性シールの貼着および弾性シールに対するレンズの貼着を良好かつ確実に行うことができ、レンズの破損、貼着ミス等を防止するレンズ用レイアウト・ブロック装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit with functional blocks and its test method which can identify the functional block, in which a stand-by current is generated easily with a small layout area.例文帳に追加

機能ブロックを有する半導体集積回路において、少ないレイアウト面積でスタンバイ電流が生じている機能ブロックを簡単に特定できる半導体集積回路及びその試験方法を提供する。 - 特許庁

A provisional wiring processing section 17 carrier out automatic wirings between the terminals of the micro block moved with the layout position adjustment processing section 16 toward an inner region and the terminals of a chip as a provisional wiring result.例文帳に追加

仮配線処理部１７は配置位置調整処理部１６にて内部領域側に移動されたマクロブロックの端子とチップ端子との間の自動配線を仮配線結果として作成する。 - 特許庁

Regarding the catchment block 1 for an immersion type flat membrane unit composed in this way, a suction space is made wide since the respective holes 5 are composed, so as to be two line staggered layout, its suction function can be improved.例文帳に追加

このように構成された平膜浸漬ユニット用集水ブロック１は、各受入れ穴５が二列の千鳥配置に構成されたことから、吸引空間が広くなるので吸引機能を向上できる。 - 特許庁

MONOLITHIC, COMBO NONVOLATILE MEMORY ALLOWING BYTE, PAGE, AND BLOCK WRITING WITH NO DISTURB AND DIVIDED-WELL IN CELL ARRAY USING UNIFIED CELL STRUCTURE AND TECHNOLOGY WITH NEW SCHEME OF DECODER AND LAYOUT例文帳に追加

バイト、ページおよびブロックに書き込むことができ、セルアレイ中で干渉を受けず分割が良好な特性を備え、新規のデコーダ設計とレイアウトの整合ユニットと技術を使用する単体式複合型不揮発メモリ - 特許庁

A thermostat is made into an inlet control-type arrangement, the thermocase 17 is independent of the water pump 7 and arranged behind the water pump 7 on the side surface of the cylinder block 2, and therefore, a layout excellent in space efficiency can be taken.例文帳に追加

サーモスタットを入口制御式の配置としつつ、サーモケース17をウォータポンプ７と別体とし、シリンダブロック２の側面部のウォータポンプ７の後部に配置して、スペース効率に優れたレイアウトをとることができる。 - 特許庁

Furthermore, a broadcast consecution time of each program corresponding to the block frames with the attached indication shows corresponding to each program broadcast sequence, depending on the layout and size of each displayed part of the attached indication.例文帳に追加

さらに付加表示の各表示部分の配置及び大きさにより、その付加表示が付される区分枠に対応する各番組の放送継続時間を、各番組の放送順に対応させて示するようにする。 - 特許庁

When an extra (FF) is required due to alteration of circuit after layout, the clock tree is not modified and the extra FF is routed through a buffer for the extra FF at a modifying block 3.例文帳に追加

レイアウト後に回路変更が発生してフリップフロップ（ＦＦ）を追加する必要が生じた場合にはクロックツリーの修正は行わず、修正処理３において追加ＦＦ用バッファ経由で追加ＦＦに配線する。 - 特許庁

The position and the type of the function block or a layout shape and a pitch of a memory cell can speedily and easily be judged, and the fault can efficiently be analyzed by viewing them from the upper layer with such a constitution.例文帳に追加

このような構成により、上層からみるだけで機能ブロックの位置および種類、あるいはメモリセルのレイアウト形状およびピッチを迅速に、かつ容易に判断でき、不良解析を効率的に行うことができる。 - 特許庁

Article 12-5 (1) District plans are plans to improve, develop, and conserve favorable environments that suit the qualities of each block through uniformity in building design, public facilities layout, and the layout of other facilities and shall be stipulated in areas with land that falls under any of the following items: 例文帳に追加

第十二条の五　地区計画は、建築物の建築形態、公共施設その他の施設の配置等からみて、一体としてそれぞれの区域の特性にふさわしい態様を備えた良好な環境の各街区を整備し、開発し、及び保全するための計画とし、次の各号のいずれかに該当する土地の区域について定めるものとする。 - 日本法令外国語訳データベースシステム

The method of creating the print by exposing the rolled paper of a photosensitive material includes the steps of collectively inputting a plurality of print sizes and the quantity of them for every order block, determining the print layout of each image on the rolled paper of identical width for every order block based on the input information, performing the image processing of each image, and collectively printing for every order block.例文帳に追加

感光材料であるロールペーパーに露光してプリントを作成する方法において、注文ブロックごとに複数のプリントサイズとその数量をまとめて入力し、入力した情報に基づき前記注文ブロックごとに同一幅のロールペーパーに各画像のプリントレイアウトを決め、前記各画像の画像処理を行い、前記注文ブロックごとにまとめてプリントすることを特徴とするプリント作成方法。 - 特許庁

To scale down the chip size of an LSI by efficiently securing the wiring region of the wiring connected to a hard macro and the wiring region of the key power trunk of an internal functional block, in the case of performing the stratified layout of the LSI.例文帳に追加

ＬＳＩの階層レイアウトを行う場合に、ハードマクロに接続される配線の配線領域と内部機能ブロックの基幹電源幹線の配線領域を効率的に確保し、ＬＳＩのチップサイズを縮小することを目的とする。 - 特許庁

To solve a problem that LVS (Layout Verification Software) 9 cannot verify whether wiring is correctly branched at every block since circuit connection information extracted by a circuit connection information extraction part 5 is dealt with as a single network even if wiring patterns are divisionally drawn around a plurality of function blocks from a power pad.例文帳に追加

回路接続情報抽出部５により抽出される回路接続情報は、電源パッドから複数の機能ブロックに対して配線を分けて引き回される場合でも１つのネットとして取り扱われる。 - 特許庁

In a layout design for an integrated circuit having macro blocks and standard cells, in designing power supply wiring to the macro block, the steps of deciding an adjacent macro block as a subset, of preparing a floor plan graph in each subset, of preparing a main in each subset and of preparing stays in each subset are carried out.例文帳に追加

マクロブロックとスタンダードセルとを有する集積回路のレイアウト設計において、マクロブロックへの電源供給配線を設計する際に、隣接するマクロブロックを部分集合として決定するステップと、各部分集合毎にフロアプラングラフを作成するステップと、各部分集合毎に幹線を作成するステップと、各部分集合毎に支線を作成するステップとを行う。 - 特許庁

Moreover, since the oil feeding passages 108b, 108c are formed in the base member 108, the layout can be freely set without being restricted by the shape of the cylinder block 11, which can contribute to an increase in the degree of design freedom.例文帳に追加

しかもオイル供給通路１０８ｂ，１０８ｃをベース部材１０８に形成したので、それらのレイアウトをシリンダブロック１１の形状に束縛されることなく自由に設定することができ、設計自由度の増加に寄与することができる。 - 特許庁

When the position of a portion of document data to be displayed in document data including several types of unit data such as flows and blocks is designated (S3), layout constituted of the data of lines included in the flow or block corresponding to the designated position is prepared (S7).例文帳に追加

フロー、ブロックなど複数種類の単位データを各種類複数個含む文書データにおける、表示を所望する部分の文書データの位置を指定すると（Ｓ３）、指定位置に対応のフローまたはブロック内に含まれている行のデータによるレイアウトを作成する（Ｓ７）。 - 特許庁

The source driver having a small layout area and low power consumption includes: a signal-producing block which produces a number of PWM signals and a number of staircase waveform grayscale voltage signals, according to digital code produced based on an oscillation signal; and a channel driver.例文帳に追加

レイアウトサイズが小さく、かつ電力消費が小さいソースドライバーは、発振信号に基づいて生成されたデジタルコードによって多数のＰＷＭ信号と多数の階段波階調電圧信号とを生成する信号生成ブロックとチャンネルドライバーとを含む。 - 特許庁

To provide a direct injection type engine E equipped with an injector 14 facing a combustion chamber 5 of each cylinder C, capable of enhancing the sealing performance between a cylinder block 1 and a cylinder head 2 by introducing an optimum layout of an in-cylinder pressure sensor 19 and first and second ignition plugs 16, 18 facing alike the combustion chamber 5.例文帳に追加

シリンダＣ内の燃焼室５に臨むインジェクタ１４を備えた直噴式エンジンＥにおいて、同様に燃焼室５に臨む第１、第２点火プラグ１６，１８や筒内圧センサ１９のレイアウトによって、シリンダブロック１及びシリンダヘッド２間のシール性を向上させる。 - 特許庁

To provide such an excellent layout that mutual influence of a canister and an exhaust pipe hardly occurs in a vehicle in which the exhaust pipe having a portion along one side surface of a cylinder block is connected to a cylinder head of an engine body mounted on a vehicle body frame and the canister is supported by the engine body.例文帳に追加

車体フレームに搭載されるエンジン本体のシリンダヘッドに、シリンダブロックの一側面に沿う部分を有する排気管が接続され、キャニスタがエンジン本体に支持される車両において、キャニスタおよび排気管を、相互の影響を受け難いようにしてより優れた配置とする。 - 特許庁

The electronic document is displayed by calculating, based on the information contained in each of a plurality of areas (blocks) contained in the electronic document, a degree of dissimilarity to one block selected from among the plurality of blocks, and forming a layout in which the plurality of blocks is rearranged according to the dissimilarity.例文帳に追加

電子文書に含まれる複数の領域（以下、ブロック）にそれぞれ含まれる情報に基づいて、前記複数のブロックの中から選択した一のブロックとの非類似度を計算し、前記非類似度に応じて、前記複数のブロックを並び替えたレイアウトを作成して電子文書を表示する。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

In order to take out the embedded information data, a covering ratio of the pattern to the mask area is calculated from image data obtained by photographing a generated image, to detect corresponding information data, and entire embedded information data are decoded in accordance with the layout order of block areas and the like.例文帳に追加

埋め込まれた情報データを取り出すためには、生成された画像を撮影することによって得られる画像データから、マスク領域に対する図柄の被覆割合を計算して相当する情報データを検出し、さらにブロック領域の配置順等から埋め込まれた全情報データを復号する。 - 特許庁

To reduce area loss due to generation of a dead space, wiring change or the like by providing a layout structure which enables a signal wiring of an upper layer to be disposed while reducing crosstalk to a bit line and a word line, and which is suitable for a signal wiring direction on a chip without being limited by block arrangement rotation.例文帳に追加

ビット線及びワード線に対するクロストークを低減しながら上層の信号配線を配置可能とし、かつブロック配置ローテーションの制約がなくチップ上の信号配線方向に適合したレイアウト構造を有することで、デッドスペースの発生や配線乗り換えによる面積ロスを低減する。 - 特許庁

This system displays a sheet 31 for proofreading having a carried information display part 32 for displaying information to be proofread by frame units in the same layout as printing and a projected display area 33 for displaying text data which can not be displayed in a block 34 of the carried information display part 32.例文帳に追加

校正対象となる情報を印刷同様の割り付けでコマ単位で表示する掲載情報表示部３２と、この掲載情報表示部３２のブロック３４内に表示しきれなかったテキストデータを表示するためのはみ出し表示エリア３３とを有する校正用のシート３１を表示する。 - 特許庁