「code converter」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a clock synchronization device that can linearly generate an output voltage of a digital/analog converter corresponding to a digital code value so as to enhance a jitter characteristic in a region with a very high delay rate of a variable delay line.例文帳に追加

デジタルコード値に対するデジタル／アナログ変換器の出力電圧を線形的に形成し、可変遅延ラインの遅延率が非常に大きい領域でのジッタ特性を向上させることができるクロック同期装置を提供する。 - 特許庁

An offset code is given to an electronic volume 1-1 for adjusting the bias voltage of the adder circuit 7-2 and the electronic volume 1-1 adjusts an input voltage of the analog/digital converter 7-3 to be a voltage not causing an offset from an original reference value.例文帳に追加

加算回路７−２のバイアス電圧を調整する電子ボリューム１−１にオフセットコードを与え、Ａ／Ｄ変換器７−３の入力電圧が本来の基準値からオフセットを生じない電圧となるように調整する。 - 特許庁

Moreover, this converter supplies the element on the side where an AC current flows with a gate signal, waiting for a dead time, when the current code detecting circuit detects the change of positive and negative polarity of the AC current, and further this gives it a dead time for only a required time only in the case where the dead time is required, and the current code detecting circuit has hysteresis.例文帳に追加

また、電流符号検出回路が交流電流の正負極性変化を検出したとき、交流電流の流れる側の素子にデッドタイム分だけ待ってゲート信号を供給すること、さらにデッドタイムが必要な場合のみに必要な時間だけデッドタイムをもたせること、電流符号検出回路がヒステリシスを持つことも含む。 - 特許庁

In order to solve deterioration in a dynamic level of an output of the integration quantization correlation units caused when a PN code length is small, the number of levels of the D/A converter is increased and the operating frequency of the integration quantization correlation units is increased.例文帳に追加

また、ＰＮ符号長が小さい場合に起こる上記積分量子化相関器出力のダイナミックレンジの劣化を解決するため、上記Ｄ／Ａ変換器のレベル数の増大、上記積分量子化相関器の動作周波数の増大を行った。 - 特許庁

Searchers 2a to 2c inversely diffuse a digital signal from an A/D converter 1 and demodulate it by respectively using the diffusion code of a class indicated from a controlling part 5 and the timing of inverse diffusion and notifies these demodulation results to the controlling part 5.例文帳に追加

サーチャ２ａ〜２ｃは、制御部５から指示される種別の拡散符号と、逆拡散のタイミングをそれぞれ用いて、Ａ／Ｄ変換器１からのディジタル信号を逆拡散して復調し、この復調結果のレベルを制御部５に通知する。 - 特許庁

The information for indicating the own position of the information display device possessed by a memory 172 and the information of metadata concerning the content supplied to an external input terminal 183 is converted, through a converter 132, into a signal of QR code, and displayed on a liquid crystal display device 160.例文帳に追加

メモリ１７２に保有された自機の位置を表す情報や外部入力端子１８３に供給されるコンテンツに係るメタンデータの情報を、変換器１３２を通して、ＱＲコードの信号に変換して、液晶表示器１６０に表示する。 - 特許庁

To obtain an A/D converter by which a conversion mistake is corrected and errors can be made min., even if the inputs of a continuous signal and a discontinuous signal are A/D-converted due to the influence of noise or the like to generate code conversion mistakes.例文帳に追加

ノイズ等の影響で、連続信号、不連続信号入力をＡ／Ｄ変換をして、上記した様なコード変換ミスが発生したとしても、この変換ミスを補正し誤差を最小限にできるＡ／Ｄ変換器を提供すること。 - 特許庁

In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30.例文帳に追加

ラッチ回路１０と、ＭＯＳスイッチ回路１５と、Ｒ−２Ｒラダー抵抗部２０と、出力バッファー３０とを備えた従来のＲ−２Ｒ型ＤＡ変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部２５を付加する。 - 特許庁

The matching detection circuit 9 supplies detection period signals (continuous high signals) of a period when the output code from the A/D converter 5 is matched with a value from the reference value setting circuit 7 at every ramp wave input to the tester 21.例文帳に追加

一致検出回路９は、一ランプ波入力毎に、Ａ／Ｄコンバーター５からの出力コードと、リファレンス値設定回路７からの値とが一致する期間の検出期間信号（例えば、連続したハイ信号）を、テスター２１に供給する。 - 特許庁

This record carrier has a memory for storing data, a control circuit for reading out the data from the memory in accordance with a signal transmitted contactlessly from an interrogator, a converter for converting the read data in accordance with algorithm, an image signal generating circuit for generating an image signal by using the data converted by the converter, and a display device displaying the code by using the image signal.例文帳に追加

データを記憶するメモリと、質問器から非接触で送られてきた信号に従って、メモリからデータを読み出す制御回路と、読み出されたデータをアルゴリズムに従って変換するコンバータと、コンバータによって変換されたデータを用いて映像信号を生成する映像信号生成回路と、映像信号を用いてコードを表示する表示装置と、を有する。 - 特許庁

By using the maximum or minimum value of the obtained sampling data as the amplitude level of the code, a state that the detected amplitude level is changed interpolated by using the relation between the position of the specified code in the reproduction signal and timing in an A-D converter even if the specified code is the same, and obtains the peak value of the reproduction RF signal is taken in with high precision.例文帳に追加

同種の指定パターン中に存在する同種の符号に関するサンプリングデータをサンプル数の総数が所定値に達するまで収集し、収集したサンプル結果の最大値または最小値を該当符号の振幅レベルとすることによって、同じ指定符号であっても、再生信号中の出現位置とＡ／Ｄコンバータのサンプリングタイミングとの関係によって、検出される振幅レベルの値が変化する状態を補間し、再生ＲＦ信号のピーク値を高精度に取り込む構成とする。 - 特許庁

The media converter, in which physical media are placed between different transmitting paths 1 and 9, and each signal of both physical media is converted mutually, includes a speed-detecting circuit 4 for detecting the signal speed from the signal received on one transmission path 1 side; and switching circuits 5 and 8 for selecting a prescribed code converting circuit from a plurality of code converting circuits according to the detected transmission speed.例文帳に追加

物理メディアが異なる伝送路１，９間に設置され、両物理メディアの信号を相互変換するメディアコンバータにおいて、一方の伝送路１側で受信した信号からその信号の伝送速度を検出する速度検出回路４と、検出した伝送速度に応じて複数の符号変換回路の中から特定の符号変換回路を選択する切替え回路５，８とを備えた。 - 特許庁

An image coding apparatus 1a includes a conversion table 9 for recording a rearrangement rule regarding code data for every restart marker; a coder 17 for coding the image in a JPEG format using the restart marker; and a scramble converter 10 for rearranging the code data output from the coder for the restart marker, based on the rearrangement rule of the conversion table 9.例文帳に追加

本発明の画像符号化装置１ａは、リスタートマーカーごとの符号データについての並び替え規則を記録する変換テーブル９と、リスタートマーカーを用いて画像をＪＰＥＧ方式で符号化する符号化部１７と、符号化部から出力される符号データを変換テーブル９の並び替え規則に基づいてリスタートマーカーごとに並び替えるスクランブル変換部１０とを備える。 - 特許庁

The radar signal processor is provided with a receiving array antenna 21 for receiving the spread spectrum code-multiplex modulation wave; an A/D converter 22 for converting the received signal into a digital signal; a covariance matrix calculating section 23 for calculating the covariance matrix of the received signal without despreading the code multiplex modulation wave, and for obtaining integrated processing effect in the temporal and channel directions.例文帳に追加

スペクトル拡散による符号多重変調波を受信する受信アレーアンテナ２１と、受信信号をディジタル信号に変換するＡ／Ｄ変換器２２と、符号多重変調波を逆拡散することなく受信信号の共分散行列を求めることで時間方向及びチャネル方向の両方に積分処理した効果を得る共分散行列演算部２３とを設けた。 - 特許庁

The liquid crystal display comprises a liquid crystal panel 210; a DA (digital-to-analogue) converter 222 which generates a counter electrode signal Vcom to be applied to the counter electrode of the panel 210; and a non-volatile memory 221 which memorizes the optimum value of the counter electrode signal Vcom as an ID code.例文帳に追加

液晶パネル２１０と、液晶２１０の対向電極に印加される対向電極信号Ｖｃｏｍを発生するＤＡ変換器２２２と、対向電極信号Ｖｃｏｍの最適値をＩＤコード化して記憶する不揮発性メモリ２２１と、を備える。 - 特許庁

The serial data TMcodeSD are inputted to a serial-parallel converter circuit 26 adjacent to test code latch circuits 23A,..., 23F distributively arranged on a semiconductor chip via a very long single serial data line 27 extending from the end to the other end of the semiconductor chip.例文帳に追加

シリアルデータＴＭｃｏｄｅＳＤは、半導体チップの端から端まで延びる非常に長い１本のシリアルデータ線２７を経由して、半導体チップ上に分散配置されたテストコードラッチ回路２３Ａ，・・・２３Ｆに近接するシリアル・パラレル変換回路２６に入力される。 - 特許庁

A serial-parallel converter 12 divides signals of transmission code rows into an in-phase-side signal and a quadrature-side signal, and mapping circuits 13-1 and 13-2 perform mapping and oversampling circuits 14-1 and 14-2 insert zeros into the signal after mapping for oversampling.例文帳に追加

シリアル−パラレル変換器１２は、送信符号列の信号を同相側信号及び直交側信号に分け、マッピング回路１３−１，１３−２はマッピングを行い、オーバーサンプリング回路１４−１，１４−２は、マッピング後の信号に０を内挿し、オーバーサンプリングを行う。 - 特許庁

In order to determine a power value by adding products of a receiving signal and a spreading code through a plurality of correlators 7 and then squaring I and Q components of the sum, a digital signal from an A/D converter 1 is extended at first at an RAM control section 2.例文帳に追加

受信信号と拡散コードを乗算した結果を複数の相関器７で加算し、加算結果のＩ成分とＱ成分を２乗計算し電力値を求めるために、まずＡ／Ｄ変換１からのデジタル信号をＲＡＭ制御部２で拡張する。 - 特許庁

A frequency-voltage converter 11 detects a frequency of a reference clock signal outputted from a voltage controlled oscillator 9 as a frequency of a reference pseudo noise code and adjusts a cut-off frequency of low pass filters 4, 5.例文帳に追加

周波数−電圧変換器１１により、電圧制御発振器９から出力される基準クロック信号の周波数を参照用疑似雑音符号の周波数として検出し、その値に基づいて低域通過フィルタ４、５のカットオフ周波数を調整する。 - 特許庁

Light returning from the ray path 1 is received by a light receiver 17 and output signals therefrom are sampled by an A/D converter 18 at a sampling period equal to a fraction of the bit period of the code sequence before being converted into light receiving data Da-Dd.例文帳に追加

光線路１から戻ってくる光は受光器１７で受光され、その出力信号が、Ａ／Ｄ変換器１８によって前記符号列のビット周期の複数分の１のサンプリング周期でサンプリングされて受光データＤａ〜Ｄｄに変換される。 - 特許庁

An encoder 5 and a parallel- serial converter 6, after outputting a serial communication signal indicating the start of frames, converts data outputted from the FIFO 3 and a cyclic code computing element 8 into a serial signal according to the command from the communication controller 4 and outputs a serial signal indicating the end of the frames.例文帳に追加

エンコーダ５とパラレルシリアル変換器６は通信コントローラ４からの指令に従い、フレームの始まりを示すシリアル通信信号を出力後、ＦＩＦＯ３と巡回符号演算器８から出力されるデータをシリアル信号に変換し、フレームの終了を示すシリアル信号を出力する。 - 特許庁

This receiver includes an RF front end for receiving a satellite positioning signal, an analog/digital converter for sampling the signal received in order to create a signal sample, the memory, and a processor for deriving the code phase and pseudo range and processing the signal sample to calculate the position measurement.例文帳に追加

この受信機は、衛星測位信号を受信するＲＦフロント・エンドと、信号サンプルを生成するために受信された信号をサンプリングするアナログ／ディジタル変換器と、メモリと、符号位相および擬似距離を導出し、位置測定を計算するために信号サンプルを処理するプロセッサとを含む。 - 特許庁

The analog-to-digital converter (ADC) 80 comprises a plurality of analog-to-digital conversion stages 90, 92, 94, and 96, correction logics 100, 102, and 104 recursively correcting conversion errors, and a code range arithmetic logic 82 which calculates an upper-limit value and a lower-limit value of digital values that the ADC 80 can output.例文帳に追加

アナログデジタル変換器（ＡＤＣ）８０は、複数のアナログデジタル変換段９０，９２，９４，９６と、変換誤差を再帰的に補正する補正論理１００，１０２，１０４と、ＡＤＣ８０が出力可能なデジタル値の上限値と下限値とを算出するコード範囲演算ロジック８２とを備えている。 - 特許庁

An embedding coefficient is selected for the data by an embedding coefficient selecting device 102 for each prescribed block unit, and a code converter 103 replaces it with different coded data corresponding to the coded data inputted by a conversion tape 104 for embedding of electronic watermark.例文帳に追加

当該データは、所定ブロック単位に、埋め込み係数選択器１０２において埋め込み係数が選択され、符号変換器１０３において、変換テーブル１０４を用いて入力された当該符号データに対応した異なる符号データに置き換えることにより電子透かしが埋め込まれる。 - 特許庁

The present invention relates to a voice signal converter for converting a first packet stream having a silent code or a voice data for a first packetizing time, into a second packet stream having a coded voice data for a second packetizing time using a second coding mode.例文帳に追加

本発明は、無音符号又は第１のパケット化時間分の音声データが挿入されたパケットを有する第１のパケット列を、第２の符号化方式で符号化した音声データが第２のパケット化時間分挿入されたパケットを有する第２のパケット列に変換する音声信号変換装置に関する。 - 特許庁

The IQ signal of the base band of an input code sequence is delayed by a delay unit 1, is amplitude-limited by a signal amplitude limiter, then band-limited by a digital LPF 3, converted into an analog signal by a D/A converter 4, and supplied to an orthogonal modulator (not shown) and a transmission amplifier.例文帳に追加

入力された符号系列のベースバンドのＩＱ信号は、遅延部１で遅延された後、信号振幅制限部で振幅制限され、次いで、デジタルＬＰＦ３で帯域制限されてＤ／Ａコンバータ４でアナログ信号に変換され、図示しない直交変調器や送信増幅器に供給される。 - 特許庁

Also, in reproduction, when a CPU 14 recognizes that the voice signal that has been subjected to sound field control by the recording mode identifying code, the voice signal that has been read out is given to a D/A converter 12, without going through the DSP 4 by a selection switch 11.例文帳に追加

又、再生される際、記録モード識別符号より音場制御された音声信号が読み出されたことをＣＰＵ１４が認識すると、読み出された音声信号は、ＤＳＰ４を介さずにＤ／Ａコンバータ１２に与えられるように選択スイッチ１１が制御される。 - 特許庁

The result of adding a key K to data D in a key adder 2001 and the data D' obtained by being deformed by using a data converter 2003 on the basis of an error correction code generated by an ECC generator 2002 are stored in a storage device 2005 through the data bus 2004.例文帳に追加

鍵加算装置２００１においてデータDに鍵Kを加算した結果と、ECC生成装置２００２によって生成されたエラー訂正コードに基づいてデータ変換装置２００３を用いて変形して得たデータD'を、データバス２００４を通じて記憶装置２００５に記録する。 - 特許庁

An FSK signal of down-converted intermediate frequency is converted by an A/D converter 1 into a digital signal, which is inputted to a CPU; and a Fourier transformation part 3 transforms a signal varying in value with time into frequency spectrum data and inputs the data to a frequency decision part 4 to decide a code word.例文帳に追加

ダウンコンバートされた中間周波のＦＳＫ信号をＡ／Ｄコンバータ１でディジタル信号に変換し、ＣＰＵ２に入力し、フーリエ変換部３で時間と共に値が変化する信号を周波数スペクトルデータに変換し、周波数判定部３に入力し、符号語を判定する。 - 特許庁

On the basis of the physical accommodation position of a line 11 in the terminal connector 12, a code is generated while guaranteeing the identity and/or uniqueness to that line 11 within a fixed range and the converter for that generation is connected to the terminal connector 12.例文帳に追加

端末接続装置１２における回線１１の物理的収容位置をもとに、その回線１１に対して一定の範囲で同一性および／または単一性を保証された符号の生成を行い、その生成のための変換装置を端末接続装置１２に接続する。 - 特許庁

An RTL source code 11 and operation specification description template in a template library 13 are converted into internal representation by an internal representation converter 21, the converted internal representation is compared by a comparator/selector 22 to determine the logical equivalence, the operation specification description template is selected and outputted according to the determination.例文帳に追加

内部表現変換器２１でＲＴＬソースコード１１とテンプレートライブラリ１３内の動作仕様記述テンプレートとを内部表現に変換し、変換した内部表現を比較器・選択器２２で比較して論理的等価性を判定し、その判定に応じて当該動作仕様記述テンプレートを選択して出力する。 - 特許庁

An operation terminal apparatus 113 searches a corresponding material from among HD/SD materials to be recorded in a material management server 112 on the basis of a material code to be designated by recording indicating data, causes an HD/SD-VTR group 13 to reproduce the corresponding material, and generates the SD material and the HD material by a video converter 115.例文帳に追加

操作端末装置１１３は、収録指示データで指定される素材コードに基づいて素材管理サーバ１１２に登録されるＨＤ／ＳＤ素材の中から該当する素材を検索し、ＨＤ／ＳＤ−ＶＴＲ群１３に該当する素材を再生させ、ビデオコンバータ１１５によりＳＤ素材、ＨＤ素材を生成する。 - 特許庁

A sequential convolution part multiplys an output of a delta/sigma modulator inputted through a second switching part by a filter coefficient for the GSM mode, and multiplys an output of the analog/digital converter inputted through the second switching part by pseudo-noise PN code, and add them to generate the WCDMA output waveform for the WCDMA mode.例文帳に追加

シーケンシャルコンボルーション部はＧＳＭモードである時に、第２スイッチング部を通じて入力されるデルタ−シグマモジュレータ出力をフィルタ係数と掛け、ＷＣＤＭＡモードである時に、第２スイッチング部を通じて入力されるアナログ−デジタル変換器の出力を偽似雑音ＰＮコードと掛けた後に合してＷＣＤＭＡ出力波形を発生する。 - 特許庁

This correction circuit consists of a phase voltage command output circuit, a switching element on-voltage output circuit, a current does discriminating circuit, a circuit for outputting a correction voltage value with the current code and switching element turned on, and a circuit of outputting a difference between the phase voltage command and the correction voltage as a correction phase voltage command to control the gate of the three-phase PWM converter.例文帳に追加

相電圧指令出力回路と、スイッチング素子ON電圧出力回路と、電流符号判別回路と、電流符号とスイッチング素子ONより補正電圧値を出力する回路と、相電圧指令と補正電圧値の差を補正相電圧指令として出力する回路で構成し、３相PWM変換器のゲートを制御する。 - 特許庁

The current cell type D/A converter using a timing generating circuit converts a digital code D into a voltage difference Vout between first and second analog voltages and includes a plurality of current cells 30-0 and a plurality of switch control signal generating circuits 50-0 that respectively generate switch control signals SEL1, SEL1b, SEL2, SEL2b given to the current cells 30-0.例文帳に追加

タイミング生成回路を用いた電流セル型D/Aコンバータは、デジタルコードDをこれに対応した第１及び第２のアナログ電圧の差Voutに変換するものであり複数の電流セル３０−０と、この各電流セル３０−０に与えるスイッチ制御用の信号SEL1,SEL1b,SEL2,SEL2bをそれぞれ生成する複数のスイッチ制御信号生成回路５０−０とを備えている。 - 特許庁

Brightness control circuits 100A to 100F are provided with a current digital-to-analog converter (DAC) 110 for receiving a digital code DIC to generate a control current CTO and an one-shot circuit 120 which is coupled to the current control DAC 110 to generate a pulse width modulated (PWM) signal PWM_out according to the control current CTO and a clock signal CLK.例文帳に追加

本発明に係る輝度制御回路１００Ａ〜Ｆは、デジタルコードＤＩＣを受け取って、制御電流ＣＴＯを生成する電流デジタルアナログコンバータ（ＤＡＣ）１１０と、電流制御ＤＡＣ１１０に接続されて、制御電流ＣＴＯおよびクロック信号ＣＬＫに基づき、パルス幅変調（ＰＷＭ）信号ＰＷＭ＿ｏｕｔを生成するワンショット回路１２０とを有する。 - 特許庁

A gain setting circuit 6 calculates a gain setting for adjusting the amplitude value of a base band signal outputted from a level adjusting circuit 8 to an amplitude value matching the dynamic range of a D/A converter 9 according to transmit code number information 104 transmitted from a signal processing circuit 1 and indicates the gain setting to the level adjusting circuit 8 with a control signal 101.例文帳に追加

ゲイン設定回路６は、レベル調整回路８から出力されるベースバンド信号の振幅値がＤ／Ａ変換器９のダイナミックレンジに適合するような振幅値に調整されるようなゲイン設定を、信号処理回路１から伝達された送信コード数情報１０４に基づいて算出し、そのゲイン設定を制御信号１０１によりレベル調整回路８に指示している。 - 特許庁

The PAPI monitoring device is constituted by a plurality of light receiving devices 42, a multiplexer 45 for dividing signals into timesharing, a logarithmic conversion booster 46 for logarithmically converting an optical signal converted into a serial signal from respective light receiving devices, an A/D converter 47 for converting the output signal to a digital code, and a calculating circuit 48 for calculating the signal.例文帳に追加

ＰＡＰＩ監視装置は、複数の受光装置４２と、それらの信号をタイムシェアリングに時分割するマルチプレクサ４５と、直列信号に変換された各受光装置からの光信号を対数変換する対数変換増幅器４６と、その出力信号をデジタルコードに変換するＡ／Ｄ変換器４７と、その信号を演算する演算回路４８から構成される。 - 特許庁

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output).例文帳に追加

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。 - 特許庁

A system voltage command value is input to the system to be controlled 12, and a loss gradient value is read in the feedback block 62 for an output system voltage; the code is inverted and then converted into a feedback value by the converter 64; and the system voltage command value is updated, by reflecting the feedback value so that it converges to the system voltage command value and the feedback value becomes zero.例文帳に追加

そして、制御対象システム１２にシステム電圧指令値が入力され、出力されるシステム電圧に対し、フィードバックブロック６２において損失傾き値が読み出され、その符号が反転された後、変換器６４でフィードバック値に変換され、このフィードバック値を反映してシステム電圧指令値が更新され、システム電圧指令値はフィードバック値がゼロとなるシステム電圧指令値に収束される。 - 特許庁

This temperature measuring device is characterized by including a first oscillation circuit sensitive to the temperature, a second oscillation circuit unsensitive to the temperature, a matrix for selectively passing a first frequency signal outputted by the first oscillation circuit and a second frequency signal outputted by the second oscillation circuit, and a frequency/digital converter for converting a difference between the first frequency signal and the second frequency signal into a digital code.例文帳に追加

本発明の温度測定装置は、温度に敏感な第１発振回路と；温度に不敏感な第２発振回路と；前記第１発振回路で出力される第１周波数信号及び前記第２発振回路で出力される第２周波数信号を選択的に通過させるマックスと；及び前記第１周波数信号及び前記第２周波数信号の差をデジタルコードに変換する周波数／デジタル変換器とを含むことを特徴とする。 - 特許庁