「drain method」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

To provide a method for cleaning in a paper making and screening process, having high safety and slight influence on drain, with which impurities of chemicals consisting essentially of a sizing agent in a screening process can be effectively removed.例文帳に追加

安全性が高く、排水への影響が少なく、かつ精選工程内のサイズ剤を主体とした各薬品の不純物を効果的に除去することのできる抄紙精選工程における洗浄方法を提供する。 - 特許庁

The method further comprises steps of perforating a contact hole CONT in the insulating film 8 with the silicon nitride film 7 as an etching stopper layer, then removing the exposed silicon nitride film 7, and then exposing an n-type semiconductor region D for forming a drain.例文帳に追加

次いで、窒化シリコン膜７をエッチングストッパ層として絶縁膜８にコンタクトホールＣＯＮＴを穿孔した後、露出した窒化シリコン膜７を除去して、ドレインを形成するｎ型半導体領域Ｄを露出する。 - 特許庁

To provide a method for manufacturing a semiconductor device, with which a bottom gate thin film transistor that has an improved S value and a channel forming region with a smaller thickness than that of a source region and a drain region can be manufactured in a simple step.例文帳に追加

ソース領域及びドレイン領域よりチャネル形成領域の膜厚が薄いＳ値の向上されたボトムゲート型薄膜トランジスタを簡単な工程で作製可能な半導体装置の作製方法を提供する。 - 特許庁

A heavily boron-doped diamond layer 3a to be a source and a heavily boron-doped diamond layer 3b to be a drain are formed on a single crystal subtrate 1 of a diamond with its surface being {100} face by a selective growth method.例文帳に追加

表面が｛１００｝面であるダイヤモンドの単結晶基板１上に、選択成長法により、ソースとなる高濃度ホウ素ドープダイヤモンド層３ａ及びドレインとなる高濃度ホウ素ドープダイヤモンド層３ｂを形成する。 - 特許庁

The coating method by the die coater makes a scraping means, which comprises a blade or block formed by drying and solidifying a coating liquid, contact the front end of a die to drain a liquid (initialization) at the front end of the die.例文帳に追加

本発明のダイコータの塗工方法は、塗液を乾燥・固化させてなるブレードないしブロックからなる掻き取り手段をダイ先端と接触させてダイ先端の液切り（初期化）を行うことを特徴とする。 - 特許庁

In the stimulation method, the deterioration of the hot carrier of a MOS transistor is simulated based on the change of the drain current of the MOS transistor obtained by using a prescribed expression and a hot carrier life parameter used for it.例文帳に追加

所定の式およびこれに用いるホットキャリア寿命パラメータを使用して求めたＭＯＳトランジスタのドレイン電流の変化に基づいて、ＭＯＳトランジスタのホットキャリア劣化をシミュレーションするシミュレーション方法である。 - 特許庁

This method is solved the problem by placing an antibacterial agent including water soluble glass capable of eluting a silver ion and/or a copper ion in the drain pan of the air conditioner.例文帳に追加

銀イオンおよび／または銅イオンを溶出することができる水溶解性ガラスを含有する抗菌剤を、エアコンのドレンパン内に置くことにより、上記課題を解決できることを見出し、本発明を完成するに到った。 - 特許庁

To provide an apparatus and a method for processing plasma capable of continuously etching source and drain electrodes and a doped layer at a high etching rate and with little damage to the middle of a channel layer in the same etching chamber.例文帳に追加

連続して同一のエッチング室にてソース及びドレイン電極とドーピング層をエッチングし、チャンネル層の途中まで高速に、かつ、低ダメージにてエッチングすることが可能な、プラズマ処理方法及び装置を提供する。 - 特許庁

To provide an underdrainage construction apparatus for simply and surely constructing underdrainage of a drain pipe and a hydrophobic material layer after sufficiently cultivating a mixed layer in an agricultural field or the like, and also to provide its method.例文帳に追加

圃場等において、十分に混層耕を施した後に排水管と疎水材層との暗渠排水を敷設を簡単かつ確実に行なうことができる暗渠排水敷設装置およびその方法を提供する。 - 特許庁

In a manufacturing process, after source and drain electrodes 16a, 16b of an FET are formed, a gate electrode 18a of the FET and the lower electrode 18b of the MIM capacitor are simultaneously formed by a lift-off method.例文帳に追加

製造工程において、ＦＥＴのソース・ドレイン電極１６ａ・１６ｂを形成した後に、リフトオフ法によりＦＥＴのゲート電極１８ａとＭＩＭキャパシタの下側電極１８ｂとを同時に形成する。 - 特許庁

To provide an organic FET and the manufacturing method thereof wherein the bonding quality of both its source and drain electrodes to its organic semiconductor layer is sufficiently improved, and the deterioration of its organic semiconductor layer with the passage of time is made small.例文帳に追加

ソース電極及びドレイン電極と有機半導体層との接合性が充分に改善され、且つ有機半導体層の経時的劣化の少ない有機ＦＥＴ及びその製造方法を提供すること。 - 特許庁

To provide a semiconductor device together with its manufacturing method wherein a reliable high permittivity gate insulating film with sufficient insulating characteristics is formed and a source and drain structure with sufficiently low resistance is formed.例文帳に追加

十分な絶縁性を有する信頼性の高い高誘電率ゲート絶縁膜の形成と、十分低い抵抗を有するソース及びドレイン構造を形成することができる半導体装置及びその製造方法の提供。 - 特許庁

To provide an organic semiconductor element and a method of manufacturing the same capable of preventing deterioration of a source electrode and a drain electrode at manufacturing appropriately and having an excellent switching function.例文帳に追加

本発明は、製造時におけるソース電極およびドレイン電極の劣化を好適に防止することができ、優れたスイッチング機能を有する有機半導体素子およびその製造方法を提供することを主目的とする。 - 特許庁

To provide a new microorganism which can aerobically degrade liquid fatty oils, solid fats, other organic substances, and the like over a wide temperature range, and to provide a method for treating drain, which uses the new microorganism.例文帳に追加

広い温度域にわたって液状及び固形状の油脂、その他の有機物等を好気的に分解することができる新規微生物及びこの新規微生物を用いた排水の処理方法を提供することにある。 - 特許庁

To realize with a simple process a method which can manufacture a transistor, where the sheet resistance of the silicide film made at the gate electrode part is smaller than those of the silicide films made in the source/drain regions.例文帳に追加

ゲート電極部に形成されたシリサイド膜のシート抵抗値をソース／ドレイン領域に形成されたシリサイド膜のそれよりも小さいトランジスタを簡易な工程で製造することができる方法を提供する - 特許庁

To provide a volatile organic compound treatment system can effectively recover the chemical energy of a volatile organic compound (VOC) in drain without discarding the same, and a volatile organic compound treatment method.例文帳に追加

ドレンが有する揮発性有機化合物（ＶＯＣ）の化学エネルギーを廃棄することなく有効に回収することができる揮発性有機化合物処理システム及び揮発性有機化合物の処理方法を提供する。 - 特許庁

Thereafter, by selectively introducing impurities into the polysilicon thin film 12 via the gate insulation film 13 by ion implantation method or the like, an LDD region 19 and a source/drain region 18 are formed at the same time.例文帳に追加

その後、イオン注入法等によりゲート絶縁膜１３を介してポリシリコン薄膜１２に選択的に不純物を導入するとＬＤＤ領域１９とソース・ドレイン領域１８が同時に形成される。 - 特許庁

To timewise stabilize a drain current of an organic field-effect transistor in a condition that a polar molecule is not detected in a gas detecting method to detect a polar molecule using an organic field-effect transistor.例文帳に追加

有機電界効果トランジスタを用いて極性分子を検出するガス検出方法において、極性分子を検出していない状態での有機電界効果トランジスタのドレイン電流を時間的に安定させること。 - 特許庁

In a method for manufacturing an insulated gate field effect transistor, two source-drain regions 10 are formed in a P well 3 by performing impurity ion implantation and activation annealing while using a gate stack 7 and a spacer of a sidewall insulating film 9 having a predetermined width as a mask.例文帳に追加

ゲートスタック７と側壁絶縁膜９からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、２つのソース・ドレイン領域１０をＰウェル３に形成する。 - 特許庁

To provide a semiconductor device which has a semiconductor substrate of a shape capable of improving a distortion effect by a stress film to a channel area and has a source/drain area of a sufficient depth, and its manufacturing method.例文帳に追加

応力膜によるチャネル領域への歪み効果を向上させる形状の半導体基板を有し、かつ十分な深さのソース・ドレイン領域を有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device, which has a leak mode where a current smaller than an on-state but larger than an off-state in addition to the on/off-states flows between source/drain regions, and a manufacturing method thereof.例文帳に追加

ＯＮ状態／ＯＦＦ状態に加えて、ＯＦＦ状態よりも大きくＯＮ状態よりも小さい電流がソース／ドレイン領域間に流れるリークモードを有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a manufacturing method of transistors of semiconductor elements capable of forming a trench type gate, reducing source/drain resistance and gate resistance, without additional processes, and permitting efficient control of short-channel effects.例文帳に追加

トレンチ型ゲートを形成し、追加的な工程無くソース/ドレイン抵抗及びゲート抵抗を低くすることができ、短チャンネル効果の効率的な調節が可能な半導体素子のトランジスタ製造方法を提供する。 - 特許庁

To provide a structure by which electric-field concentration which might occur between a source electrode and a drain electrode in a bottom-gate thin film transistor is relaxed and deterioration in the switching characteristics is suppressed, and to provide a manufacturing method thereof.例文帳に追加

ボトムゲート型の薄膜トランジスタにおいて、ソース電極とドレイン電極間に生じる恐れのある電界集中を緩和し、スイッチング特性の劣化を抑える構造及びその作製方法を提供する。 - 特許庁

To provide a semiconductor device where breakdown voltage is improved on the side of a pn junction between a punch-through preventing region and a drain offset region just below a gate electrode, and to provide a manufacturing method of the device.例文帳に追加

本発明の課題は、ゲート電極直下のパンチスルー防止領域とドレインオフセット領域とのＰＮ接合面の耐圧を向上させた半導体装置およびその製造方法を提供することである。 - 特許庁

The thin film transistor according to the manufacturing method comprises the insulating board, the gate electrode formed on the board, the gate insulating film formed on the gate electrode, the polycrystalline silicon layer which is formed on the gate insulating film through a crystallization process employing the SGS crystallization method, and the source/drain areas and the source/drain electrodes which are formed in given areas on the board.例文帳に追加

本発明の薄膜トランジスタ及びその製造方法は絶縁基板と；基板上に形成されたゲート電極と；ゲート電極上に形成されたゲート絶縁膜と；ゲート絶縁膜上に形成されて、ＳＧＳ結晶化法で結晶化された多結晶シリコーン層；及び基板上の所定領域に形成されたソース／ドレイン領域及びソース／ドレイン電極を含んで構成された薄膜トランジスタ及びその製造方法に技術的特徴がある。 - 特許庁

In a method for erasing information stored in a flash memory element, erasure is performed, in a state in which a ground potential is applied to a source and first voltage Vd is applied to a drain, by a hot hole injecting method in which bias voltage Vg is applied to a gate stepwise from high voltage to low voltage.例文帳に追加

本発明のフラッシュメモリ素子における記憶情報の消去方法は、ソースに接地電位を印加しドレインに第１電圧(Vd)を印加した状態で、ゲートに高電圧から低電圧に段階的なバイアス電圧(Vg)を印加することによるホットホール注入方法によって消去を行なう。 - 特許庁

In the method of manufacturing a semiconductor device using CMOS structure, the above theme is solved by the method of manufacturing a semiconductor device including a process of implanting ions for formation of each region, sharing a mask for formation of a well region and formation of source/drain regions.例文帳に追加

ＣＭＯＳ構造を用いた半導体装置の製造方法において、ウェル領域形成とソース／ドレイン領域形成のためのマスクを共用し、それぞれの領域形成のためのイオンを垂直に注入する工程を含む半導体装置の製造方法により上記課題を解決する。 - 特許庁

In the method, a functional fluid containing an organic semiconductor material is discharged, by using a droplet discharging method, to a region 60 composed of a source electrode 8 extending along an area between adjacent pixel electrodes 6 formed on a substrate, and a pixel electrode 6 including a drain electrode 7 corresponding to the source electrode 8.例文帳に追加

基板上に形成された隣接する画素電極６間に沿って延びるソース電極８とソース電極８に対応するドレイン電極７を含む画素電極６とで構成される領域６０に液滴吐出法を用いて、有機半導体材料を含む機能液を吐出する。 - 特許庁

To provide a method for coating a solid with amorphous silica, which can prevent waste ore from the elution of noxious substances unlike a post- treating method for noxious substances eluted from the waste ore into the environment or for a drain or waste water thereof.例文帳に追加

廃鉱石等から外部環境へ溶出してしまった有害元素、また、その排水・廃水を事後的に処理するのではなく、廃鉱石等からの有害物質の溶出そのものを防止することができる非晶質シリカによる固形物のコーティング方法を提供すること。 - 特許庁

To provide a manufacturing method capable of sufficiently achieving low resistance of a region equivalent to a source region and a drain region of a TAOS layer in a self-aligned TAOS TFT of bottom contact structure, and also to provide a manufacturing method of an electrode substrate for a display device which uses this TAOS TFT.例文帳に追加

ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化できる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得る。 - 特許庁

To provide a confirmation pro and con of the installation of a sanitary facility equipment model and a confirmation method pro and con for the installation of sanitary facility equipment capable of easily confirming the sanitary facility equipment which can be installed on the job site when repairing the sanitary facility equipment and also to provide a drain hole position confirmation method.例文帳に追加

衛生設備機器を改修するにあたり、現場で設置可能な衛生設備機器を簡単に確認することができる衛生設備機器モデルおよび衛生設備機器の設置可否確認方法ならびに排水口位置確認方法を提供することにある。 - 特許庁

The formation method of a thin-film transistor comprises a first process for forming a source electrode and a drain electrode in the element side board, a second process for forming a semiconductor layer brought into contact with the source electrode and the drain electrode, a third process for forming a gate insulating layer which overlaps with the semiconductor layer, and a fourth process for forming a gate electrode which overlaps with the gate insulating layer.例文帳に追加

薄膜トランジスタの形成方法が、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極に接する半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記ゲート絶縁層に重なるゲート電極を設ける第４の工程と、を包含している。 - 特許庁

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9.例文帳に追加

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。 - 特許庁

The method includes: a process for preparing a substrate at least having a drain region and a bottom electrode to be electrically coupled to the drain region, a process for forming a first barrier layer on the bottom electrode, a process for forming a dielectric layer having a high dielectric constant, a process for forming a second barrier layer on the dielectric layer, and a process for forming an uppermost electrode.例文帳に追加

少なくともドレイン領域と該ドレイン領域に電気的に結合される底部電極とを備える基板を準備する工程と、前記底部電極上に第１のバリア層を形成する工程と、高誘電率を有する誘電体層を形成する工程と、前記誘電体層上に第２のバリア層を形成する工程と、最上部電極を形成する工程と、を備えている。 - 特許庁

A method of manufacturing a semiconductor device includes: a step of forming a source electrode 20, a gate electrode 24, and a drain electrode 22 on a nitride semiconductor layer 19, respectively; a step of forming a silicon nitride film 26 on the nitride semiconductor layer; and a step of processing an upper surface of the silicon nitride film between the gate electrode and the drain electrode using a solution containing a hydrofluoric acid.例文帳に追加

窒化物半導体層１９上に、ソース電極２０、ゲート電極２４およびドレイン電極２２をそれぞれ形成する工程と、前記窒化物半導体層上に窒化シリコン膜２６を形成する工程と、前記ゲート電極と前記ドレイン電極との間の前記窒化シリコン膜の上面をフッ酸を含む溶液を用い処理する工程と、を含む半導体装置の製造方法。 - 特許庁

The thin-film transistor forming method includes a first process of forming a source electrode and a drain electrode on an element-side substrate, a second process of forming a semiconductor layer for covering the source electrode and the drain electrode, a third process of forming a gate insulation layer overlapping the semiconductor layer, and a fourth process of forming a gate electrode on the semiconductor layer.例文帳に追加

薄膜トランジスタの形成方法が、素子側基板にソース電極およびドレイン電極を設ける第１の工程と、前記ソース電極およびドレイン電極を覆う半導体層を設ける第２の工程と、前記半導体層に重なるゲート絶縁層を設ける第３の工程と、前記半導体層に重なるゲート絶縁層を設ける第４の工程と、を包含している。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

To provide a safe drain system and a design method therefor for making the most of a conventional piping technique as it is, reducing an undefloor required space, reducing a pipe material cost and an execution work cost, increasing execution work efficiency and causing no trouble such as intra- tube blocking-up and trap breakdown in a drain system of a conventional gravity system using no energy such as electricity.例文帳に追加

電気等のエネルギーを用いず従来重力式の排水方式で、従来からの配管技術をそのままいかし、床下の必要スペースを縮小し、管材料費・施工費のコストダウン・施工効率を挙げることを目的とすると共に、管内閉塞やトラップ破壊などトラブルのない安全な排水システムおよびその設計方法を提供すること目的とする。 - 特許庁

In this manufacturing method of the organic thin film transistor for forming an organic semiconductor thin film by supplying the solution of an organic semiconductor material onto a substrate having an source-drain electrode formed in advance and volatilizing a solvent, the surface of the source-drain electrode is modified by an organic compound, and a compound represented by general formula (1) is used as the organic semiconductor material.例文帳に追加

予めソース・ドレイン電極を形成された基板上に有機半導体材料の溶液を供給し、溶媒を揮発させることにより有機半導体薄膜を形成する有機薄膜トランジスタの製造方法において、ソース・ドレイン電極の表面を有機化合物により修飾し、且つ有機半導体材料として下記一般式（１）で示される化合物を用いる。 - 特許庁

According to the semiconductor device and a method of manufacturing the same, one of source/drain regions and a part of a channel region are provided on the top of an embedded oxide film formed on the top of a semiconductor substrate, and the other of the source/drain regions and the other part of the channel region are provided on the top of an Si epitaxial layer formed on the top of the semiconductor substrate.例文帳に追加

本発明に係る半導体素子及びその製造方法は、ソース／ドレーン領域のうちいずれか一つとチャンネル領域の一部は半導体基板の上部に形成された埋込酸化膜の上部に備えられ、ソース／ドレーン領域のうち他の一つとチャンネル領域の残りは半導体基板の上部に形成されたＳｉエピタキシャル層の上部に備えられる。 - 特許庁

To provide a semiconductor device capable of suppressing bias in a potential distribution between first and second impurity regions (for example, between a source and a drain) regardless of the thickness of a field oxide film, and to provide a method of manufacturing the same.例文帳に追加

フィールド酸化膜の厚さによらず、第１不純物領域−第２不純物領域間（たとえば、ソース−ドレイン間）における電位分布の偏りを抑制することのできる半導体装置およびその製造方法を提供すること。 - 特許庁

Since the drain oil of the twin variable-displacement hydraulic pump 22 flows into the cooling channel 30 to cool the dynamo-electric generator-cum-electric motor 21, allowing the dynamo-electric generator-cum-electric motor 21 to be cooled with cooling efficiency higher than air cooling method.例文帳に追加

二連可変容量油圧ポンプ２２のドレン油は、冷却通路３０に流入し、発電機兼電動機２１を冷却するので、空冷よりも高い冷却効率で発電機兼電動機２１を冷却することができる。 - 特許庁

To obtain a TFT structure and a fabrication method thereof in which low resistance interconnection can be realized sufficiently while preventing deterioration of characteristics due to undercut of a barrier metal layer when copper is used as a source-drain electrode material.例文帳に追加

ソース／ドレイン電極材料に銅を用いた場合の加工時のバリアメタル層のアンダーカットに起因する特性不良を防止し、低抵抗配線が充分に実現できるＴＦＴの構造とその製造方法を提供する。 - 特許庁

To provide an improvement of the productivity, and a reduction of the product of multiplication of the on-resistance and a junction capacitance between the drain-to-source using a simple configuration, in a semiconductor device forming a horizontal MISFET and the method for producing the same.例文帳に追加

横型のＭＩＳＦＥＴを形成して成る半導体装置およびその製造方法において、簡単な構成により、生産性の向上、およびオン抵抗とドレインソース間の接合静電容量の積の低減を図る。 - 特許庁

To provide the manufacturing method of a semiconductor device contributing to low power consumption performance in a salicide process and having the extension region of source/drain for suppressing the fluctuation of resistance or the increase of resistance, and to provide the semiconductor device.例文帳に追加

サリサイドプロセスにおいて、低消費電力性能に寄与すると共に抵抗変動や高抵抗化を抑制するソース／ドレインのエクステンション領域を有する半導体装置の製造方法及び半導体装置を提供する。 - 特許庁