「insulating layers」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

On wiring electrodes 120, 121, insulating layers 122, 123 are formed and other electrode fingers of IDT electrodes 103, 109 are connected by a wiring electrode 124 and further connected to electrode pads 126, 127 connected to a ground terminal GND by a wiring electrode 125 formed in an upper portion and electrically connected.例文帳に追加

配線電極１２０、１２１の上には、絶縁層１２２、１２３が設けられており、ＩＤＴ電極１０３、１０９の他方の電極指は、配線電極１２４により接続され、さらに上部に形成され、電気的に接続された配線電極１２５により、接地端子ＧＮＤに接続される電極パッド１２６、１２７に接続される。 - 特許庁

A semiconductor layer 100, insulating layers 106 and 106A, and a gate electrode 107 are successively formed on a source electrode 102 and a drain electrode 103 arranged on a substrate 101, where the semiconductor layer 100 is a laminated structure composed of an amorphous silicon layer 104 and a polycrystalline silicon layer 105 formed on the silicon layer 104.例文帳に追加

基板１０１上に配置されたソース電極１０２及びドレイン電極１０３の上に半導体層１００、絶縁層１０６，１０６Ａ及びゲート電極１０７を順に形成すると共に、半導体層１００を、アモルフアスシリコン層１０４と、アモルフアスシリコン層１０４の上に配された多結晶シリコン層１０５とから成る積層構造とする。 - 特許庁

The capacitive pressure sensor detects the variation of capacitance between a diaphragm 15 formed as a part of a semiconductor substrate 11 and an electrode film 17 formed on an insulating member 13 so as to be disposed opposite the diaphragm, and includes first and second diffusion wiring layers 21 and 23 separately provided on the semiconductor substrate.例文帳に追加

半導体基板１１の一部分として形成されたダイアフラム１５と、絶縁性部材１３上にダイアフラムと対向して設けられた電極膜１７との間の静電容量変化を検出する静電容量型圧力センサであって、半導体基板にそれぞれ離間して設けられた第１及び第２拡散配線層２１及び２３を具える。 - 特許庁

The method of manufacturing a multilayer wiring board for forming a plurality of interlayer insulating layers and wiring on one side or both sides of a core substrate has steps of processing the surface of the wiring with a solution containing an imidazole-type silane coupling agent, cleaning it with water, and then drying it at a temperature of less than 50°C.例文帳に追加

コア基板の片面または両面に、層間絶縁層と配線を複数層形成する多層配線基板の製造方法において、前記配線表面を、イミダゾール系シランカップリング剤を含んだ溶液により処理した後、水洗を行い、さらに５０℃未満の温度において乾燥する工程を有する多層回路基板の製造方法。 - 特許庁

In the optical semiconductor integrated circuit device, the widths W1 and W2 of insulating layers for parasitic capacitance are formed with a fixed distance between them in the NPN transistor 21 and vertical PNP transistor 22 so as to reduce the parasitic capacitance which occur through almost a non-doped second epitaxial layer 26.例文帳に追加

本発明における光半導体集積回路装置では、ＮＰＮトランジスタ２１および縦型ＰＮＰトランジスタ２２において、ほぼノンドープである第２のエピタキシャル層２６を介して発生する寄生容量を低減するために、寄生容量の絶縁層幅Ｗ１、Ｗ２を一定の距離をもって形成する。 - 特許庁

This laminated ceramic electronic component is constituted by forming a laminated ceramic capacitor element 4 by forming external electrodes 3 on both exposed end surfaces of internal electrode layers 1 embedded in a ceramic capacitor sinter 2, connecting a metal copper plate 7 to the external electrodes 3 respectively, and coating the part of the ceramic capacitor element 4 with insulating resin 10.例文帳に追加

セラミックコンデンサ焼結体２に埋め込まれた複数の内部電極層１の露出両端面に外部電極３を形成して積層セラミックコンデンサ素子４とし、前記外部電極３それぞれに金属銅板７を接続され、且つ、セラミックコンデンサ素子４部分が絶縁樹脂１０にて被覆されたものとする。 - 特許庁

A semiconductor device is equipped with: a pad 61 which is formed on multilayered wiring composed of the laminated wiring layers and interlayer insulating films and electrically connected to the outside.例文帳に追加

配線層と層間絶縁膜とを積層して形成された多層配線上に外部と電気的に接続されるパッド６１を備えた半導体装置であって、前記パッド６１の下部の第２コンタクト層間絶縁膜４３、第２配線層間絶縁膜３３、第１コンタクト層間絶縁膜２３は、前記パッド６１の外周下部に連続して形成された耐湿性を有する保護部材７１によって囲まれていることを特徴とする。 - 特許庁

In this case, upper layer connection wiring 49, 52, 55 and 58 for connecting the bottom gate electrode 9, source/drain electrodes 10 and top gate electrode 8 of the thin-film transistor 3 to the source/drain electrodes of the thin-film transistors 21 and 22 which are connected to conductive layers 35 and 36 are provided on the interlayer insulating film 40 covering the top gate electrode 8.例文帳に追加

この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極に接続される導電体層３５、３６とを接続するための上層接続配線４９、５２、５５、５８は、トップゲート電極８を覆う層間絶縁膜４０上に設けられている。 - 特許庁

In a laminated body 10 where piezoelectric layers 1 and first and second inner electrodes 7a and 7b are laminated, insulators 14 whose dielectric constant is lower than the piezoelectric layer 1 are installed in the insulating regions 13 between an end of the first inner electrode 7a and a side 3b, and between an end of the second inner electrode 7b and a first side 3a.例文帳に追加

圧電体層１と第１および第２の内部電極７ａ、７ｂとが積層され構成された積層体１０において、第１内部電極７ａの端部と第２側面３ｂとの間、第２内部電極７ｂの端部と第１側面３ａとの間の絶縁領域１３に前記圧電体層１よりも比誘電率の低い絶縁部１４を設けた。 - 特許庁

A plurality of pixels each have a display element and an imaging element 2, the display element 1 has an organic EL element 10 connected to a driving transistor 20, and the imaging element 2 has a photodiode 30 connected to a control transistor 40, the photodiode 30 and organic EL element 10 being stacked at least partially one over the other with insulating layers 4 to 8 interposed.例文帳に追加

複数の画素の各々に表示素子１および撮像素子２を備え、表示素子１は駆動トランジスタ２０に接続された有機ＥＬ素子１０を備え、撮像素子２は制御トランジスタ４０に接続されたフォトダイオード３０を備え、フォトダイオード３０と有機ＥＬ素子１０とが絶縁層４〜８を介して少なくとも一部が平面的に重なるように積層されていることを特徴とする。 - 特許庁

A power trench MOS gate device is provided with a heavily- doped semiconductor substrate 201, a deep trench gate 213 separated by an insulating layer 212 in an upper layer composed of an N-epitaxial layer 202, doped to a first conductivity-type and well layers 215 doped to a second conductivity-type, and a strongly conductive drain region 211 below the trench gate 213.例文帳に追加

重くドープした半導体基体２０１と、この基体上に第１導電型にドープしたＮ−エピタキシャル層２０２と第２導電型にドープしたウエル層２１５からなる上側層内に、絶縁層２１２で分離された深いトレンチゲート２１３とを設け、トレンチゲート２１３の下に強導電性ドレイン領域２１１を設ける。 - 特許庁

A wiring pattern 23 is formed on one surface of a flexible base substrate 21 through an adhesive layer 22, a semiconductor element 30 is mounted in a device hole made in the base substrate 21 so as to be electrically connected to the wiring pattern 23, and flexible insulating layers 24 and 25 are provided so as to hold the element-mounted substrate between its both sides.例文帳に追加

可撓性のあるベース基材２１の片面に接着剤層２２を介して配線パターン２３を形成し、ベース基材２１に形成したデバイス・ホール内に、配線パターン２３に電気的に接続されるように半導体素子３０を実装したものを、両面から挟み込むようにして、それぞれ可撓性のある絶縁層２４及び絶縁層２５を設ける。 - 特許庁

In a rotor 1 for high-speed high-efficiency generators or motors, the whole of which is constituted of permanent magnets, to have an alternately laminated construction of permanent magnets 3 and soft magnetic materials 2 in the shape of thin plates, interlayer sections come to function as insulating layers, decrease eddy currents in the permanent magnets, and drastically suppress heat generation of the rotor.例文帳に追加

回転子全体が永久磁石にて構成される高速発電機または高速電動機用回転子において、回転子１の構造を薄板状の永久磁石３と軟質磁性材料２とを交互に積層した構造とすることにより、層間が絶縁層の効果をもたらし、永久磁石中に発生していた渦電流を減少させ、回転子の発熱が著しく押さえられる。 - 特許庁

By ion-implanting arsenic or phosphorus into a silicon substrate 1 using a gate electrode 41 as an ion-implanting mask, one pair of extension layers 51 is formed in a surface of the silicon substrate 1, and a protection insulating film 14 of 1 to 20 nm in thickness is then formed with the silicon oxide film by a CVD method on the entire surface of the silicon substrate 1.例文帳に追加

ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成し、その後、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。 - 特許庁

This thin film silicon solar battery where at least a transparent electrode film, p-type, i-type, and n-type microcrystal silicon layers, and a back electrode film are laminated on a transparent insulating substrate is provided with a silicon layer containing carbon on a p/i interface between the p-type microcrystal silicon layer and the i-type microcrystal silicon layer and the neighborhood site.例文帳に追加

透明な絶縁性基板上に、少なくとも透明電極膜、ｐ型、ｉ型、ｎ型の微結晶シリコン層および裏面電極膜が積層形成された薄膜シリコン太陽電池において、ｐ型微結晶シリコン層とｉ型微結晶シリコン層との間のｐ／ｉ界面およびその近傍部位に炭素を含有するシリコン層を有する。 - 特許庁

On the semiconductor circuit device surface having necessary circuits formed, one layer or a plurality of layers of insulating layer composed of an epoxy resin, an epoxy resin curing agent, and a component of organic filler of ≤1 μm in average primary particle size is provided, and circuits using copper as interconnection conductors for the same intralayer connection and the interlayer connection are formed on optional locations.例文帳に追加

必要な回路が形成された半導体回路デバイス表面に、エポキシ樹脂、エポキシ樹脂硬化剤及び平均一次粒子径１μｍ以下の有機フィラーの成分を含む樹脂組成からなる絶縁層を１層又は複数層備え、かつ同一層内及び層間接続の配線導体として銅を用いた回路を任意の箇所に形成してなる半導体装置。 - 特許庁

In this semiconductor element housing package (wiring board) 1, wiring layers 3 are formed on and/or in an insulating substrate 2 composed of a glass ceramic prepared by scattering a ceramic filler having an aspect ratio of ≥4 and a degrees of orientation of ≥50% in glass and/or a matrix prepared by crystallizing the glass.例文帳に追加

ガラスおよび／またはそれが結晶化したマトリックス中に、アスペクト比が４以上、かつ配向度が５０％以上のセラミックフィラーを分散してなるガラスセラミックスからなる絶縁基板２の表面および／または内部に配線層３を形成してなる半導体素子収納用パッケージ（配線基板）１を作製する。 - 特許庁

An impurity element that gives one conductivity-type is contained in a layer closer to a gate insulating film out of highly crystalline layers so as to form a channel formation region in a highly crystalline layer to be formed later, not in a poorly crystalline layer to be formed at an initial stage when deposition is started, out of the microcrystal semiconductor films.例文帳に追加

微結晶半導体膜のうち、成膜を開始した当初に形成される結晶性の劣った層ではなく、その後に形成される結晶性の高い層においてチャネル形成領域が形成されるように、結晶性の高い層のうちゲート絶縁膜に近い層に、一導電型を付与する不純物元素を含ませる。 - 特許庁

The semiconductor device includes: a semiconductor substrate SUB containing silicon and having a main surface; impurity diffusion layers IDL1, IDL2 formed on the main surface of the semiconductor substrate SUB; metal silicide MS formed on the impurity diffusion layer IDL2; and a silicon nitride film SNF and a first inter-layer insulating film IIF1, which are successively laminated on the metal silicide MS.例文帳に追加

この半導体装置は、シリコンを含み主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面に形成された不純物拡散層ＩＤＬ１，ＩＤＬ２と、不純物拡散層ＩＤＬ２上に形成された金属シリサイドＭＳと、金属シリサイドＭＳ上に順に積層されたシリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１とを備える。 - 特許庁

The waveguide type semiconductor optical device 20 is a waveguide type semiconductor optical device with the pin type junction structure comprising n-type cladding layers 2, 3, an i-type absorption layer 4 and p-type cladding layer 6 formed on a semi-insulating substrate 1 wherein an impurity concentration in the i-type absorption layer is 10^16 cm^-3 or less.例文帳に追加

導波路型半導体光デバイス２０は、半絶縁性基板１上に、ｎ型クラッド層２、３、ｉ型吸収層４及びｐ型クラッド層６とからなるｐｉｎ型接合構造を形成した導波路型半導体光デバイスであって、前記ｉ型吸収層における不純物濃度が１０^１６ｃｍ^−３以下である。 - 特許庁

The materials for boards, connecting pins, insulating layers and the like, which constitute a multilayer printed wiring board, are constituted of a thermoplastic resin, such as a polycarbonate, a polyethylene, a polyphenylene sulfide and a fluororesin, or a biodegradable resin, such as an aliphatic polyester, a cellulose mixture, a lactic acid and a starch, as a material formed in consideration of a recycle property.例文帳に追加

多層プリント配線基板を構成する基板、接続ピン、絶縁層等の材料を環境、リサイクル性を考慮した材料としてポリカーボネート、ポリエチレン、ポリフェニレンサルファイド、フッ素樹脂等の熱可塑性樹脂、あるいは、脂肪族ポリエステル、セルロース混合物、乳酸、デンプン等の生分解性樹脂によって構成する。 - 特許庁

In the sealing ring 30 for crack stoppers, namely a laminated structure formed on a semiconductor substrate 11 outside the integrated circuit region 31, first, second, and third dummy metal layers 20, 21, 22 are laminated while sandwiching first, second, and third interlayer insulating films 12, 14, 16, respectively.例文帳に追加

クラックストッパ用シールリング３０は、集積回路領域３１の外の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。 - 特許庁

An ESD protection device 201 includes: an element body 101 on which insulating ceramic layers 17 are laminated and of which the approximate shape is a rectangular parallelepiped; a pair of discharge electrodes 16 formed in the element body 101 and having opposite parts opposed to each other; and an outer electrode 11 formed on the surface of the element body 101 and continued to the discharge electrodes 16.例文帳に追加

ＥＳＤ保護デバイス２０１は、絶縁性セラミック層１７が積層されて、概形状が直方体である素体１０１と、素体１０１の内部に形成され、互いに対向する対向部を有する一対の放電電極１６と、素体１０１の表面に形成され、放電電極１６に導通する外部電極１１と、を有する。 - 特許庁

The semiconductor module 10 comprises a multilayered wiring layer 23 composed by forming a plurality of wiring layers 13 in an insulating layer 14, a semiconductor chip 11 provided on at least one main surface of the multilayered wiring layer 23 and a sealing material 15 for covering the semiconductor chip 11, and the sealing material 15 is provided on both main surfaces of the multilayered wiring layer 23 respectively.例文帳に追加

複数層の配線層１３を絶縁層１４中に形成して成る多層配線層２３と、この多層配線層２３の少なくとも一方の主面に設けられた半導体チップ１１と、この半導体チップ１１を覆う封止材１５とを有し、この封止材１５が多層配線層２３の両主面にそれぞれ設けられている半導体モジュール１０を構成する。 - 特許庁

In the semiconductor device 20 having the bumps 10 as projecting electrodes on a mounting surface as input/output terminals and being mounted by an anisotropic conductive film 5, an insulating film 13 is formed to side faces 3a in which the top faces 3b of the bump layers 3 of the bumps 10 are removed, and the mounting surface 20a of the semiconductor device 20.例文帳に追加

入出力端子として凸状の電極であるバンプ１０を実装面に有し、異方性導電膜５で実装される半導体素子２０において、バンプ１０のバンプ層３の上面３ｂを除いた側面部３ａ及び半導体素子２０の実装面２０ａ全体に絶縁膜１３を形成する。 - 特許庁

Lower layer portions 72, 71 among SD wiring lines 71, 72, 73, 74 consisting of multilayers formed on the interlayer insulating film 6 are determined as the lower electrodes of the organic EL layers 9 and a passivation film 8 covering the TFT and SD wiring line is provided with a role of a bank to separate pixels.例文帳に追加

ＴＦＴを覆って層間絶縁膜６を形成し、層間絶縁膜６上に形成された多層膜からなるＳＤ配線７１、７２、７３、７４のうちの下層部分７２、７１を有機ＥＬ層９の下部電極とし、前記ＴＦＴと前記ＳＤ配線を覆うパッシベーション膜８に画素を分離するバンクの役割を持たせる。 - 特許庁

In this manufacture of a multilayer printed wiring board using an epoxy resin curing compound containing halogen atoms for insulating layers, interlayer connecting holes are formed by removing the resin curing compound provided in the portions to be the interlayer connecting holes by using an etching solution consisting of alkali metal compounds, an amide solvent and an alcohol solvent and the etching solution is filtrated during the treatment.例文帳に追加

ハロゲン原子を含むエポキシ樹脂硬化物を絶縁層に用いる多層プリント配線板の製造方法であって、層間接続用穴を、層間接続用の穴となる部分の樹脂硬化物を、アルカリ金属化合物、アミド系溶媒、アルコール系溶媒からなるエッチング液により除去する方法であって、かつ、エッチング液を濾過しながら処理を行う多層プリント配線板の製造方法。 - 特許庁

In particular, the insulating color filter includes a plurality of colored layers 81a, 81b and 81c having in colors different from one another and respectively allocated to the adjacent pixel electrodes and a plurality of contact holes 82 formed in only the colored layer 81c for the purpose of connecting the pixel electrodes with the thin film transistors.例文帳に追加

特に、絶縁性カラーフィルタは互いに異なる色に着色され隣接画素電極にそれぞれ割当てられる複数の着色層８１ａ，８１ｂ，８１ｃ、および複数の画素電極を複数の薄膜トランジスタに接続するために着色層８１ｃだけに形成される複数のコンタクトホール８２を含む。 - 特許庁

The method of manufacturing the multilayer printed wiring board includes heating individual sheets of multilayer printed wiring boards at a temperature equal to or lower than a heat setting temperature having a maximum value among heat setting temperatures different from each other in the process of stretching the insulating layers, equal to or higher than the glass transition point of the polymer film materials and lower than the melting point.例文帳に追加

また、前記多層プリント配線板のシート状の個片を、前記絶縁層の前記延伸工程におけるそれぞれ異なる熱固定温度のなかで最大値の熱固定温度以下で、かつ、該高分子フィルム材料のガラス転移点の温度以上で、かつ融点の温度未満の範囲の温度で加熱する多層プリント配線板の製造方法。 - 特許庁

The cable 10 is provided with an alternately woven braided layer 13 in which a plurality of metal wire rods 17 and fiber materials 18 are alternately woven and braided on the outer circumference of a conductor core 11 having insulating layers 23, 29, and a sheath layer 15 constituted of a rubber material is provided on the outer circumference of the alternately woven braided layer 13.例文帳に追加

本発明に係るケーブル１０は、絶縁層２３，２９を有する導体コア１１の外周に、複数本の金属線材１７及び繊維材１８を交互に織り込み、編み込んでなる交織編組層１３を設け、その交織編組層１３の外周にゴム材料で構成されるシース層１５を設けたものである。 - 特許庁

The wiring board 10 includes a first conductor layer 1f as a surface layer including a plurality of external connection pads 5 and a second conductor layer 1d as an internal layer including signal wiring 1S such that the first conductor layer 1f and second conductor layer 1d face each other with a plurality of inter-layer insulating layers 2d and 2e interposed therebetween.例文帳に追加

複数の外部接続パッド５を含む表層の第１の導体層１ｆと、信号配線１Ｓを含む内層の第２の導体層１ｄとが、第１の導体層１ｆと第２の導体層１ｄとの間に複数の層間絶縁層２ｄ，２ｅを挟んで対面するように配設されている配線基板１０である。 - 特許庁

The check land 2a is formed on the surface layer 12 of the multilayer printed wiring substrate 20 composed of at least two layers; and the just-below portion 29 of the check land 2a of the surface layer 12 is formed as an insulating layer, a unconnected land of a punch hole shaped pattern 22 or a dummy pattern 23, or a nonconductive punch portion.例文帳に追加

少なくとも２層以上で構成される多層プリント配線基板２０の表層１２にチェックランド２ａが形成され、この表層１２のチェックランド２ａの直下部２９を絶縁層、或いは抜き穴状パターン２２又はダミーパターン２３の未接続ランド或いは非導電性の打ち抜き部を形成する。 - 特許庁

A gas sensor is so constituted that when the insulating layers 150 and 155 are stacked, to be projected in the opposing direction of a detection electrode part 142 and a reference electrode part 132, so that an opening part which is smaller than the detection electrode part 142 and the reference electrode part 132 is formed at the position, corresponding to the detection electrode part 142 and the reference electrode part 132.例文帳に追加

絶縁層１５０と、絶縁層１５５を重ねて検知電極部１４２と基準電極部１３２の対向方向に投影したときに、検知電極部１４２及び基準電極部１３２の対応する位置に、検知電極部１４２及び基準電極部１３２より小さい開口部が形成されるように構成されている。 - 特許庁

Inside a nonmagnetic insulating layer 404 formed in an air outflow end of the head slider, in addition to a heat generating element 410 and a head element 408, a multiple layer heat conducting mechanism 412 which is laminated in a slider longitudinal direction and where at least one layer out of the layers extends to near both the ends of a slider width direction, is embedded.例文帳に追加

ヘッドスライダの空気流出側端部に形成された非磁性絶縁層４０４の内部に、ヘッド素子４０８と熱発生素子４１０とに加えて、スライダ長手方向に積層され、各層のうち少なくとも一つの層がスライダ幅方向両脇付近まで延伸した多層構造の熱伝導機構４１２が埋め込まれる。 - 特許庁

To prevent the temperature of cooling water residing in an upper tank and a lower tank arranged at upper and lower parts of a radiator from being excessively lowered when an automobile is stopped for a short period of time for delivering baggage or for meals during cruising, by providing heat insulating layers on both or either of outer and inner wall surfaces of the upper tank and the lower tank.例文帳に追加

ラジエータの上・下部に備えられたアッパタンクおよびロワタンクの外側壁面と内側壁面の両方、または前記外側壁面と内側壁面のいずれか一方に断熱層を備えることにより、荷物の配送時や、ドライブ中における食事等により、自動車を小時間停車させた時に、前記アッパタンクおよびロワタンクに滞留していた冷却水が冷えすぎるのを防止する。 - 特許庁

The electroluminescent fiber is formed into a luminous neon tube in which phosphor containing a rare earth element in an alkaline earth aluminate as an activator is formed on the surface layer or between the layers of the fiber, and the neon tube is provided with the electroluminescent fiber in which a plurality of conductors for AC power supply are arranged inside the insulating electric wires coated with the phosphor and the phosphor layer to cover these.例文帳に追加

電界発光ファイバーおいて、前記ファイバー表層あるいは層間にアルカリ土類アルミン酸塩に賦活剤として希土類元素を含有する蓄光体を層状に形成する蓄光ネオン管とし、交流電力供給用の複数の導線を蓄光体で被覆してなる絶縁電線の内部に配置された電界発光ファイバーと、それらを被覆する蓄光体層を備えている。 - 特許庁

The printed wiring board manufacturing method comprises a step wherein an aperture is provided by removing the upper conductor layer in a substrate having at least two conductor layers on its surfaces; and a step wherein the aperture is irradiated with a laser beam which is larger in diameter than the aperture and defocused but homogeneous in energy density, for the removal of the insulating layer for the exposure of the lower conductor layer.例文帳に追加

少なくとも表裏２層以上の導体層を備えた基板の上層の導体層を除去して開口部を形成する工程と、前記開口部に当該開口部より大きい径かつデフォーカスされてエネルギー密度が均一のレーザビームを照射して、下層の導体層までの絶縁層を除去する工程とを有することを特徴とするプリント配線板の製造方法。 - 特許庁

Further, said semiconductor device is manufactured in the steps of: forming a conductive film and a dielectric film in order; forming a laminated film different conductive films in shape of at least 2 layers or more crystal particles; forming the upper electrode 4 by patterning the laminated film; and forming the capacity insulating film 3 and the lower electrode 2 by patterning the dielectric films and the conductive films in order.例文帳に追加

また、基板１上に導電膜と誘電体膜を順次形成し、少なくとも２層以上の結晶粒形状の異なる導電膜４Ａ，４Ｂ，４Ｃを順次成膜して積層膜を形成し、この積層膜をパターニングして上部電極４を形成し、誘電体膜と導電膜を順次パターニングして容量絶縁膜３及び下部電極２を形成して上記半導体装置を製造する。 - 特許庁

This substrate with the built-in coil constituted by sandwiching a first ferrite layer 2 and a second ferrite layer 3, with a flat spiral coil 4 embedded between them, with a pair of insulating layers 1 is constituted by forming a third ferrite layer, whose magnetic permeability is smaller than that of the first ferrite layer 2 and the second ferrite layer 3, between coil conductors of the flat spiral coil 4.例文帳に追加

本発明のコイル内蔵基板は、間に平面スパイラルコイル４が埋設されている、第１のフェライト層２および第２のフェライト層３を、一対の絶縁層１で挟持してなるコイル内蔵基板において、平面スパイラルコイル４のコイル導体間に第１のフェライト層２および第２のフェライト層３より透磁率の小さい第３のフェライト層を形成することで成る。 - 特許庁

The brightness of a radiation emission semiconductor chip is adjusted and set in the manufacturing period of the semiconductor chip after measuring the radiation emission property of a wafer's radiation emission semiconductor layer row (3), by providing to the wafer's radiation outputting bonded surface (10) one or a plurality of absorbing and/or partially insulating brightness adjusting and setting layers (12, 6, and 9).例文帳に追加

放射放出半導体チップの明るさを、ウェハの放射放出半導体層列（３）の放射放出特性の測定後の半導体チップの作製期間に、１つまたは複数の吸収性および／または部分絶縁性の明るさ調整設定層（１２，６，９）をウェハの放射出力結合面（１０）に被着することによって調整設定する。 - 特許庁

Furthermore, it has a plurality of partial wires formed of a plurality of conductive films placed on mutually different layers via an interlayer insulating film respectively and mutually electrically connected, and it is equipped with an image signal line, including a portion wired in a direction along an edge of a pixel array region with the plurality of pixel portions aligned thereon, to supply image signals to the plurality of data lines.例文帳に追加

更に、層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に互いに電気的に接続された複数の部分配線を有しており、複数の画素部が配列された画素アレイ領域の一辺に沿った方向に配線された部分を含む、複数のデータ線に画像信号を供給するための画像信号線を備える。 - 特許庁

A plurality of conductors 2 laid parallel are pinched from two sides by heat-resistant insulating substance films 4 having adhesive layers 3 on the inside followed by hot pressing to be affixed together, and each film 4 is provided with slits 5 positioned between the conductors 2 to serve for tearing off, and a sticky tape layer 6 for fixing wirings is formed on one outer surface of the film 4.例文帳に追加

複数本の並列配置された導体２を、内側に接着層３を有する耐熱性絶縁体フィルム４で、その両面から挟むと共に加圧・加熱して貼り合わせ、かつ、耐熱性絶縁体フィルム４に、導体２間に位置して引き裂き分離用のスリット５を形成し、耐熱性絶縁体フィルム４外側の片面に配線固定用の粘着テープ層６を形成することで解決している。 - 特許庁

A substrate opening 11 is formed in the metal substrate 2 to expose its surrounding base insulating layer 4, power is fed from the conductor pattern 7 to form electrolytic plated layers 12 on both surfaces of the conductor pattern 7 in the cover opening 8, and a metal filled layer 14 is formed in the substrate opening 11 to make the electrolytic plated layer 12 and the metal substrate 2 conductive to each other.例文帳に追加

金属基板２に、ベース開口部３およびその周囲のベース絶縁層４が露出する基板開口部１１を形成し、導体パターン７から給電して、カバー開口部８内の導体パターン７の両面に、電解めっき層１２を形成し、電解めっき層１２と金属基板２とが導通するように、基板開口部１１内に金属充填層１４を形成する。 - 特許庁

This ozone generator comprises a cylindrical ground electrode 1, a high-voltage electrode 2 disposed inside the ground electrode 1, a gap support 4 forming a gap which becomes a generation space 3 between the ground electrode 1 and the high-voltage electrode 2, and insulating layers 5a, 5b formed on the electrode surfaces of the ground electrode 1 and the high-voltage electrode 2.例文帳に追加

このオゾン発生装置は、円筒状をなす接地電極１と、接地電極１の内側に配置された高圧電極２と、接地電極１と高圧電極２との間に生成空間３となるギャップを形成するギャップ支持体４と、接地電極１及び高圧電極２の電極表面に形成された絶縁層５ａ，５ｂとを備える。 - 特許庁

The high electron mobility transistor 1 comprises a drain electrode 5 and a source electrode 6 which have high breakdown strength GaN layer 3 and an AlGaN layer 4 formed sequentially on a semi-insulating substrate 2, removes both ends of the GaN layer 3 and the AlGaN layer 4, and comes into contact with both layers from the GaN layer 3 to the AlGaN layer 4.例文帳に追加

高電子移動度トランジスタ１は、半絶縁性基板２上に順に形成された高耐圧のＧａＮ層３及びＡｌＧａＮ層４を有し、このＧａＮ層３上のＡｌＧａＮ層４の両端部を除去し、このＧａＮ層３上からＡｌＧａＮ層４上に亘って、両層に接するようにドレイン電極５及びソース電極６を備える。 - 特許庁