1153万例文収録!

「p process」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > p processに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

p processの部分一致の例文一覧と使い方

該当件数 : 658



例文

Therefore, even if the circuit board P is mounted with its board surface in a nearly orthogonal direction to the assembling direction of the dashboard B and the instrument panel A, in the assembling process, the connector 29 reaches a fitting state by approaching against the connecting part Pa of the circuit board P in parallel with this board surface.例文帳に追加

したがって、回路基板Pが、その板面をダッシュボードBとインストルメントパネルAとの組付け方向に対して略直交方向に向けて取り付けられていても、組付け過程においてコネクタ29が回路基板Pの接続部Paに対しその板面と平行に接近することで嵌合状態に至る。 - 特許庁

A water-cooling unit 152 cools the water flowing out of a tank 130, and a heat exchanging unit 154 radiates the heat of a heat generation unit by executing the heat exchange between a paper sheet P in the conveying process or a first conveying passage PP1 to be heated by the paper sheet P, and water cooled by the water-cooling unit 152.例文帳に追加

水冷却部152は、タンク130から流出した水を冷却し、熱交換部154は、搬送過程にある用紙Pあるいは当該用紙Pにより加熱される第1の搬送路PP1と、水冷却部152による冷却後の水との間で熱交換を行うことにより、発熱部の放熱を行う。 - 特許庁

After forming the source and drain (n+ type semiconductor regions) of an MISFET, a p-type semiconductor region 10 is formed to suppress the short channel effect and the p-type semiconductor region 10 is formed at a minimum essential region by suppressing an impurity from diffusing due to the heat history of the process.例文帳に追加

MISFETのソース、ドレイン(n^+型半導体領域)を形成した後に、短チャネル効果を抑制するためのp型半導体領域10を形成し、プロセスの熱履歴による不純物の拡散を抑えることによって、必要最小限の領域にp型半導体領域10を形成する。 - 特許庁

To solve the problem in which when a plurality of semiconductor devices are manufactured utilizing a laminate structure including a p-type group III nitride semiconductor layer, subjected to etching and other process and divided into individual semiconductor devices, a leak current flows along a surface of the p-type group III nitride semiconductor layer exposed on a side surface of the individual semiconductor devices.例文帳に追加

p型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するp型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。 - 特許庁

例文

The N well-ion-implantation is carried out in the region where the oxide film 120 is removed, and a second alignment key 220 is formed in the inside of the region key, which is provided by removing the oxide film 120, by etching using a P well mask, in a process where the N well is formed using a P well-ion-implantation mask.例文帳に追加

前記酸化膜120が除去された領域にNウェルイオン注入を実行し、Pウェルイオン注入マスクを利用してNウェル形成工程時、前記酸化膜120除去により既設定された領域キーの内部にPウェルマスクを利用したシリコンエッチングで第2整列キー220を形成する。 - 特許庁


例文

In a multifunctional peripheral device 1, a standby time period set by a discharge timer 77a in a discharge time period setting process (S138) depends on at least one of conditions of a kind of recording paper P staying in a conveyance path, the thickness of the recording paper P and the ambient temperature of the multifunctional peripheral device 1.例文帳に追加

多機能周辺装置1によれば、排出時間セット処理(S138)により排出タイマ77aにセットされる待機可能時間は、搬送経路に待機させられた記録用紙Pの種類、記録用紙Pの厚み、または多機能周辺装置1の環境温度のうち少なくとも1つの条件に応じたものである。 - 特許庁

The terminals 2 and 3 can be constituted as contact structures between a metallic wiring layer and the N- and P-type well regions and, in addition, as stack VIA structures between many metallic wiring layers and the N- and P-type well regions in accordance with the manufacturing process of the semiconductor integrated circuit device that realizes the basic cell 1.例文帳に追加

メタル配線層とN型及びP型ウェル領域とのコンタクト構造として構成することができるほか、基本セル1を実現する半導体集積回路装置の製造プロセスに応じて多層のメタル配線層とN型及びP型ウェル領域とのスタックVIA構造として構成することもできる。 - 特許庁

Only silicon tetrachloride is used for an etching gas when a cathode is formed on a n-type semiconductor layer by removing a part of a light emitting layer and a p-type semiconductor layer in reactive-ion etching process after the n-type semiconductor layer, light emitting layer and p-type semiconductor layer are sequentially laminated on a substrate.例文帳に追加

基板上にn型半導体層、発光層及びp型半導体層をこの順序で積層した後、発光層およびp型半導体層の一部を反応性イオンエッチング法により除去してn型半導体層上に負極を形成する際に、エッチングガスに四塩化珪素のみを用いる。 - 特許庁

The method for cleaning the Ni-P plating substrate in a process of performing Ni-P plating on an aluminum substrate and then immersing the plating substrate in rinse water, comprises keeping the temperature (T) of the above rinse water at 50°C or higher, and controlling a raising speed (V) of raising the above plating substrate from the above rinse water, according to the rinse water temperature (T).例文帳に追加

アルミニウムサブストレートにNi−Pめっきを施した後に、該めっき基材を洗浄水に浸漬して洗浄する方法において、前記洗浄水温度(T)を50℃以上とするとともに、前記洗浄水から前記めっき基材を引き上げる引き上げ速度(V)を洗浄水温度(T)に応じて制御する。 - 特許庁

例文

Under Exchange Act Section 13(p)(1)(C), the Commission may determine an issuer’s independent private sector audit or other due diligence processes to be unreliable and any Conflict Minerals Report that relies on such unreliable due diligence process would not satisfy the statute’s reporting requirement.例文帳に追加

証取法第13(p)(1)(C)条に基づき、SECは、発行人の独立した民間部門による監査、またはその他のデュー・ディリジェンス・プロセスを信頼できるものではないと判断する可能性があり、そのような信頼できないデュー・ディリジェンス・プロセスに基づく紛争鉱物報告書は、法律の報告要件を満たさないことになる。 - 経済産業省

例文

In this bill receiving and paying machine 1, provided with the safe 500 mountable and demountable to the machine body, a transactional bill storage part 507 for storing the receiving and paying transaction bills P, and a rejected bill storage part 506 for storing the rejected bills P found in the paying process, are integrally mounted in the safe 500.例文帳に追加

装置本体に対して着脱自在な金庫500を備える紙幣入出金装置1において、前記金庫500に、入出金取引紙幣Pを収納する取引紙幣収納部507と、出金処理時に発見したリジェクト紙幣Pを収納するリジェクト紙幣収納部506とを一体的に設ける。 - 特許庁

This pipe burying construction method is featured by being basically composed of a process of performing ground improvement work on a pipe burying expected area, a process of inserting and supporting a buried pipe P in an unhardened state of the ground of a ground improved area Y and a process of connecting the adjacent pipe ends when necessary after hardening the ground of a pipe inserted and buried part.例文帳に追加

本発明は基本的に、管埋設予定域に地盤改良工事を施す工程と、地盤改良された区域Yの地盤が未硬化の状態で埋設管Pを挿入支持する工程と、管が挿入埋設された部分の地盤が硬化した後に、必要に応じて隣接する管端を接続する工程とからなることを特徴とする管埋設工法である。 - 特許庁

The protective film bonding method includes a process for confirming surface finish quality required in the metal strip S as the attribute data of the metal strip S, a process for calculating an influence coefficient X on the basis of the confirmed surface finish quality and a process for determining the pressing force P of the protective film 6 to the surface of the metal strip S on the basis of the calculated influence coefficient X.例文帳に追加

保護フィルムの貼付方法は、金属帯Sに求められる表面仕上品質を金属帯Sの属性データとして認識する工程と、認識された表面仕上品質に基づいて影響係数Xを算出する工程と、算出された影響係数Xに基づいて、金属帯Sの表面に対する保護フィルム6の押圧力Pを決定する工程とを含む。 - 特許庁

Then the transmission apparatus 10 once receiving the P-RDI places an Ethernet signal to the user device 50 in a signal-less state to inform the user device 50 of the fault, thereby urging the user device to perform a fault-avoiding process.例文帳に追加

そして、伝送装置10はP−RDIを受信すると、ユーザ装置50へのイーサネット信号を無信号状態とすることによりユーザ装置50に障害を通知し、障害回避処理を促すようにした。 - 特許庁

To prevent gate insulating film penetration in a dry etching process when forming a gate electrode pattern in a semiconductor apparatus in which gate structures of an n-channel and that of a p-channel are different from each other and which has metal gate electrodes.例文帳に追加

nチャネル及びpチャネルのゲート構造が異なり且つメタルゲート電極を有する半導体装置において、ゲート電極パターン形成時のドライエッチングでゲート絶縁膜の突き抜けが発生しないようにする。 - 特許庁

Each heat treatment unit 22 connects three modules, namely, a process module (P/M) 24, a transfer module (T/M) 26, and a load lock module (LL/M) 28 in a row in X direction across gate mechanisms 30, 32.例文帳に追加

各熱処理ユニット22は、3つのモジュールつまりプロセス・モジュール(P/M)24、トランスファ・モジュール(T/M)26およびロードロック・モジュール(LL/M)28をゲート機構30,32を挟んでX方向一列に接続している。 - 特許庁

A timer starts clocking (S16), and the character "P" is displayed to indicate the loading of the program on the display until the conclusion of a predetermined elapsed time from the start of loading (S18: No) even if the loading process is completed (S17).例文帳に追加

タイマーによる計時動作が開始され(S16)、読み込み処理が終了した場合であっても(S17)、読込み開始から所定時間がタイムアップするまで、文字「P」により表示装置に識別表示される(S18:No)。 - 特許庁

To prevent a large current from flowing owing to variance of a process, etc., by controlling the operations of a P-channel transistor and an N- channel transistor of the output stage in a power circuit which drives a load on a push-pull basis.例文帳に追加

プッシュプル方式により負荷を駆動する電源回路において、出力段のPチャネルトランジスタとNチャネルトランジスタの動作を制御することによって、プロセス等のばらつきにより大電流が流れることを防止する。 - 特許庁

In a formation process of pixel separation wells PS, ions of impurities are implanted in regions interposing a plurality of pixels P therebetween out of formation regions of the pixel separation wells PS to form first pixel separation wells PS1.例文帳に追加

画素分離ウェルPSの形成工程では、画素分離ウェルPSの形成領域のうち、複数の画素Pを間に挟む領域に、不純物をイオン注入して、第1の画素分離ウェルPS1を形成する。 - 特許庁

To provide a process for fabricating a thermoelectric element in which temperature difference power generation (thermal power generation) by Seebeck effect or electronic cooling/heat generation by Peltier effect can be attained using P type and N type thermoelectric semiconductor materials.例文帳に追加

本発明は、P型及びN型熱電半導体材料を用いて、ゼーベック効果による温度差発電(熱発電)や、ペルチェ効果による電子冷却・発熱を可能とする熱電素子の製造方法を提供する。 - 特許庁

Since the diffusion factor of arsenic (As) is small when compared with that of phosphorus (P), impurity diffusion (profile diffusion) by heat treatment in the manufacturing process is suppressed significantly when compared with a phosphorus-doped substrate by prior art.例文帳に追加

これによって、砒素(As)の拡散係数がリン(P)に比べて小さいことから、従来手法によるリンドープ基板に比べて製造工程における熱処理による不純物拡散(プロファイル拡散)を大幅に抑制する。 - 特許庁

By blowing gas flow G containing an active species generated by air discharge P from the reaction container 1 to supply to a processed object 4, the surface treatment device to process a surface treatment of the processed object 4 is operated.例文帳に追加

気体放電Pにより生じる活性種を含むガス流Gを反応容器1から吹き出して被処理物4に供給することによって、被処理物4の表面処理を行う表面処理装置に関する。 - 特許庁

During operation, the first clearance ▵1 is narrowed by shifting the moving block 130 to the side of a first differential exhaust seal 150 (a first guide surface), whereby an environment of a process chamber P can be protected.例文帳に追加

一方、動作時には、移動ブロック130を第1の差動排気シール150(第1の案内面)側に寄せることで第1の隙間Δ1を狭くし、それによりプロセス室Pの環境を保護することができる。 - 特許庁

To fabricate a high quality J-FET element by a simple manufacturing process by forming an N-channel type J-FET(junction field effect transistor) element in a P-well region, having each region of an NPN transistor for common use.例文帳に追加

Pウェル領域内にNチャネル型のJ−FET素子を形成し、且つNPNトランジスタの各領域を共用して形成することにより、高性能のJ−FET素子を簡素な製造工程で形成すること。 - 特許庁

A wafer W on which needle-like projections T are generated on a surface side bevel part and a complex compound P adheres to a rear face side bevel part by being exposed in an etching process is placed on a rotary stage in a vacuum chamber.例文帳に追加

エッチング工程にて曝されて表面側ベベル部に針状突起群Tが生成され、また裏面側のベベル部に複合化合物Pが付着したウエハWを真空室内の回転ステージに載置する。 - 特許庁

The tablets P carried to the downstream side along each carrying groove 22a and 23a of the chute 21 for carrying are taken out via an article take-out port 26 and a coiled tube 32 to be fed to the next process.例文帳に追加

なお、搬送用シュート21の各搬送溝22a,23aに沿って下流側に搬送されてきた錠剤Pは、物品取出口26およびコイル状チューブ32を介して取り出され、次工程へ送られる。 - 特許庁

First, as a first winding process W1, during the back-and- forth movement M3 of the nozzle 4 between the outside winding position P and the inside winding position Q, a winding operation at e.g. about 10 to 90% of the total winding amount is performed.例文帳に追加

まず第1巻線工程W1として、ノズル4を外側巻線位置Pと内側巻線位置Qとの間で前後動M3させながら、例えば総巻線量の10〜90パーセントの巻線を行う。 - 特許庁

When a control unit determines a deviation of the sheet larger than a deviation determination threshold Dth for determining a deviation of the sheet P based on a second conveyance position, the control unit uses both of writing position correction and sheet oscillation process.例文帳に追加

制御部は、第2の搬送位置に基づいて用紙Pの片寄りを判定する片寄判定値Dthよりも大きな用紙片寄りを判定した場合には、書き込み位置補正と用紙揺動処理とを併用する。 - 特許庁

Moreover, in the process of mounting the plug body P on the pipe joint 11, the bending part 14 is flexibly bent inside as shown in Fig.3, so that the seal protrusion 15 can easily pass over an external thread part 11a.例文帳に追加

しかも、プラグ本体Pを管接手11に装着する過程で、上記屈折部14が図3に示すように、内側に柔軟に折れ曲がり、シール突部15が雄ねじ部11aを乗り越えやすくしている。 - 特許庁

To create an alkali-free glass desirable as a glass substrate for an organic EL display, especially an alkali-free glass which is resistant to thermal shrinkage in a p-Si*TFT production process and besides is excellent devitrification resistance and meltability.例文帳に追加

有機ELディスプレイ用ガラス基板に好適な無アルカリガラス、特にp−Si・TFTの製造工程において、熱収縮し難く、且つ耐失透性や溶融性に優れる無アルカリガラスを創案すること。 - 特許庁

To provide a process for efficiently producing a particulate phosphor represented by Y(V, P)O_4:A, wherein A represents a rare earth metal other than yttrium, whose luminance is less reduced by initial UV irradiation.例文帳に追加

初期の紫外線照射による発光輝度の低下が少ない、ナノサイズのY(V,P)O_4:A(Aは、イットリウム以外の希土類金属を示す。)で表される微粒蛍光体を効率よく製造する方法を提供する。 - 特許庁

Various kinds of ion generated at an ion source 1 are put on a revolving track P, differences of the target ion and the other kinds of ion are enlarged during the process of revolution, and unnecessary kinds of ion are discarded out of the track by a deflection electrode.例文帳に追加

イオン源1で発生させた各種イオンを周回軌道Pに乗せ、周回させる過程で目的イオンとそれ以外のイオンとの差を拡大させ、不要なイオンを偏向電極2により軌道P外に廃棄する。 - 特許庁

Concretely, after the first process is performed, a simulation determines the position P where a common mode current leaking from the common mode choke coil 1 and a common mode current reflected by a connector 120 mutually cancel or weaken.例文帳に追加

具体的には、第1の過程を実行し、コモンモードチョークコイル1から漏れたコモンモード電流とコネクタ120で反射されたコモンモード電流とが打ち消し合い又は弱め合う位置Pをシミュレーションで決定する。 - 特許庁

When a both surface copying is conducted after the ACC computation process, image processing is conducted using the held ACC data as feedback values and image forming to each surface of a recording medium P is conducted.例文帳に追加

こうしてACC演算処理が行われた後で両面コピーが行われる際には、保持されたACCデータをフィードバック値として使用して画像処理を行い、記録媒体Pの各面への画像形成が行われる。 - 特許庁

To simplify a manufacturing process, to simplify a circiut layout and to make a circuit operation correct by providing a shift register unit including only either one of p-type transistors or n-type transistors, thereby reducing the number of transistors.例文帳に追加

p型またはn型のいずれかのトランジスタのみを含むシフトレジスタユニットを提供することで、トランジスタ数を減らして製造工程簡略化・回路レイアウトの単純化を図り、さらに、回路動作をより精確とする。 - 特許庁

The sheet post-treatment device includes a processing unit 4 in which a transporting path P for feeding in the sheets in the specified transporting direction is bounded and which performs a post-treatment of the stapling process for each bundle of sheets fed to the transporting path.例文帳に追加

処理ユニット4にはシートが所定の搬送方向に沿って送入される搬送経路Pが規定され、処理ユニットは、搬送経路に搬送されたシート束についてステイプル処理等の後処理を行う。 - 特許庁

The method of manufacturing the photovoltaic element including an n-type semiconductor substrate, an amorphous or microcrystalline n-type semiconductor layer provided on the semiconductor substrate, and an amorphous or microcrystalline p-type semiconductor layer provided on the semiconductor substrate includes a process of forming the p-type semiconductor layer after a process of forming the n-type semiconductor layer.例文帳に追加

本発明に係る光起電力素子の製造方法は、n型の半導体基板と、前記半導体基板上に設けられる非晶質又は微結晶のn型半導体層と、前記半導体基板上に設けられる非晶質又は微結晶のp型半導体層と、を備える光起電力素子の製造方法であって、前記n型半導体層を形成する工程を経た後に前記p型半導体層を形成する工程を含む。 - 特許庁

To provide a method for manufacturing a GaN-based semiconductor device which is capable of lowering its operation voltage while making productivity improvements and reducing manufacturing costs by manufacturing a p-type GaN-based semiconductor without performing additional heat treatment process after the lamination process a semiconductor layer is completed.例文帳に追加

半導体層の積層工程後に別途の熱処理工程を行うことなくp型GaN系半導体を作製することで、生産性の向上およびコストの低下を図りつつ、素子の動作電圧を低くすることが可能な、GaN系半導体素子の製造方法を提供することを目的とする。 - 特許庁

With a thermal CVD (chemical vapor deposition) method for forming a transparent conductive film on a base body, a transparent conductive tin oxide (SnO_2) film (P) can be obtained in a process (S1) of evaporating a solid raw material (R) by direct heating and a process (S2) of depositing raw material gas on the heated base body.例文帳に追加

基体上に透明導電膜を形成する熱CVD(化学気相成長)法であって、固体原料(R)を直接加熱により気化させる工程(S1)と発生した原料ガスを加熱基体に堆積させる工程(S2)により透明導電性酸化スズ(SnO_2)膜(P)を得ることができる。 - 特許庁

The manufacturing method for this compound semiconductor equipment comprises a process of letting silica of10^16 cm^-3 to10^17 cm^-3 contained in a first semiconductor layer 25 composed of p-type nitride compound or a first semiconductor layer 26 composed of i-type nitride compound, each of which contains magnesium, and then process to etch the first semiconductor layers 25 and 26.例文帳に追加

化合物半導体装置の製造方法は、マグネシウムを含有する、p型若しくはi型の窒化物系化合物からなる第1半導体層25、26に1×10^16cm^-3〜8×10^17cm^-3の珪素を含有させる工程と、その後、第1半導体層25、26をエッチングする工程とを具備する。 - 特許庁

This method of fixing the aerial cable conductor joint P has a process of fixing the joint firmly to a joint supporting frame 11 provided on a support Q via a fixer 20A, and a process of holding the cable 31 in the vicinity of at least one end of the joint by a holder 20B.例文帳に追加

本発明に係る架空ケーブル導体接続部Pの固定工法は、接続部を固定用装置20Aを介して、支持物Q上に設置した接続部支持用架台11に強固に固定する工程と、接続部の少なくとも一方の端部近傍のケーブル31を把持用装置20Bによって把持する工程とを有する。 - 特許庁

The micromirror device is obtained by using a semiconductor anisotropic etching process to process a silicon substrate and has a structure, wherein a shear-type strain gauge 3 which measures the angle of rotation of a mirror 1 and utilizes a piezoresistance effect is provided in a torsion bar 2 divided p-type or n-type semiconductor areas in a perpendicular direction of the silicon substrate.例文帳に追加

半導体異方性エッチングプロセスを使用してシリコン基板を加工したマイクロミラーデバイスであって、シリコン基板の厚さ方向にp型またはn型の半導体領域に分割したトーションバー2に、ミラー1の回転角を測定するピエゾ抵抗効果を利用したせん断型歪ゲージ3を設けた構造を特徴とする。 - 特許庁

The semiconductor laser device has a first current constriction layer 17 formed between a p-side electrode 19 and an active layer 14 on a substrate 11 through an oxidation process, and a second current constriction layer 22 formed between the active layer 14 and the first current constriction layer 17 not through the oxidation process.例文帳に追加

基板11上のp側電極19と活性層14との間に酸化工程を経て形成される第1の電流狭窄層17を有し、かつ、活性層14と第1の電流狭窄層17との間に酸化工程を経ることなく形成された第2の電流狭窄層22を有する。 - 特許庁

A gate insulating film 4 is formed so as to extend from the interior of the trench 8 to the surface of the p-base 2 of the semiconductor substrate by a thermal process, and also impurity ions of high concentration implanted to the front layer of the p-base 2 and the bottom part of the trench 8 are activated to form a source region 3 and a well region 10 at the same time.例文帳に追加

そして、熱処理によってトレンチ8内部から半導体基板のpベース2表面にまで延在するようにゲート絶縁膜4を形成するとともに、pベース2の表層およびトレンチ8底部に注入された高濃度の不純物イオンを活性化させてソース領域3およびウェル領域10を同時に形成するものである。 - 特許庁

The β fiber orientation grains particularly in a rolled texture in the texture of a P based copper tube or an Sn-P based copper tube having a specified composition are suppressed by devising production conditions such as process annealing to increase a ratio between fracture strength and tensile strength, thus, even when its wall thickness is thinned, the balance between the fracture strength and bending workability of the steel tube is improved.例文帳に追加

特定組成のP系銅管あるいはSn−P系銅管の集合組織における、特に圧延集合組織のβファイバー方位粒を、中間焼鈍などの製造条件を工夫することで抑制して、破壊強度と引張強さの比を大きくし、肉厚を薄くしても、この銅管の破壊強度と曲げ加工性とのバランスを向上させる。 - 特許庁

After a bottomed cylindrical preform P taken out from a mold for injection molding is received, an arrangement interval of the preform is shortened, a bottom part is protruded downwards, the preform is mounted on a preform pallet 20, cooled by blowing an air upwards toward a bottom part of the preform P from below the preform pallet 20, and discharged by conveying in conformance to the following process.例文帳に追加

射出成形用の金型から取り出された有底筒状のプリフォームPを受け取った後、当該プリフォームの配列間隔を縮めて底部を下方に突出させてプリフォームパレット20に搭載し、このプリフォームパレット20の下方から前記プリフォームPの底部に向けてエアを上方に吹き付けて冷却し、次工程に合わせて搬送排出するようにする。 - 特許庁

When all the products P are sucked by repeating this process, the product sucking means 59 is moved above a product stacking means 55 and the product stacking means 55 is moved and positioned in the direction orthogonal to the carry-out direction of the product sucking means 59, and the product sucking means 59 is lowered to stack the product P.例文帳に追加

この工程を繰り返して、全ての製品Pを吸着したら、製品吸着手段59を製品集積手段55の上方まで移動させると共に製品集積手段55を製品吸着手段59の搬出方向に直交する方向に移動・位置決めし、製品吸着手段59を下降させて製品Pを集積する。 - 特許庁

In the process, by front/back identifying sensors 31-33 corresponding to the guide grooves of the respective lines, the front or the back of the electronic part P fed along the guide groove is identified and according to the identification result, the electronic part P with inappropriate front or back is ejected from the guide groove by an air blow and returned into the vibration bowl 11.例文帳に追加

その過程で、各列の案内溝に対応する表裏識別センサ31〜33により、当該案内溝に沿って送り出される電子部品Pの表裏が識別され、その識別結果に応じてエアーの吹き出し等により表裏が適切でない電子部品Pが当該案内溝から排出され、振動ボウル11内に戻される。 - 特許庁

The solar battery manufacturing method includes a process for forming pn-junction by heating after applying a phosphoric acid aqueous solution to the main surface of a p-type crystal silicon substrate, and is characterized by forming a silicon nitride thin film on the main surface of the p-type crystal silicon substrate before being applied with the phosphoric acid aqueous solution.例文帳に追加

p型結晶シリコン基板の主面上にリン酸水溶液を塗布した後に加熱することによりpn接合を形成する工程を備え、前記リン酸水溶液を塗布する前に、前記p型結晶シリコン基板の主面上に薄い窒化シリコン膜を形成することを特徴とする太陽電池の製造方法により、上記の課題を解決する。 - 特許庁

例文

The plasma processing device guides the microwaves M transmited inside a wave guide 3 from first and second slot antennas provided to a magnetic field surface H, forms a surface wave S, produces surface wave excitated plasma P by exciting process gas inside a chamber 4 by the surface wave S and processes a processing object by the plasma P.例文帳に追加

プラズマ処理装置は、導波管2内を伝播するマイクロ波Mを磁界面Hに設けられた第1および第2のスロットアンテナからマイクロ波導入窓3に導き、表面波Sを形成し、表面波Sによってチャンバー4内のプロセスガスを励起して表面波励起プラズマPを生成し、このプラズマPにより被処理物を処理する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS