「small gate」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The resulting uniform thickness of the BPSG film from the wafer, regardless of the coarseness and denseness refraction of the gate electrode forming region, makes an etching rate between contact holes uniform to be able to form the contact holes having a small variation in the leakage current value.例文帳に追加

その結果、ゲート電極形成領域の疎密にかかわらず、基板からのＢＰＳＧ膜厚が均一となるため、コンタクトホール間のエッチングレートが均一となり、コンタクト抵抗、リーク電流値のばらつきの少ないコンタクトホールを形成することが出来る。 - 特許庁

The stabilization circuit is arranged at the position of the gate leading electrode 10 of a semiconductor transistor, so that an occupation area on a semiconductor substrate 1 can be made small, and therefore, a semiconductor device 1 comprised of the stabilization circuit and the semiconductor transistor can be made compact and cost can be also reduced.例文帳に追加

安定化回路は、半導体トランジスタのゲート引き出し電極１０の位置に構成されるので、半導体基板１上の占有面積を小さくすることができ、よって、安定化回路および半導体トランジスタからなる半導体装置１の小型化を実現し、コストを低く抑えることができる。 - 特許庁

Through the configuration above, since electric components on the ordinary path 21a and electric circuits (140, 150) or the like to be connected to the ordinary path 21a can be shared in common (made common), so as to minimize the so called 'insertion loss', and the small-sized gate controller with smaller weight can be realized.例文帳に追加

この様な構成により、通常経路２１ａ上の電気素子や、通常経路２１ａに接続すべき電気回路（１４０，１５０）等を、共有化（共通化）できるので、所謂「挿入損」を最小限に抑えることが可能となり、また、より軽量で小型のゲート制御装置を実現することができる。 - 特許庁

The gate input capacitor of the MOSFET 2 is discharged at first by a large current on a power MOSFET 2 off-command, and then is discharged by a small current when the forward voltage of the diode 3 is generated.例文帳に追加

パワーＭＯＳＦＥＴ２のオフ指令に基づいて当初、大電流で前記パワーＭＯＳＦＥＴ２のゲート入力容量から放電し、ダイオード３での順方向電圧が発生すると、小電流でパワーＭＯＳＦＥＴ２のゲート入力容量から放電する。 - 特許庁

When the source-drain diffusion layer of an MOSFET is formed, a gate electrode 13 having a sidewall is formed at first and In or As ions are implanted from a direction aligned with the orientation face of a substrate 1 using the gate electrode 13 as a mask thus forming a deep SD region 24 having a channeling tail of small concentration gradient in the depth direction of the substrate.例文帳に追加

ＭＯＳＦＥＴのソース・ドレイン拡散層を形成するにあたって、まず側壁を有するゲート電極１３を形成し、これをマスクとし且つ基板１１の配向面と整合した方向からＩｎ又はＡｓイオン注入を行って、基板深さ方向に濃度勾配が小さなチャネリングテールを有するディープＳＤ領域２４を形成し、次いで、Ｂ又はＡｓの通常のイオン注入によってソース・ドレイン領域２５を形成する。 - 特許庁

To provide a molding method of a liquid crystal polyester resin composition capable of suppressing the occurrence of sagging or a mold blister of a molded article during an injection molding of a molded article having a small gate cross-section area and capable of stably producing a molded article excellent in mechanical properties such as an Izod impact strength, and heat resistance.例文帳に追加

ゲート断面積の小さい成形品の射出成形時のハナ垂れや成形品のモールドブリスターの発生を抑えられ、アイゾット衝撃強度などの機械的特性や耐熱性が優れた成形品を安定して製造することができる液晶ポリエステル樹脂組成物の成形方法を提供すること。 - 特許庁

Among the incident light, the light reflecting on an upper surface of a gate electrode 504 of the transfer MOS transistor, is reflected on a first layer metal 521 right above a poly silicon, and a plurality times of reflection are repeated before coming into the floating diffusion part, thereby, the light reduces sufficiently, and a false signal becomes very small.例文帳に追加

入射光のうち、転送ＭＯＳトランジスタのゲート電極５０４上面で反射した光は、ポリシリコン直上の第一層メタル５２１で反射されるので、フローティングディフュージョン部に入射する前に複数回の反射を繰り返すので、充分に減衰し、偽信号はきわめて小さくなる。 - 特許庁

In a manner where a display unit is constituted of an OLED panel, loads are small when a screen is in a black display state, thereby, the charges of rectifying capacitors 171 and 172 are hardly discharged and remain when the DC/DC converter 166 is turned off after the BLACK/MASK processing, and the voltage setting in the gate driver 163 is turned off thereafter.例文帳に追加

表示器がＯＬＥＤパネルにて構成されている場合、画面が黒表示の状態では負荷が小さい為、ＢＬＡＣＫ ＭＡＳＫ処理後に、ＤＣ／ＤＣコンバータ１６６を電源オフし、さらにその後、ゲートドライバ１６３の電圧設定をオフにしたとき、整流コンデンサ１７１，１７２の電荷が殆ど放電されずに残っている。 - 特許庁

In the case that a current drive capability of a transistor(TR) 6 is small due to manufacturing tolerance of the process, since a high level outputted from a TR 8 decreases and a high level given to a gate of a TR 14 decreases, the TR 14 is conductive strongly to correct deficient of current supply by a TR 6 via TRs 13, 14.例文帳に追加

トランジスタ６の電流駆動能力がプロセスの製造ばらつきなどによって小さい場合、トランジスタ８から出力されるハイレベルが下がり、トランジスタ１４のゲートに入力されるハイレベルも下がるのでトランジスタ１４はより強くＯＮし、トランジスタ１３，１４を介してトランジスタ６における電流供給の不足分が補正される。 - 特許庁

To provide a MOS transistor having an intermediate breakdown voltage structure including a large drain breakdown voltage, small capacitance between a source-drain region and a gate electrode and a high junction breakdown voltage of a channel stop and the source-drain region formed under a field oxide film and capable of controlling the drain breakdown voltage by a simple process.例文帳に追加

ドレイン耐圧が大きく、・ドレイン・ソース領域とゲート電極間の容量が小さく、・フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを簡単なプロセスにより提供することを目的とする。 - 特許庁

An electronic endoscope device for connecting electronic endoscopes 10 having different length with a processor device 12 is provided with a reference delay amount generating circuit 24 which generates a signal with rough reference delay amounts and a small delay amount generating circuit 26 which generates a signal with shorter delay amounts than the reference delay amounts by using a gate delay element or the like.例文帳に追加

異なる長さを持つ電子内視鏡１０をプロセッサ装置１２に接続する電子内視鏡装置において、大まかな基準遅延量の信号を発生する基準遅延量発生回路２４と、ゲート遅延素子等を用いて上記基準遅延量よりも短い遅延量の信号を発生する小遅延量発生回路２６とを備える。 - 特許庁

Output voltage of a differential amplifier circuit A2 with small amplitude is amplitude-extended by an amplitude extension circuit constituted by an inverter circuit including an NMOS transistor M4 and a resistor R4 so as to fully swing with an amplitude between a grounding voltage to about an input voltage Vin, and inputted to a gate of a PMOS transistor M3 directly controlling an output transistor M1.例文帳に追加

振幅の小さい差動増幅回路Ａ２の出力電圧を、ＮＭＯＳトランジスタＭ４及び抵抗Ｒ４からなるインバータ回路で構成した振幅拡張回路によって、接地電圧から入力電圧Ｖｉｎ近傍までの振幅でフルスイングするように振幅拡張を行って、出力トランジスタＭ１を直接制御するＰＭＯＳトランジスタＭ３のゲートに入力するようにした。 - 特許庁

In the case that the current drive capability of a TR 11 is small, since a low level of an output section 5 is increased to increase a low level given to a gate of a TR 19, the TR 19 is conductive more strongly and TRs 19, 20 correct the deficiency of the current flowing through the TR 11.例文帳に追加

トランジスタ１１の電流駆動能力が小さい場合には、出力部５のローレベルが上がってしまうことによって、トランジスタ１９のゲートに入力されるローレベルも上がり、トランジスタ１９がより強くＯＮし、トランジスタ１９，２０によってトランジスタ１１を介して流れる電流の不足分を補正する。 - 特許庁

To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and the source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique.例文帳に追加

ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。 - 特許庁

To provide an input/output structure of a semiconductor by which a high frequency power amplifier can be made small-sized and low-priced by making it possible to greatly reduce phase differences between width-directional center parts and edge parts of the gate electrode and drain electrode of an FET and improve the maximum capable power gain and power addition efficiency of a part of the FET.例文帳に追加

ＦＥＴのゲート電極、ドレイン電極の幅方向での中央部とエッジ部の位相差を大幅に低減し、ＦＥＴ１部の最大有能電力利得および電力付加効率を向上させることが可能となり、高周波電力増幅器の小形化、低価格化が可能となる半導体の入出力構造を提供すること。 - 特許庁

To provide a locking/unlocking technique for a gate door capable of preventing small animals from entering while ensuring security during the entry of those people concerned, allowing the entry of the following person only by the unlocking operation by that person, and allowing the easy locking/unlocking operation from the inside to allow the easy exit when a person desires to exit from the inside.例文帳に追加

関係者の入門中についてもセキュリティーを確保しつつ小動物の侵入を防ぎ、次の入門者の入門を本人の解錠操作のみによって実現でき、また、内側からの施解錠操作が容易に行えて内側から退出したい場合に容易に退門することが可能な門扉の施解錠技術を提供する。 - 特許庁

To provide an entrance/exit management system using a card reader radio terminal, which enables passage of persons through a gate using a primary authentication with only ID checking and a secondary authentication with full data for authentication, including a large-sized facial portrait in combination so as to handle the authentication process depending on circumstances whether the number of persons entering/exiting is large or small.例文帳に追加

ＩＤチェックのみの一次認証と大型顔写真を含む認証フルデータによる二次認証を並用し、入退場者が多い場合も少ない場合も認証処理を臨機応変に捌いてゲートを通過させることが可能なカードリーダ無線端末を用いた入退場管理システムを提供する。 - 特許庁

To provide a by-pass gate on the abnormal water level in a waterway protecting a screen circulating type dust collector and preventing the rise of the water level upstream of the dust collector by rapidly opening a by-pass waterway with small power to discharge inflow water as it is untreated to the outside of the dust collector without receiving much flowing water resistance at the occurrence of the abnormal water level.例文帳に追加

異常水位発生時において流水抵抗をあまり受けることなく、小さな動力で迅速にバイパス水路を開放して流入水を未処理のまま除塵機外へ放出するようにしてスクリーン循環式除塵機を保護するとともに除塵機の上流側の水位の上昇を防ぐようにした水路における異常水位時のバイパスゲートを提供すること。 - 特許庁

A first sidewall 111 composed of a stress film having expandability itself is formed on a side face of a gate electrode 101, a second sidewall 112 composed of a film having small stress relative to it is formed on the first sidewall 111, and a semiconductor layer, which is, for example, an SiC layer 104 is separated from the first sidewall 111 by the second sidewall 112.例文帳に追加

ゲート電極１０１の側面に、自身は膨張性を有する応力膜からなる第１のサイドウォール１１１と、第１のサイドウォール１１１上にこれに比して応力の小さい膜からなる第２のサイドウォール１１２とが形成されており、半導体層、例えばＳｉＣ層１０４が第２のサイドウォール１１２により第１のサイドウォール１１１から離間する。 - 特許庁

To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique.例文帳に追加

ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。 - 特許庁

In the process of manufacturing a ringed bonded magnet, molten resin material 4 comprising thin small thin magnetic powder is injected from gates 2 prepared in two or more positions in a circumferential direction into a circular cavity 1, the molten resin material 4 injected from each gate 2 is turned to the same circumferential direction of the cavity 1 to be injected.例文帳に追加

円環状のキャビティ１内へ周方向の複数位置に設けたゲート２から薄細片状の磁性粉を含む溶融樹脂材４を射出してリング状ボンド磁石を製造する方法において、各ゲート２から射出される溶融樹脂材４を、キャビティ１の同一周方向へ向けて射出するようにする。 - 特許庁

The frequency or the duty of the pulse is set to a small value for predetermined period from the start of inputting the pulse for turning on the fet to the gate.例文帳に追加

パルストランスの一次側のスイッチング素子を高周波でオン、オフすることで、パルストランスの二次側に発生する高周波パルスをＦＥＴのゲートに印加し、その高周波パルスの周期よりも長い期間にわたり、ＦＥＴを連続オンまたはオフさせる電源装置において、ＦＥＴをオンさせる高周波パルスがゲートに入力され始めてから所定期間、高周波パルスの周波数あるいはデューティを小さく設定する。 - 特許庁

To provide an MOS transistor having a high drain breakdown voltage, small capacitance between a drain-source region and a gate electrode, and a high junction breakdown voltage of a channel stop and a source-drain region formed under a field oxide film, which are impossible in a conventional MOS transistor having an LDD structure and having an intermediate breakdown voltage structure capable of controlling the drain breakdown voltage.例文帳に追加

本発明は、従来のＬＤＤ構造を有するＭ０Ｓ型トランジスタでは不可能であったドレイン耐圧が大きく、ドレイン・ソース領域とゲート電極間の容量が小さく、フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを提供することを目的とする。 - 特許庁

In a downstream token sorting device 34, a large-diameter token slide contact part 520 in a notch 514 of a gate plate 302 is located higher than the upper end of a small-diameter token.例文帳に追加

下流側メダル選別装置３４において、ゲートプレート３０２の切欠き５１４の大径メダル摺接部５２０が小径メダルの上端よりも高く位置しているので、スロットマシンに使用するメダルとして直径が３０mmの大径メダル７０１を選択した場合、メダル投入口７２に投入された小径メダルは、メダルブロッカ２５１により上部が切欠き５１４から押し出され、ゲートプレート３０２の傾斜壁部５１５へ倒され、転送レール部５１１から脱落する。 - 特許庁