「A bit more」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.例文帳に追加

所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

To provide a method of manufacturing an optical recording medium which is capable of making groove patterns or information bit patterns fine and more particularly making the width of the grooves or information bits narrower and a method of manufacturing a master disk and stamper to be used for the same.例文帳に追加

グルーブパターンあるいは情報ピットパターンの微細化、特にグルーブまたは情報ピットの幅を狭くすることが可能な光学記録媒体の製造方法とそれに用いる原盤およびスタンパの製造方法を提供する。 - 特許庁

To provide a rotary hammering type boring device capable of applying a hammering force corresponding to the geology of the hard ground such as a base rock, the soft ground or the like, reducing damage to the device caused by the hammering force, and improved to obtain more efficient excavating operation including an outer bit.例文帳に追加

岩盤等の硬質の地盤や軟弱な地盤などの地質に応じた打撃力の付与が可能で、打撃力によって生じる装置の損傷を軽減することができ、またアウタービットを含めて、より効率的な掘削動作が得られるように改良した回転打撃式削孔装置を提供する。 - 特許庁

A method for transmitting image data GD is provided, wherein each pixel PIX includes sub-pixels of a plurality of colors and the luminance of each sub-pixel is represented by m-bit luminance data R[m-1:0], G[m-1:0], B[m-1:0] (where m represents an integer of 2 or more).例文帳に追加

各画素ＰＩＸが複数の色のサブピクセルを含み、各色のサブピクセルの輝度がｍ（ｍは２以上の整数）ビットの輝度データＲ［ｍ−１：０］、Ｇ［ｍ−１：０］、Ｂ［ｍ−１：０］で表される画像データＧＤの伝送方法が提供される。 - 特許庁

To realize a semiconductor memory of which area can be reduced more by reducing the number of transistors of a memory cell storing one data, and enabling an interval to be as short as possible between bit lines without causing failure of operation.例文帳に追加

一つのデータを記憶するメモリセルのトランジスタ数を削減し、動作の不具合を生じることなくビット線の間隔を可能な限り短くすることを可能にすることにより、小面積化を図ることができる半導体記憶装置を実現する。 - 特許庁

At this time, the control circuit 103 compares corresponding bits of a plurality of received frames with each other, and, when the number of bits having the same value is a predetermined number or more, the value is determined to be the value of the bit and creates the time information, thereby improving the determination accuracy of the time code.例文帳に追加

このとき、制御回路１０３は、前記受信した複数フレームの各対応するビットを比較して、値が同一であるビットの数が所定数以上のとき、当該値を当該ビットの値と判別し、時刻情報を生成することにより、タイムコードの判別精度を向上させる。 - 特許庁

Since a syntax element whose index (i) is "0" is not encoded for an encoded bit stream to be supplied, in a reference viewpoint number information decoding section 404, the syntax element the index (i) of which is "0" is not decoded, and syntax elements the index (i) of which is "1" or more are decoded.例文帳に追加

供給される符号化ビット列にインデックスｉが「０」のシンタックス要素が符号化されることはないので、参照視点数情報復号部４０４ではインデックスiが「０」のシンタックス要素を復号することはなく、インデックスiが「１」以上のシンタックス要素を復号する。 - 特許庁

A conversion table storing means 1a which is divided into one or more regions where power-of-two information pieces are respectively stored, stores a conversion table in which the character code is related to an index value of the minimum bit length, which discriminates individual character code for each region.例文帳に追加

変換テーブル記憶手段１ａは、それぞれ２のべき乗個の情報を格納する１以上の領域に分割され、文字コードと各領域で個々の文字コードを識別する最小ビット長のインデックス値とを対応付ける変換テーブルを記憶する。 - 特許庁

The analog/digital converter or a DMA transfer apparatus is provided with an analog/digital conversion table having one entry or more each comprising an enable bit used to set to apply analog/digital conversion to each analog input channel and a plurality of times of bits to set the number of times of analog/digital conversion.例文帳に追加

各アナログ入力チャネルをＡ／Ｄ変換するかどうかを設定するイネーブルビットとＡ／Ｄ変換の実行回数を設定する複数の回数ビットからなるエントリを１つまたは複数有するＡ／Ｄ変換テーブルをＡ／Ｄ変換装置またはＤＭＡ転送装置に備える。 - 特許庁

Thereby, a part where quantization error is large due to low allocated bit number, is appropriately detected and the amplitude value of an error part is corrected with more accurate value according to the prediction signal, and as a result, excellent sound quality is attained.例文帳に追加

これにより、割り当てビット数の少なさに起因した大きな量子化誤差の生じている部分を適正に検出し、誤差部分の振幅値を予測信号に応じたより確からしい値で補正することができ、この結果、高音質化を図ることができる。 - 特許庁

When number of the conversion coefficients or number of pixels able to be used for embedding to the image is more than number of bits of the embedded information, one bit of the information is embedded to the image by using a plurality of the conversion coefficients or pixels for an object.例文帳に追加

埋め込む情報のビット数よりも，画像の埋め込みに用いることができる変換係数あるいは画素の数の方が十分に多い場合に，情報の１ビットに対し，複数の変換係数あるいは画素を対象として埋め込むことができる。 - 特許庁

Time data contained in an encoding bit stream are successively retrieved from a plurality of header data in the same frame, and when the same time data are detected from time-base consecutive two or more header data, the time data are regarded as the time data of the frame.例文帳に追加

符号化ビットストリームに含まれる時間情報を同一フレーム内の複数のヘッダ情報から順次探索し、時間的に連続する二つ以上のヘッダ情報から同一の時間情報が検出された場合に、その時間情報を当該フレームの時間情報とする。 - 特許庁

However, when actual rotation speed Ne gets to suspension judgment value Nx (a little bit higher value than dash-pot upper limit value Ndp) or more during the dash-pot control, the dash-pot control is suspended and the target idling rotation speed THid is increased to dash-pot upper limit value Ndp.例文帳に追加

但し、このダッシュポット制御中に実回転速度Ｎe が中止判定値Ｎx （ダッシュポット上限値Ｎdpよりも少し高い値）以上になったときには、そのダッシュポット制御を中止して目標アイドル回転速度ＴＮidをダッシュポット上限値Ｎdpに引き上げる。 - 特許庁

The video signal Sb is obtained by adding to a lowest bit of the high order 10 bits of the video signal Sin 1 when lower 2 bits of the video signal Sin are "10" or more and 0 when they are lower than "10", and state information is superimposed on the video signal Sb.例文帳に追加

映像信号Ｓｂは、映像信号Ｓinの上位１０ビットの最下位ビットに、映像信号Ｓinの下位２ビットが「１０」以上のとき１を加算し、「１０」より小さいとき０を加算したものであり、状態情報が重畳されている。 - 特許庁

Four or more glass fabric-based copper-plated laminated plates each having a thickness of 30-200 μm are stacked, and through holes are formed by means of the minimum diameter drill bit of 60-150 μmΦ, in which the total thickness of copper foil in the stacked copper-plated laminated plates is 60 μm or less.例文帳に追加

厚さ３０〜２００μｍのガラス布基材銅張積層板を４枚以上積み重ね、６０〜１５０μｍΦの極小径ドリルビットにより、スルーホールを形成する際、積み重ねる銅張積層板の銅箔の厚さの合計が６０μｍ以下であることを特徴とするドリル孔明け方法。 - 特許庁

The value of the output signal SUM is compared with the maximum value Max and the minimum value Min by a comparator 5, and when the value of the output signal SUM is smaller than the Min, and larger than the Max, the bit data to be outputted by the sigma/delta converter 1 are corrected so as to be not less than the Min, and not more than Max.例文帳に追加

比較部５が出力信号ＳＵＭの値と最大値Ｍａｘおよび最小値Ｍｉｎとを比較し、出力信号ＳＵＭの値がＭｉｎより小さくＭａｘより大きい場合は、シグマデルタ変換部１の出力するビットデータをＭｉｎ以上、Ｍａｘ以下とするべく修正する。 - 特許庁

More particularly, the bits of the subfield code word are computed recursively one after the other such that the defects (e.g. line load and/or linearity) in the light emission or luminance generated by a bit of the subfield code word can be compensated by the following bits of the subfield code word.例文帳に追加

更に、サブフィールド符号語のビットは、サブフィールド符号語のビットにより発生する光発光又は輝度における欠点（例えば、ライン負荷及び／又は直線性）がサブフィールド符号語の後続ビットにより補償されるように、再帰的に次々に計算される。 - 特許庁

Therefore, although in short-term we cannot deny that impact of the damage of the office in Tohoku region is more likely to involve the automobile parts sector in Kanto region, in a little bit longer period, say, several years, there is the possibility that the impact is much limited.例文帳に追加

よって短期的には、東北地域の事業所の被災の影響が関東地域の自動車部品部門に及ぶ可能性が大きいことは否定できないものの、年単位の少し長い期間で考えてみると、限定的な影響にとどまる可能性もある。 - 経済産業省

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array.例文帳に追加

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。 - 特許庁

When four or more signals from OB pixel parts in which difference equal to or more than two levels is generated at 255 (8 bit) exist and such signals are generated for over read of five sheets of original preliminarily or in comparison with output signals from the OB pixel part read at first of a job, reread of data for shading compensation is judged to be necessary.例文帳に追加

予め又はジョブの最初に読み取ったＯＢ画素部からの出力信号と比較して、２５５（８ｂｉｔ）で2レベル以上の差が生じたＯＢ画素部からの信号が４箇所以上あり、しかも、５枚の原稿の読み取りにわたって生じた場合、シェーディング補正用のデータの再読み取りが必要と判断する。 - 特許庁

To provide a magnetoresistance RAM (MRAM) of a simple structure by forming a cell array by forming a cell having a simple structure and a small cell size by storing two or more data, by coupling an MTJ (Magnetic Tunnel Junction) between a word line and a P-N diode and further coupling a plurality of cells in a NAND type between a bit line and a cell plate.例文帳に追加

ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（ＭａｇｎｅｔｉｃＴｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さいセルを具現し、さらに、ビットラインとセルプレートとの間に複数個のセルをＮＡＮＤ型に連結してセルアレイを具現することにより、簡単な構造の磁気抵抗ラム（ＭＲＡＭ）を具現する。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

The method comprises assigning at least one access point identifier to each user and exchanging between the first and second layers one or more set-up messages, each message containing a data compression/decompression algorithm identifier, a set of parameters for the identified algorithm, and a bit map of access point identifiers, where the bit map indicates those access point identifiers which are to make use of the identified algorithm and those which are not.例文帳に追加

該方法は、少なくとも１つのアクセス・ポイント識別子を各ユーザーに割り当てるステップと、前記第１及び第２の層の間で１つまたはそれ以上の設定メッセージを交換するステップとを含み、各メッセージが、データ圧縮／解凍アルゴリズム識別子と、識別されたアルゴリズムについての１セットのパラメータと、さらに、ビット・マップが、識別されたアルゴリズムを利用するアクセス・ポイント識別子と、該アルゴリズムを利用しないアクセス・ポイント識別子とを示す場合には、前記アクセス・ポイント識別子のビット・マップとを含む。 - 特許庁

More specifically, the synchronous DRAM includes: a memory array containing at least first and second column blocks being divided by a column address; the first bit line sense amplifier being composed so that data outputted from the first column block of the memory cell array are sensed; and a second bit line sense amplifier being composed so that data outputted from the second column block are sensed.例文帳に追加

より具体的に、同期式ＤＲＡＭはカラムアドレスにより分けられる少なくとも第１カラムブロックと第２カラムブロックとを含むメモリセルアレイ、メモリセルアレイの第１カラムブロックから出力されるデータをセンシングするように構成された第１ビットラインセンスアンプ及びメモリセルアレイの第２カラムブロックから出力されるデータをセンシングするように構成される第２ビットラインセンスアンプを含む。 - 特許庁

To provide a package for a semiconductor using a conductive case at a low case, having a constitution within a range of the diameter of a reliable practical signal pin and the diameter of a through-hole, facilitating a connection with an external substrate, having excellent high-frequency transmission characteristics, and enabling a high-speed operation of 10 G bit/sec or more.例文帳に追加

安価な導電性ケースを用い、信頼性が確立された実用的な信号ピンの直径と貫通穴の直径の範囲内の構成を有し、外部基板との接続が容易で且つ高周波伝送特性が良好で１０Ｇビット／秒以上の高速動作を可能とする半導体用パッケージを提供する。 - 特許庁

The method includes a step (a) of encoding multimedia data in a multimedia digital system, a step (b) of multiplexing the multimedia data encoded in the step (a) into a prescribed unit including a header and a payload, and a step (c) of attaching at least one bit or more to the header of the multiplexed prescribed unit in the step (b) to set an error protection code.例文帳に追加

マルチメディアデジタルシステムにおいて、（ａ）マルチメディアデータを符号化する過程と、（ｂ）前記（ａ）過程において符号化されたマルチメディアデータを、ヘッダとペイロードを含む所定単位に多重化する過程と、（ｃ）前記（ｂ）過程において多重化された所定単位のヘッダに少なくとも一つ以上のビットを付加して、エラープロテクションコードに設定する過程とを含むことを特徴とする。 - 特許庁

To provide a method and a device to create a depth image regarding a depth image coding method that can effectively reduce a bit generation rate and improve a coding efficiency using a reference image obtained by using one or more cameras and also to provide a method to code/decode the created depth image.例文帳に追加

１つ以上のカメラを用いて取得した参照映像を用いて効果的にビット発生率を減少させ、符号化効率を向上させられる深さ映像符号化方法に係る深さ映像生成方法およびその装置、生成された深さ映像を符号化／復号化する方法およびそのためのエンコーダ／デコーダ、並びに前記方法によって生成される映像を記録する記録媒体を提供する。 - 特許庁

Erroneous recognition of phase error, which can occur in a conventional phase error detection circuit is reduced by a phase error detection circuit 13 for changing calculation processing for determining phase errors between a reproduced signal 20 and an n-bit oscillator output 18, according to a tilt signal 19 of the output 18, thereby enabling an more stable operation of a PLL circuit than that of a conventional circuit.例文帳に追加

ｎビット発振器出力１８の傾き信号１９に対応して、再生信号２０とｎビット発振器出力１８の位相誤差を求める演算処理を変える位相誤差検出回路１３により、従来の位相誤差検出回路で起こり得た位相誤差の誤認識を減少させ、従来回路より安定したＰＬＬ回路動作を可能にする。 - 特許庁

An N-bit up/down counter 1 counts a period of a PWM input 21 for generating a deviation value from the 50% of a duty as control command data 33, a determination signal having not less or not more than the 50% of the duty is generated by an underflow signal for outputting as an acceleration or deceleration command of the drive circuit of a brushless motor.例文帳に追加

ＰＷＭ入力２１の周期をＮビットアップダウンカウンタ１でカウントしてデューティが５０％からの偏差値を制御指令データ３３として生成し、アンダーフロー信号によりデューティが５０％以上か以下かの判定信号を生成し、ブラシレスモータの駆動回路の加速指令または減速指令として出力する。 - 特許庁

The distribution server distributes a plurality of video data subjected to coding and compression to one or more apparatuses connected to the network at the same time, and is provided with: a means for classifying the plural video stream data into groups; and a control means for decreasing a bit rate of a particular stream data in one and same group.例文帳に追加

ネットワークに接続された一つまたは複数の機器に、符号化圧縮された複数の映像データを同時に配信可能な配信サーバにおいて、該複数の映像ストリームデータをグループに分類する手段と、同一グループ内の特定のストリームデータのビットレートを低くする制御手段とを備えることを特徴とする。 - 特許庁

The semiconductor device comprises SRAM cell formed on a semiconductor substrate, a first deep trench 3 for separating n-well 2a and p-well 2b of the SRAM cell, a second deep trench 14 for separating the SRAM cell for each unit bit cell 13, and a contact 12 taking a substrate potential of at least one or more places within the regions separated by the first and second deep trenches.例文帳に追加

半導体基板に形成されたＳＲＡＭセルと、前記ＳＲＡＭセルのｎ−ウエル２ａとｐ−ウエル２ｂの境界を分離する第１のディープトレンチ３と、前記ＳＲＡＭセルを単位ビットセル１３毎に分離する第２のディープトレンチ１４と、前記第１及び第２のディープトレンチにより分離された領域に、少なくとも1箇所以上の基板電位を取るコンタクト１２を備える。 - 特許庁

In other aspects, a command for controlling a data transfer of a bit stream between a source and a destination, where the command is adapted to change at least one of the source and destination of the transfer, and apparatus for receiving and processing data comprising means for receiving the data and means for synchronizing the data in two or more different modes.例文帳に追加

他の態様では、コマンドが転送の発信元と宛先の少なくとも１つを変更するように適合させられる発信元と宛先間のビットストリームのデータ転送を制御するためのコマンド、及びデータを受信するための手段と、２つまたは３つ以上の異なるモードでデータを同期させるための手段とを備えるデータを受信、処理するための手段を備える。 - 特許庁

This method includes the processes for: detecting a first RF signal string; deciding whether or not the RF signal string corresponds with a signal bit string on a specific condition; adjusting two or more RF signals in the first RF signal string to a specific ideal RF signal; forming a second RF signal string; and thereafter decoding and fetching it.例文帳に追加

本方法にはそのプロセスとして、第一ＲＦ信号列を検出、ＲＦ信号列が特定条件の信号ビット列に符合するか否かを判断、第一ＲＦ信号列において複数のＲＦ信号が特定の理想とするＲＦ信号となるように調整、並びに第二ＲＦ信号列を形成、その後復号化して第二ＲＦ信号列を取出し、が含まれる。 - 特許庁

To obtain a simpler and more robust deskew system capable of operating over a wider range input values with greater accuracy and over a broader range of temperature regarding a system for performing automatic deskew tuning and alignment across high-speed, parallel interconnection in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

To accomplish a simpler and more robust deskew system capable of operating over a wider range of input values with greater accuracy and over a broader range of temperatures regarding a system which performs automatic deskew tuning and alignment across high-speed, parallel interconnections in a high performance digital system to compensate for inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁

A memory system includes: a nonvolatile semiconductor memory 1 having a plurality of memory cells for storing x bits(x is an integer of three or more) and provided with a memory cell array 11 in which bit allocation is performed to 2^x threshold distributions; and a controller 2 for controlling operation of the nonvolatile semiconductor memory 1 during writing.例文帳に追加

実施形態に係わるメモリシステムは、ｘ（ｘは３以上の整数）ビットを記憶する複数のメモリセルを有し、２^ｘ個の閾値分布にビット割り付けが行われるメモリセルアレイ１１を備える不揮発性半導体メモリ１と、書き込み時に不揮発性半導体メモリ１の動作を制御するコントローラ２とを備える。 - 特許庁

To provide a method for manufacturing a resin mold stamper by which the number of discrete track media and bit pattern media manufactured on the basis of a nickel metal mold can be increased more drastically than heretofore so as to attain significant cost reduction, to provide the resin mold stamper, to provide a method for manufacturing a magnetic recording medium, and to provide the magnetic recording medium.例文帳に追加

ニッケル金型を元にして製造されるディスクリートトラックメディアやビットパターンメディアの枚数を、従来より飛躍的に増大させ、これによって大幅なコスト削減が可能な樹脂型スタンパ製造方法、樹脂型スタンパ、磁気記録媒体製造方法および磁気記録媒体を提供する - 特許庁

The NAND flash memory element includes: triple N wells formed in a semiconductor substrate to electrically protect many memory cells in a prescribed region of the semiconductor substrate; at least two or more triple P wells formed inside each of the triple N wells; and a plurality of cell blocks respectively formed on the upper part of the triple P well and each including a plurality of memory cell strings each sharing a plurality of bit lines.例文帳に追加

半導体基板の所定の領域に多数のメモリセルを電気的に保護するために前記半導体基板内に形成されたトリプルＮウェルと、前記トリプルＮウェルの内部に形成された少なくとも２つ以上のトリプルＰウェルと、前記トリプルＰウェルの上部にそれぞれ形成され、それぞれ複数のビットラインを共有する複数のメモリセルストリングを含む複数のセルブロックとを含む。 - 特許庁

The high-order decoder 12 generates a first high-order control signal 121 in accordance with a high-order bit value, and turns on a first high-order switch 11, which is coupled to a pair of voltage extracting points 102 adjacent to each other via one or more voltage extracting points 102, based on the first high-order control signal 121.例文帳に追加

上位デコーダ１２は、上位ビットの値に応じて、第１の上位制御信号１２１を生成し、当該第１の上位制御信号１２１に基づいて、１つ以上の電圧取り出し点１０２を介して隣り合う一対の電圧取り出し点１０２に接続された第１の上位スイッチ１１を導通させる。 - 特許庁

Then, the amount of the compressed image data is measured by a counter 108 and when the data amount is equal to or more than prescribed, the relevant image data stored in memory 112 are recompressed with second higher compressibility in a Huffman decoding circuit 113, a bit shift circuit 114 and a Huffman encoding circuit 115.例文帳に追加

そして、圧縮された画像データのデータ量がカウンタ１０８で計測され、所定値以上の場合、メモリ１１２に記憶されていた当該画像データがハフマン復号化回路１１３、ビットシフト回路１１４及びハフマン符号化回路１１５で、より高圧縮率である第２の圧縮率で再圧縮される。 - 特許庁

In a transmission apparatus 10A, when transmitting the signal of three or more bits by one symbol, if a retransmission request is received from the radio station of a communicating party, bits (high-order bit) hard to generate errors provided by processing in a modulation part 11 are not retransmitted but only bits (low-order bits) easy to generate errors are retransmitted.例文帳に追加

送信装置１０Ａでは、１シンボルで３ビット以上の信号を伝送する場合に、通信相手の無線局からの再送要求信号を受信したとき、変調部１１での処理により得られた誤りの生じ難いビット（上位ビット）は再送せず、誤りの生じ易いビット（下位ビット）のみを再送する。 - 特許庁

To provide a coding display method at image information coding that can extend a COD(code) field, so as to enable the use of coding in an error permissible mode in a channel in which an error exists and decrease a bit quantity more than that in an existing method under an environment, where the movement of an image is constant.例文帳に追加

ＣＯＤフィールドを拡張させることにより、エラーの存在するチャンネルにおいてはエラー許容モードで使用が可能になり、画像の動きが一定した背景下では画像情報符号化時既存よりもビット量を減少させることができる映像情報コーディング時符号化表示方法を提供する。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁