「CHIP SET」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

An IC chip 15 is mounted on the backside of the substrate 13, a conductive pattern is provided on the front surface of the substrate 13 and the IC chip 15 and a control part of a main body are electrically connected when the lid 11 is unsealed by having the cartridge set to a copying machine body.例文帳に追加

基板１３の裏面にはＩＣチップ１５が実装され、基板１３の表面には導電性パターンを設け、カートリッジを複写機本体にセットして蓋１１が開栓されたときにＩＣチップ１５と本体の制御部とが電気的に接続される。 - 特許庁

A thermal conductor 84 with the predetermined thickness is mounted on the back surface of a chip device 83 which is set on a rotary part of a counter rotating around the subject rapidly, and a first metallic shield box 85 covers the thermal conductor 84 to fix to the chip device 83.例文帳に追加

被検体の周囲で高速回転する架台回転部に設けられたチップデバイス８３の背面に所定厚みの熱伝導体８４を装着し、この熱伝導体８４をチップデバイス８３に固定するように金属製の第１のシールドボックス８５で覆う。 - 特許庁

The temperature and carrying speed of a reflow furnace 4 are set suitably for electronic components, e.g. a chip resistor 16 and a chip capacitor 18 having a small thermal capacity, and these components are soldered, when a circuit board 6 is carried through the reflow furnace 4 by means of a belt conveyor 7.例文帳に追加

リフロー炉４の温度や搬送速度は、熱容量の小さいチップ抵抗１６やチップコンデンサ１８などの電子部品に合わせて設定されており、回路基板６がリフロー炉４内をベルトコンベア７により搬送されることで、これらの部品は半田付けされる。 - 特許庁

In this case, solder is set between a copper land 7 formed in each of the end surfaces 5c, 5d and 5e of the slider chip 5 and a corresponding copper land 8 formed in the flexure and simultaneously melted, and the slider chip 5 is self-aligned by its surface tension.例文帳に追加

この際、スライダチップ５の端面５ｃ、５ｄ、５ｅにそれぞれ形成された銅製のランド７と、対応してフレクシャに形成された銅製のランド８との間に半田がセットされて同時に溶融され、その表面張力によりスライダチップ５がセルフアランインメントされる。 - 特許庁

A probe substance 2 having selective coupling properties with respect to a specific target substance is allowed to adhere to the surface on one side of the portion set to the light waveguide layer of a microarray chip substrate 1, of which at least the portion is set to the light waveguide layer.例文帳に追加

少なくとも一部を光導波路層としたマイクロアレイチップ基板１における該光導波路層とした部分における一方側の面に、特定のターゲット物質に対して選択的結合性を有するプローブ物質２を付着せしめる。 - 特許庁

An adhesive 37 in a state of being set up in an adhesive vessel 30 is made heating/vacuum/centrifugal degassing to semicure it, and then the semicured product is discharged with the state of being set up in the adhesive vessel 30, and further is loaded with a chip.例文帳に追加

接着剤容器３０内に接着剤３７を配置した状態で加熱・真空・遠心脱泡を行い、半硬化させた後、その接着剤容器３０内に配置したまま、半硬化状態の接着剤を吐出させ、チップを搭載する。 - 特許庁

A transparent insulating member 11 on which a transparent electrode 12 to be set to continuity to a chip LED 13 is installed and which is composed of a glass or the like is arranged and installed on the rear surface of a windshield glass 3, and the transparent electrode 12 and a module 5 are set to contunity by a connecting terminal 15.例文帳に追加

風防ガラス３の下面に、チップＬＥＤ１３との導通をとる透明電極１２が設けられたガラスなどよりなる透明絶縁部材１１が配設され、透明電極１２とモジュール５とを接続端子１５により導通させる。 - 特許庁

When the length of the resistance failure evaluation pattern 102 is set to A and the total length of a resistance element 111 mounted on a semiconductor integrated circuit device 110, as a product, is set to B, the number of the resistance failure evaluation pattern 102 included in one of the chip region 101 is set at ≥1/100 times and ≤10 times of B/A.例文帳に追加

抵抗不良評価パターン１０２の長さをＡとし、製品となる半導体集積回路装置１１０に搭載された抵抗素子１１１の合計長さをＢとすると、チップ領域１０１の１つに含まれる抵抗不良評価パターン１０２の数はＢ／Ａの１／１００倍以上で且つ１０倍以下である。 - 特許庁

When an unbuffered type one with ECC function is adapted as a memory module 20, an internal C/A bus structure 50 is set to signal T- branch topology, the output impedance of a chip set 10 is set substantially constant, and a capacity 70 for cutting the high frequency component of a C/A signal is added to a C/AA bus 30.例文帳に追加

メモリモジュール２０としてＥＣＣ機能付のアンバッファタイプのものを採用した場合には内部Ｃ／Ａバス構造６０をシングルＴ−ブランチトポロジとし、チップセット１０の出力インピーダンスを実質的に一定とし、Ｃ／ＡＡバス３０にＣ／Ａ信号の高周波数成分をカットするための容量７０を付加した。 - 特許庁

To provide a probe evaluation method capable of simply measuring a depth when a contact type probe pierces an object to be measured, and to provide a chip set used for the probe evaluation method.例文帳に追加

接触式の探針が測定対象を突き刺す深さを簡便に測定することができる探針評価方法及び当該探針評価方法に用いられるチップセットを提供する。 - 特許庁

When the microcomputer 8 discriminates through the comparison that the detected tilt angle is the set inverted tilt angle or over, the microcomputer 8 outputs an image inversion processing signal to an image processing chip 6.例文帳に追加

この比較により、検出されたチルト角度が設定された反転チルト角度以上と判断した場合は、画像処理チップ６に対して画像反転処理信号を出力する。 - 特許庁

An angle θ of a reference optical axis of an LED chip 282 as a light source to an optical axis of a density-measuring optical system of a photoelectric conversion element 278 is set to be 52°.例文帳に追加

光源としてのＬＥＤチップ２８２は、その基準となる光軸と、前記光電変換素子２７８による濃度測定光学系の光軸との角度θは、５２°とされている。 - 特許庁

To efficiently associate an electronic money member number set in an electronic money function, installed in the non-contact IC chip of a portable telephone with the point member number of a point service.例文帳に追加

携帯電話の非接触ＩＣチップにインストールした電子マネー機能などに設定されている電子マネー会員番号と、ポイントサービスのポイント会員番号を効率よく対応付けること。 - 特許庁

During resin injection, the insulating substrate 20 is set to a mold forming apparatus such that the longitudinal direction of the chip component 40 becomes substantially perpendicular to the direction of the flow of injected resin.例文帳に追加

樹脂注入時には、注入樹脂の流れの方向に対して、チップ部品４０の長手方向が実質的に垂直となるように絶縁基材２０が金型成型器にセットされる。 - 特許庁

To provide an optimum portable telephone set with a function to read a product ID of an electric appliance especially in order to manage product ID information on a purchased electric appliance product with an ID chip.例文帳に追加

特に、購入したＩＤチップ付き電気機器の製品の製品ＩＤ情報を管理するのに最適な電気機器製品ＩＤ読取り機能付き携帯電話機の提供。 - 特許庁

To efficiently associate an electronic money member number set in an electronic money function or the like installed to a non-contact IC chip of a cellphone and a point member number of point service.例文帳に追加

携帯電話の非接触ＩＣチップにインストールした電子マネー機能などに設定されている電子マネー会員番号と、ポイントサービスのポイント会員番号を効率よく対応付けること。 - 特許庁

In a method for manufacturing a semiconductor device, a step of processing a substrate in which a plurality of chip regions are set and a step of predicting yield based on a state of the substrate after the processing are performed repeatedly.例文帳に追加

複数のチップ領域が設定された基板の処理を行う工程と、前記処理後の基板の状態に基づいて歩留りを予測する工程と、を繰り返し行う。 - 特許庁

To reduce a junction leak current in a bit line contact of a nonvolatile semiconductor memory, especially a NAND type flash memory, when "1" is set, to reduce power consumption of the chip.例文帳に追加

不揮発性半導体記憶装置、特にＮＡＮＤ型フラッシュメモリにおいて、“１”書き込みの際のビット線コンタクト部における接合リークを低減して、チップの低消費電力化を実現する。 - 特許庁

In this case, even when the falling edge of the chip enable signal CE is detected (t13), an FF circuit 22 is not operated, and a permission signal EN is not set, and memory access is not executed.例文帳に追加

この場合、その後にチップイネーブル信号ＣＥの立下りエッジが検出されても（ｔ１３）、ＦＦ回路２２が動作しないため許可信号ＥＮがセットされず、メモリアクセスは実行されない。 - 特許庁

A two-layered chip composed of a reformed metal foil and a stainless steel foil is set in the trench of the electromagnetic steel plate 10 so as to allow the surfaces of the electromagnetic steel plate 10 and stainless steel foil to be flush with each other.例文帳に追加

電磁鋼板１０の溝の中に改質金属箔とステンレス鋼箔よりなる２層チップを，電磁鋼板１０とステンレス鋼箔の表面が同じ高さになるようにセットする。 - 特許庁

In this case, the measuring positions of focuses on the reticle are set by a shot size 901 inputted from an input device 804, a chip dividing information 902 and measuring points 903 in the chips.例文帳に追加

ここで、レチクル上のフォーカスの計測位置は、入力装置８０４から入力されるショットサイズ９０１、チップ分割情報９０２、チップ内計測ポイント９０３によって設定される。 - 特許庁

To provide a wiring circuit board with a bump which enables the width of a clearance between a semiconductor chip and a wiring circuit board to be set arbitrarily and can realize reduction of dispersion thereof, and its manufacturing method.例文帳に追加

半導体チップと配線回路基板の隙間の幅を任意に設定でき、またそのバラツキを小くできる、バンプ付き配線回路基板及びその製造方法を提供する。 - 特許庁

The thermal conductivity of second molding resin 3 sealing up the power semiconductor element chips 5a and 5b is set higher than that of first molding resin 2 sealing up the control IC chip 7.例文帳に追加

パワー用半導体素子チップ５ａ，５ｂを封止する第２のモールド樹脂３の熱伝導率を、制御用ＩＣチップ７を封止する第１のモールド樹脂２の熱伝導率よりも高くする。 - 特許庁

The dielectric resonator 3 is formed into a chip body shape and a ratio of a longer side of the housing part 21 to a longer side of the dielectric resonator 3 is set within a range 1.1 to 1.5.例文帳に追加

誘電体共振器３はチップ体状に形成され、誘電体共振器３の長辺に対する収容部２１の長辺の比が、１．１〜１．５の範囲内の値に設定されている。 - 特許庁

The motherboard further includes a switch circuit controller or a driver and switches the first and second switch circuits to backup setting when detecting abnormal conditions of the first chip set that is normally used.例文帳に追加

本発明のマザーボードは、更に、スイッチ回路コントローラー、或いは、ドライバを有し、通常使用する第一チップセットの異常検出時に、第一および第二スイッチ回路をバックアップ設定に切り換える。 - 特許庁

An end user (or the collocation room of the telegraph company) is then simulated using the VDSL chip set 61 and a test is performed by transmitting a test packet to the collocation room of the telegraph company (or the end user).例文帳に追加

ＶＤＳＬチップセット６１を利用して、エンドユーザ（又は電信業者のコロケーションルーム）を模擬して、電信業者のコロケーションルーム（又はエンドユーザ）へテストパケットを送信してテストを行う。 - 特許庁

A base material 12 has a triangle pole shape with a wedge-shaped cross section and is integrally formed of chip block materials of urethan foam, and the hardness of the whole block is set relatively high.例文帳に追加

基材１２は、断面楔形の三角柱状を成し、発泡ウレタンのチップブロック材によって一体形成されており、そのブロック全体の硬度は比較的高く設定されている。 - 特許庁

Based on address information or issuing source information contained in a packet 330 inputted to the chip set 100, a section issued is identified, and an identified section identifier 310 is added to the packet 330.例文帳に追加

チップセット100に入ってくるパケット330に含まれるアドレス情報あるいは発行元情報を基に、発行した区画を識別し、識別した区画識別子310をパケット330に付加する。 - 特許庁

At step S12, such a situation as chips are extracted randomly by the number of defective chips from all chips is set based on the chip sorting data acquired at step S11.例文帳に追加

次に、ステップＳ１２において、ステップＳ１１で取得したチップ分類データに基づき、欠陥有りチップ数を無作為抽出数として、全チップから無作為抽出した状況を設定する。 - 特許庁

The current at the point B is set at 1/2 of a rated current, and thus, the current of each light-emitting diode chip in the light-emitting diode package satisfies the current value of ≥50% of the rated current.例文帳に追加

Ｂ点の電流を定格電流の１／２とすることで、発光ダイオードパッケージ内の発光ダイオードチップの電流は定格の５０％以上の電流値を満足する。 - 特許庁

To restrain the increase in the cost of a burn-in test and in the unit price of chip by making a burn-in test pattern capable of enhancing the activation ratio able to be set in a short time in the burn-in test for a logical LSI.例文帳に追加

ロジックLSI のバーンインテストに際して、活性化率を高めることが可能なバーンインテストパターンを短時間で設定でき、バーンインテストのコストアップひいてはチップ単価の高騰を抑制する。 - 特許庁

Ventilating windows 511, 512 for sending air, flowing through a gap between a left wall unit 51 and the fins 32 neighbored to the wall 51, to a chip set 6 and a CD-ROM 7 or the like are bored on the left wall unit 51 of the fan holder 5.例文帳に追加

ファンホルダ5の左壁部51に、左壁部51とこれに隣接するフィン32との隙間を流れる風を、チップセット6およびＣＤ−ＲＯＭ7等に送る通風窓511,512があけられている。 - 特許庁

The line pattern 3 is electrically connected to a transistor chip 5, mounted on the base 9 and a feed-through 8 of the package 2, and they are set to be a part of an RF input/output matching circuit.例文帳に追加

そして、線路パターン３を、ベース９上に実装されたトランジスタチップ５と、パッケージ２のフィードスルー８とにそれぞれ電気的に接続させ、ＲＦ入出力整合回路の一部とする。 - 特許庁

A chip of expanded graphite is dried enough and set in dies to compression-form a heat sink of a specified shape, thereby forming an expanded graphite heat sink.例文帳に追加

膨張黒鉛のチップを、充分に乾燥させた後に金型内に充填して、所定のヒートシンク形状に圧縮成形して、膨張黒鉛製ヒートシンクを形成するものである。 - 特許庁

Then, the surface of the insulating layer 68g is polished to set the bottom part 74a as bottom yokes 74 and 74, and a pole chip 58 and a contact pad 59 are formed in the tip of the bottom yokes 74 and 74.例文帳に追加

次に、絶縁層６８ｇの表面を研磨してボトム部４ａをボトムヨーク７４、７４とし、ボトムヨーク７４、７４の先端にポールチップ５８及び接触パッド５９を形成する。 - 特許庁

The disposition height L3 of the light guide plate 25 is set up so that an LED chip 5 in a transparent package 4 of the LED lamp 3 is situated within the range of the thickness L2 of the light guide plate 25.例文帳に追加

導光板２５の板厚Ｌ２の範囲内にＬＥＤランプ３の透明パッケージ４内のＬＥＤチップ５が位置するように、導光板２５の配置高さ寸法Ｌ３を設定する。 - 特許庁

This defect detecting method has a means to detect an image of a whole chip, and, an inspection region of this image is divided into a plurality of regions based on sensitivity to fatal defects so that inspection sensitivity can be set up in each region.例文帳に追加

チップ全域の画像を検出する手段を設け、この画像を用いて致命性毎に検査領域を区分けし、それぞれの領域で検査感度を設定可能とした。 - 特許庁

When an IC chip is attached to the original sheet, a parameter selecting section 530 selects the printing parameter, and in the other case, the section 530 selects the parameter set by the user.例文帳に追加

パラメータ選択部５３０は、原稿用紙にＩＣチップが付されている場合には、その印刷パラメータを選択し、これ以外の場合には、ユーザが設定した印刷パラメータを選択する。 - 特許庁

To provide a tool for bonding, which does never generate a crack in bonding pads on a semiconductor chip even under the condition that the parameter value of a bonding of the bonding pads to copper foil leads is set high and can obtain the high bonding strength of the pads to the leads.例文帳に追加

ボンディング接合のパラメータ値を高くした条件下でも、クラックを発生させることなく、かつ高い接合強度を得ることのできるボンディング用ツールを提供する。 - 特許庁

Either of an upper mold 7 or lower mold 8 divided at the boundary of a lead 2a mounting an optical semiconductor chip is set larger than the other resulting exposing of the lead 2a, and the lead 2a is not drawn to the outside from a package.例文帳に追加

光半導体チップを搭載したリード２ａを境界として、上部モールド部７および下部モールド部８の一方が他方よりも大きく、リード２ａが露出している。 - 特許庁

The main pipe 8 is formed in a thick wall part away from a web part at the drill center, and set at the position so as not to pierce two twisted chip discharge grooves 4.例文帳に追加

このとき、本管８は、ドリル中心のウェブの部分から離れた厚肉部分に設けられ、かつねじれを伴う２本の切屑排出溝４を突き破らない位置を選んで設定される。 - 特許庁

The protruding rail guide 6 is fitted in the recessed rail groove 7, the chip carrier 3 is mounted on the substrate member 5 and a lens 4 is set directly in the recessed rail groove 7 of the substrate member 5.例文帳に追加

凹状レール溝７に凸状レールガイド６が嵌合して、チップキャリア３を基板部材５に設置するとともに、レンズ４を基板部材５の凹状レール溝７に直接設置する。 - 特許庁

This device for selecting chip type electronic components is constituted of two contact deciding electrodes 11 and 12, an insulating reference member 14 set between those electrodes 11 and 12, and a tester 15 for decision.例文帳に追加

二つの接触判定電極１１，１２と、該電極１１，１２の間に設置された絶縁性の基準部材１４と、判定用のテスタ１５とからなるチップ型電子部品の選別装置。 - 特許庁

The bias magnet 60 has its magnetic field intensity set to be selectively low in parts respectively opposite to the front and the rear of a provision surface of the magnetoresistive element on the sensor chip.例文帳に追加

このバイアス磁石６０は、上記センサチップにおける磁気抵抗素子の配設面の表裏のそれぞれと対向する部分において磁界強度が選択的に低く設定されている。 - 特許庁

To use a module effectively without receiving restrictions of the number of the modules on a substrate for the number of the modules assigned to one semiconductor chip and to set it up arbitrarily.例文帳に追加

１個の半導体チップに割り当てるモジュールの数を基板上のモジュールの数の制約を受けることなく、任意に設定できるようにして、モジュールを有効利用できるようにする。 - 特許庁