「INTER-ELEMENT」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The noise cancelling circuit has a noise cancelling element 22 having a gate electrode F formed on an N-type semiconductor layer and an adjacent inter-element isolating region L via a gate insulting film 32 and connected to a gate electrode C of an N-ch MOSFET 4 and a P-type semiconductor layer connected to an output wire D.例文帳に追加

ノイズキャンセル回路は、ゲート絶縁膜３２を介してＮ型半導体層及び隣接する素子間分離領域Ｌ上に形成され、Ｎｃｈ−ＭＯＳＦＥＴ４のゲート電極Ｃに接続されるゲート電極Ｆと、出力配線Ｄに接続されるＰ型半導体層とを備えるノイズキャンセル素子２２を有している。 - 特許庁

The ratio of parasite capacity values in respective terminals is calculated by an inter-terminal capacity ratio calculating means 13 based on the potentials of the respective terminals at the time of operating a resistance element and an optimum stage number calculating means 14 calculates the number of stages of a diode model against the resistance element based on the ratio of the parasite capacity value.例文帳に追加

抵抗素子の動作時における各端子の電位に基づいて各端子における寄生容量値の比を端子間容量比計算手段１３により計算し、最適段数計算手段１４により、その寄生容量値の比に基づいてその抵抗素子に対するダイオードモデルの段数を計算する。 - 特許庁

The cancelling circuit further has a noise cancelling element 24 having a gate electrode E formed on a P-type semiconductor layer and an adjacent inter-element isolating region L via a gate insulating film 32 and connected to a gate electrode B of a P-ch MOSFET 2 and an N-type semiconductor layer connected to an output wire D.例文帳に追加

さらに、ゲート絶縁膜３２を介してＰ型半導体層及び隣接する素子間分離領域Ｌ上に形成され、Ｐｃｈ−ＭＯＳＦＥＴ２のゲート電極Ｂと接続されるゲート電極Ｅと、出力配線Ｄに接続されるＮ型半導体層とを備えるノイズキャンセル素子２４を有している。 - 特許庁

To miniaturize a light deflecting element and then a light switch using the same to be compatible with multiple channels by employing a simple means of determining sizes of prism electrodes in the light deflecting element and inter-channel pitches flexibly according to size of a necessary angle of deflection.例文帳に追加

光偏向素子及びそれを用いた光スイッチに関し、光偏向素子中に於けるプリズム電極のサイズ、チャンネル間ピッチを必要偏向角の大きさに対応してフレキシブルに決める旨の簡単な手段を採ることで、光偏向素子、延いては光スイッチを小型化し、多チャンネル化に対応しようとする。 - 特許庁

Without having to provide the diode element utilizing junction capacitance, the maximum oscillation frequency can be markedly improved from several GHz band to tens of GHz band, by using bulk VS. inter-drain capacitance 10 and 12 and bulk VS. inter-gate capacitances 11 and 13 by the bulk potential control voltage of first and second MOS transistors 1 and 2 inputted from input terminals 7 and 8.例文帳に追加

接合容量を利用したダイオード素子を具備することなく、入力端子７，８から入力される第１及び第２のＭＯＳトランジスタ１，２のバルク電位制御電圧により、バルク対ドレイン間容量１０，１２と、バルク対ゲート間容量１１，１３とを使用することで、最大発振周波数を数ＧＨｚ帯から数十ＧＨｚ帯に大幅に向上することができる。 - 特許庁

To suppress diffusion of nitrogen and carbon contained in an inter-electrode insulating film via an application type element isolation insulating film to the side of an active region, directly below a gate insulating film, generation of fixed charge and adverse effects on the electrical characteristics of a device.例文帳に追加

電極間絶縁膜に含有される窒素や炭素が塗布型素子分離絶縁膜を介してゲート絶縁膜直下の活性領域脇に拡散して固定電荷を発生し、デバイスの電気的特性に悪影響を及ぼすことを抑制する。 - 特許庁

To provide an electronic circuit device which is capable of restraining power consumption and shortening a signal transmission time by a method wherein the inter-element connectors, external connectors, and input/output interface circuits of electronic elements are optimized.例文帳に追加

各電子素子の素子間接続用端子、外部接続用端子および入出力インターフェース回路の配置を最適化することにより、電力消費の抑制および信号伝達時間の短縮を実現することができる電子回路装置を提供する。 - 特許庁

The cell transistor CT includes a tunnel insulating film 11 formed on an element region 10, a floating gate electrode 12, a control gate electrode 14, and an inter-gate insulating film 13 formed between the floating gate electrode 12 and the control gate electrode 14.例文帳に追加

セルトランジスタＣＴは、素子領域１０上に設けられたトンネル絶縁膜１１と、浮遊ゲート電極１２と、制御ゲート電極１４と、浮遊ゲート電極１２と制御ゲート電極１４との間に設けられたゲート間絶縁膜１３とを備える。 - 特許庁

An element structure 4 to be measured having the same pattern as that of a structure 2 being the object of the management, of the film thickness of the residual film of an inter-layer insulating film in a chip 1 and optical film thickness measuring patterns 5 and 6 are arranged in a scribe line 3 outside the chip 1 as a pair.例文帳に追加

チップ１内の層間絶縁膜の残膜の膜厚を管理する対象となる構造２と同じパターンの被測定対象素子構造４と、光学式膜厚測定パターン５，６とを１組にして、チップ１外のスクライブライン３に設ける。 - 特許庁

The compensation circuit 30 is composed of e.g., a current output type differential amplifier circuit and causes a compensation current Ic corresponding to a voltage between both terminals of the resistance element 22 to flow to the inter-power-source path 40 so as to compensate for a variation in the potential-divided voltage Vr1.例文帳に追加

補償回路３０は、例えば電流出力型の差動増幅回路で構成され、分圧電圧Ｖr1の変化が補償されるように抵抗素子２２の両端間電圧に応じた補償電流Ｉcを電源間経路４０に流す。 - 特許庁

The Hall elements 10X and 10Y are disposed at a prescribed inter-element distance d between them, and generate respectively a plurality of output signals OUTX and OUTY the respective logic levels of which change according to the intensity or the polarity of a detected magnetic field.例文帳に追加

ホール素子１０Ｘ，１０Ｙは、所定の素子間距離ｄを隔てて配置され、各々検知された磁界の強度ないしは極性に応じて各々の論理レベルが変化する複数の出力信号ＯＵＴＸ、ＯＵＴＹを各々生成する。 - 特許庁

Composing the conductive layer 1 of the group III nitride having a large breakdown field enables the maintenance of high breakdown voltage even if an inter-electrode distance is small, thus offers a semiconductor element showing a high output current per chip area.例文帳に追加

導電層１を絶縁破壊電界が大きなIII族窒化物で構成することにより、電極間距離を小さくても高い絶縁破壊電圧を維持できるので、チップ面積あたりの出力電流が高い半導体素子が実現される。 - 特許庁

This address conversion circuit 100 performs address conversion from a logical address into a physical address only one time in response to one vector instruction to generate a physical base address, and subsequently, sequentially adds an inter-element distance to the physical base address to sequentially generate physical addresses.例文帳に追加

アドレス変換回路１００は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。 - 特許庁

The window width a of a portion 62a, corresponding to each LED device 11, of each of the light quantity adjusting windows 62 is made narrower than the window width b of a portion 62b corresponding to an inter-element intermediate between the two adjacent LED elements 11.例文帳に追加

光量調整窓６２におけるＬＥＤ素子１１に対応する素子対応部分６２ａの窓幅ａを、隣接する２個のＬＥＤ素子１１，１１の中間に対応する素子間対応部分６２ｂの窓幅ｂよりも狭くする。 - 特許庁

A prediction error generation unit 106 considers data Di of interest in the inter-plane differences D as an element of two-dimensional data, and outputs a difference (e) from a predicted value (p), which is obtained with reference to already encoded data, to a prediction error encoding unit 107.例文帳に追加

予測誤差生成部１０６は、プレーン間差分値Ｄ中の着目データＤｉを２次元データの要素と見なし、既に符号化されたデータを参照して得た予測値ｐとの差分ｅを予測誤差符号化部１０７に出力する。 - 特許庁

A circuit selector relay element Sa, Sb, Sc discriminate an accident generated circuit classified by a phase from a level and a direction of an inter circuit differential current classified by a phase, by respectively making different operating voltage and polarity voltage classified by each phase of a parallel two-circuit power transmission line.例文帳に追加

回線選択リレー要素Ｓａ，Ｓｂ，Ｓｃは、平行２回線送電線の各相別の動作電圧と極性電圧をそれぞれ異なるものにして相別の回線間差電流の大きさと方向から相別に事故回線を判別する。 - 特許庁

The second display document 32, the editing operation history file 33, the inter-element correspondence relation file 31 and the structured document 26 are referred to and a second display rule 34 on which the editing contents are reflected is generated in a display rule updating means 24.例文帳に追加

表示規則更新手段２４では、第２表示文書３２、編集操作履歴ファイル３３、要素間対応関係ファイル３１、構造化文書２６が参照され、編集内容を反映した第２表示規則３４が生成される。 - 特許庁

By diverting a rich text as a business form of data input, and reading an element of a table object stored in the rich text in inter-process communication, rich text environment which a user is used to use can be diverted as a tool for data input as it is.例文帳に追加

リッチテキストをデータ入力の帳票として流用し、プロセス間通信にてリッチテキストに格納されるテーブルオブジェクトの要素を読み出すことにより、ユーザが使い慣れたリッチテキスト環境をそのままデータ入力のツールとして流用できる。 - 特許庁

An inter-layer insulating film structure which includes at least a copper contact or copper wire line connected to the lower contact and a copper diffusion preventive film for preventing copper diffusion of the copper contact or copper wiring and having an optical element opening part for collecting light from the surface of its top part of the optical element through the copper diffusion preventive film above the optical element is formed inside on the lower insulating film.例文帳に追加

下部絶縁膜上の内部に下部コンタクトと接続する少なくとも一つの銅コンタクトまたは銅配線ラインと銅コンタクトまたは銅配線の銅拡散を防止するための銅拡散防止膜を含み、光素子上部にその最上部表面から銅拡散防止膜を通過するように光を収集するための光素子開口部を有する層間絶縁膜構造物を形成する。 - 特許庁

A hole 27 is formed in the inter-layer dielectric film 26 to reach the element isolating region 5, and a dielectric film 29 containing hydrogen is formed to be buried in the hole 27, thus, a hydrogen supplying channel, where the hydrogen containing material is buried in the hole 27, is formed.例文帳に追加

この層間絶縁膜２６に素子分離領域５に達する孔２７を形成し、次いで孔２７内を埋め込むように水素含有絶縁膜２９を形成し、孔２７内に水素含有材料を埋め込んでなる水素供給路Ａを形成する。 - 特許庁

A first electrode 12, an auxiliary electrode 13, an inter-layer insulating layer 14, an organic EL layer 15 containing an organic light-emitting material, and a second electrode 16 are laminated on a recessed part of the element substrate 11 surrounded by the bank part 11a.例文帳に追加

この土手部１１ａに囲われた素子基板１１の凹陥部に、有機ＥＬ素子２１の第１の電極１２、補助電極１３、層間絶縁層１４、有機発光材料を含む有機ＥＬ層１５および第２の電極１６が積層して設けられる。 - 特許庁

The first seal portion 116 is provided with a first contact seal element 122 sealing a first inter-member gap 120 formed adjacent to a lubricant retaining section (a vacant place 108a, a reducer 42, and bearings 44, 46, 48) provided for the driving mechanism 34.例文帳に追加

第１シール部１１６は、第１駆動機構３４に与えられる潤滑剤保有部（空所１０８ａ、減速機４２、軸受４４、４６、４８）に隣接して形成される第１の部材間隙１２０をシールする第１の接触シール要素１２２を備える。 - 特許庁

To prevent a thin film of a dielectric material or ferroelectric material having a high dielectric constant from deteriorating owing to hydrogen or water that an inter-layer insulating film or passivation film of an element of a memory semiconductor device using the thin film contains and stress of those films.例文帳に追加

高誘電率を有する誘電体材料または強誘電性材料の薄膜を用いたメモリ半導体装置の素子の層間絶縁膜やパッシベーション膜に含まれる水素や水およびこれら膜の応力が原因となる上記薄膜の劣化を防止する。 - 特許庁

To provide an integrated circuit having a structure capable of reducing an inter-line capacitance, and a method of manufacturing the integrated circuit that prevents impurities from causing a destructive reaction with a conductive element present in the next layer of a multi-layer integrated circuit structure.例文帳に追加

ライン間キャパシタンスを減少できる構造を有する集積回路および不純物が多層集積回路構造の次の層に存在する導電性要素に対し破壊的反応を起こすのを防止できる集積回路の製造方法を提供する。 - 特許庁

To provide a roll-to-roll type semiconductor element production apparatus 1 capable of forming a film while carrying a substrate when the substrate is a non-magnetic body, and sufficiently maintaining a gas separating function without damaging the substrate and requiring a long inter-gate surface length.例文帳に追加

基体が非磁性体である場合に当該基体を搬送しながら成膜でき、当該基体に損傷を与えず、長いゲート面間長を要さずにガス分離機能を十分に持つことができるロール・ツー・ロール方式半導体素子生産装置１を提供する。 - 特許庁

The first seal portion 116 is provided with a first contact seal element 122 sealing a first inter-member gap 120 defined adjacent to a lubricant retaining section (a vacant place 108a, a reducer 42 and bearings 44, 46 and 48) provided in the driving mechanism 34.例文帳に追加

第１シール部１１６は、第１駆動機構３４に与えられる潤滑剤保有部（空所１０８ａ、減速機４２、軸受４４、４６、４８）に隣接して形成される第１の部材間隙１２０をシールする第１の接触シール要素１２２を備える。 - 特許庁

A resist pattern 22 is formed on a metal substrate 21, and then a conductor 23 which becomes an electrode is grown by plating at a resist opening part to form an electrode, such that the ratio of the electrode thickness to an inter-electrode distance is ≥1, thereby obtaining the electrode of the Peltier element.例文帳に追加

金属基板２１上にレジストパターン２２を作成し、その後レジスト開口部に電極となる導体２３をメッキ法により成長させ、電極厚の電極間距離に対する比が１以上である電極を作成し、ペルチェ素子の電極とする。 - 特許庁

At least one of the first reflection member 31 and the second reflection member 32 protrudes toward inter-element regions of the multiple LED chips 21 and has a protruding part 31a (32a) formed so as to be spaced apart from the other facing reflection member.例文帳に追加

第１の反射部材３１及び第２の反射部材３２の少なくとも一方は、複数のＬＥＤチップ２１の素子間領域に向かって突出するとともに、対向する他方の反射部材と離間して形成された突出部３１ａ（３２ａ）を有する。 - 特許庁

To provide an integrated circuit comprising a structure where an inter-line capacitance is reduced, and to provide a manufacturing method for an integrated circuit wherein an impurity is prevented from causing a destructive reaction with a conductive element present in the next layer of a multi-layer integrated circuit structure.例文帳に追加

ライン間キャパシタンスを減少できる構造を有する集積回路および不純物が多層集積回路構造の次の層に存在する導電性要素に対し破壊的反応を起こすのを防止できる集積回路の製造方法を提供する。 - 特許庁

The power semiconductor module includes a semiconductor element which has an Ni layer formed on an electrode surface, a metallic conductor pattern, and solder joining the semiconductor element and semiconductor pattern together, wherein the solder consists of Sn and 3 to 10 wt.% Cu, and an inter-metal compound formed near an interface between the semiconductor element and solder is 6 to 50 μm thick.例文帳に追加

本発明のパワー半導体モジュールは、電極表面にＮｉ層が形成された半導体素子と金属製導体パターンと前記半導体素子と前記導体パターンを接合したはんだとを備え、前記はんだの組成比がＳｎ−３ｗｔ％Ｃｕ〜Ｓｎ−１０ｗｔ％Ｃｕであり、前記半導体素子とはんだとの界面付近に形成された金属間化合物の厚さが、６μｍ〜５０μｍであることを特徴とするパワー半導体モジュール。 - 特許庁

There are provided a wiring layer formed on a substrate surface formed in a wanted element region, an inter-layer insulating film covering the wiring layer surface, a silicon nitride film formed so as to cover the entire surface of the inter-layer insulating film, and a gold layer which is formed on the silicon nitride film as a top layer metal, and a flattened insulating film formed on the metal-wiring layer.例文帳に追加

本発明では、所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記メタル配線層上に形成された平坦化絶縁膜とを含むことを特徴とする。 - 特許庁

In this nonvolatile semiconductor storage element, a storage part 200 equipped with two transistors as one set by the standard CMOS process makes a hole and an electron generated when an inter-band tunnel current generated between a source and a semiconductor substrate flows trapped in a crystal defect in the vicinity of the boundary of the semiconductor substrate and a gate oxide film.例文帳に追加

標準的なＣＭＯＳプロセスによるトランジスタ二個を一組とし備える記憶部２００は、ソース・半導体基板間に発生するバンド間トンネル電流が流れる際に発生する正孔と電子を、半導体基板とゲート酸化膜の境界付近にある結晶欠陥にトラップさせる。 - 特許庁

Also, a phase control layer is constituted of plural inner wiring layers according to the number of necessary driving lines 19, and signal wiring for controlling each phase shifting unit 16 is formed in the inner wiring layers so that an area necessary for the wiring can be reduced, and the inter-element intervals can be reduced.例文帳に追加

また、必要な駆動線１９の本数に応じて位相制御層３５を複数の内部配線層で構成し、各移相ユニット１６を制御するための信号配線を内部配線層に形成することにより、これら配線に必要な面積を削減して素子間隔の縮小化を図る。 - 特許庁

This DC-DC converting circuit compares the inter-terminal voltage of the third capacitor C3 being the output voltage of itself and the reference voltage, and switches on or switches off a switch element P6 connected between a DC-DC converter 1 and the third capacitor C3, based on this comparison result.例文帳に追加

ＤＣ−ＤＣ変換回路の出力電圧である第３キャパシタＣ３の端子間電圧と基準電圧とを比較し、この比較結果に基づいて、ＤＣ−ＤＣ変換部１と第３キャパシタＣ３との間に接続されたスイッチ素子Ｐ６のオンオフを制御する。 - 特許庁

In this semiconductor device formed in a semiconductor layer on an insulation film, the semiconductor layer is isolated by an inter-element isolation trench, and a side wall of the interelement isolation trench is provided with an anti-inversion layer comprising an impurity diffusion layer.例文帳に追加

本発明の半導体装置は、絶縁膜上の半導体層に形成された半導体装置において、前記半導体層が素子間分離溝によって分離され、前記素子間分離溝の側壁に不純物拡散層からなる反転防止層を有することを特徴とする - 特許庁

To provide a solid-state imaging element that suppresses light reflected in an inter-layer insulation layer below a light shield film among incident light made incident to a photosensor unit and leaked to a vertical electric charge transfer unit so as to reduce a smear component, and to provide a manufacturing method thereof.例文帳に追加

本発明は、フォトセンサ部に入射する入射光のうち遮光膜下の層間絶縁層を反射して垂直電荷転送部に漏れ込む光を抑制してスミア成分を低減するようにした固体撮像素子及びその製造方法を提供するものである。 - 特許庁

The second semiconductor device 30 has: a second wiring substrate 31; a second semiconductor element 33 arranged on the top surface of the second wiring substrate 31; a second electrode 35 arranged on the bottom surface of the second wiring substrate 31; and an inter-device connection terminal 37 connected with the second electrode 35.例文帳に追加

第２の半導体装置３０は、第２の配線基板３１、第２の配線基板３１の上面に設けられた第２の半導体素子３３、第２の配線基板３１の下面に設けられた第２の電極３５及び第２の電極３５と接続された装置間接続端子３７を有している。 - 特許庁

To prevent water etc., which enters an inter-layer insulating film on a fuse from an opening of a protection film on the fuse in a trimming element formation region surrounded with a guard ring made of metal from entering a device formation region through an opening for a fuse lead-out electrode formed in the guard ring.例文帳に追加

金属層からなるガードリングで囲まれたトリミング素子形成領域のヒューズ上の保護膜の開口からヒューズ上の層間絶縁膜に浸入した水分等がガードリングに形成されたヒューズ引き出し電極用の開口を通ってデバイス形成領域に浸入することを防止する。 - 特許庁

To facilitate countermeasures to a plurality of unstable vibration by performing the arithmetic operation of the sensitivity of an inter-component contact part by carrying out the unstable vibration analysis of a plurality of components by using the equation of motion of a finite element model, and designing the contact face of each component for reducing the sensitivity of the highly sensitive contact site.例文帳に追加

有限要素モデルの運動方程式を用いて複数部品の不安定振動解析を行って部品間接触部の感度を演算し、高感度な接触部位の感度が低減するように各部品の接触面を設計することによって、複数の不安定振動にも対応する。 - 特許庁

To provide a resin-made multilayer wiring board that can secure a filter function for a surface acoustic wave when a SAW device is constituted by mounting a SAW piezoelectric element, and can be made high in density by forming inter-layer connection and fine wiring by plating.例文帳に追加

ＳＡＷ圧電体素子を搭載してＳＡＷデバイスを構成した場合に、表面弾性波用のフィルター機能を確保することが可能であり、しかも、めっきによる層間接続と微細配線の形成によって、高密度化が可能な樹脂製の多層配線基板を提供する。 - 特許庁

To provide an optical scanning device which combines time difference in a plurality of output signals output from a photoelectric conversion element by using a simple circuit and performs an inexpensive, easy and highly accurate inter-pitch detection of a semiconductor laser is performed by amplifying the difference in the output signal.例文帳に追加

光電変換素子からの複数の出力信号の時間差を、簡単な回路を用いてあわせ、その出力信号の差分を増幅することによって、安価で容易に高精度な半導体レーザのピッチ間検出を行う光学走査装置を提供することである。 - 特許庁

Chemical adsorption is carried out by inter-molecular bond TEC units in which a porous three dimensional transition element complex further comprises at least one multidentate ligand forming at least one five- or six-membered chelate ring in their respective units.例文帳に追加

化学的収着が、分子間結合されたＴＥＣ単位であって、このＴＥＣ単位がそれぞれの単位上で少なくとも１個の五又は六員のキレート環を形成する少なくとも１個の多座配位子を更に含むようなものからなる多孔質三次元遷移元素錯体によって行なわれる。 - 特許庁

To provide an electrode connecting method for increasing the number of conductive particles concerning the electric connection of an electrode terminal formed at a substrate with the electrode of a driving circuit, and for maintaining inter-electrode insulation; and also to provide a method for manufacturing a liquid crystal display element.例文帳に追加

基板に形成された電極端子と駆動回路の電極との電気的接続に関与することができる導電性粒子の粒子数を多くすることができ、かつ、電極間の絶縁性を保つことができる電極接続方法および液晶表示素子の製造方法を提供する。 - 特許庁

An inter-layer insulating film 16 between a pixel switching element 102 and signal wiring 202 is formed such that a first thickness D1 formed in a region corresponding to a second source/drain region 102b is larger than a second thickness D2 in a region corresponding to a gate electrode 102g.例文帳に追加

画素スイッチング素子１０２と信号配線２０２との間の層間絶縁膜１６を、第２のソース・ドレイン領域１０２ｂに対応する領域に形成された第１の厚さＤ１が、ゲート電極１０２ｇに対応する領域の第２の厚さＤ２よりも厚くなるように形成する。 - 特許庁

An inter-connector 20 has a comb-like structure wherein it has a back part 21 of a comb extending in one direction, and comb parts 22a and 22b fixed to an n electrode 8 or a p electrode 9 formed at cell substrates 11a and 11b of a photoelectric conversion element 1 and connected to these electrodes 8 and 9.例文帳に追加

インターコネクタ２０は櫛構造とされ、一方向に延在する櫛の背部２１と、光電変換素子１のセル基板１１ａ，１１ｂに形成されたｎ電極８またはｐ電極９に固定されて、これらの電極８，９に接続される櫛部２２ａ，２２ｂとを備えている。 - 特許庁