「Interlayer」に関連した英語例文の一覧と使い方(96ページ目) - Weblio英語例文検索

To suppress deterioration of organic EL emission characteristics by preventing moisture contained in the inside of an edge cover and an interlayer insulating film from oozing out with the passage of time and giving damages to an organic EL layer and a second electrode.例文帳に追加

エッジカバーや層間絶縁膜の内部に含まれている水分が経時に伴ってしみ出し、有機ＥＬ層や第２電極に損傷を与え、有機ＥＬ発光特性が低下することを抑制することを目的とする。 - 特許庁

To provide a film-forming composition capable of imparting a low density film excellent in dielectric constant characteristics and water absorbency characteristics and useful as an interlayer insulating film in semiconductor elements, etc., and being an uniform coating film, and also excellent in storage stability.例文帳に追加

半導体素子などにおける層間絶縁膜として有用な、誘電率特性、吸水性特性に優れ、かつ塗膜が均一な低密度化膜が得られ、しかも貯蔵安定性にも優れる膜形成用組成物を提供すること。 - 特許庁

In the process, a silicon oxide film having an organic group coupled with a silicon atom is preferably used as the low dielectric constant interlayer insulating film, and an organic matter having a thermal cracking temperature lower than that of the organic group is preferably used as the source of the hole.例文帳に追加

ここで、低誘電率層間絶縁膜として、シリコン原子と結合した有機基を有するシリコン酸化膜を用い、空孔源として、この有機基よりも熱分解温度が低い有機物を用いるのが好ましい。 - 特許庁

After a memory transistor and a selection transistor are formed in a memory cell array area and a transistor is formed in a peripheral area on a wafer 10, an interlayer dielectric is formed from BPSG films 27 and 40 so as to cover the whole.例文帳に追加

半導体基板１０上のメモリセルアレイ領域に、メモリセルトランジスタ及び選択トランジスタを、周辺領域にトランジスタを形成した後、全面を覆うようにＢＰＳＧ膜２７、４０により層間絶縁膜を形成する。 - 特許庁

To form an organic polymer film used as an interlayer insulation film in a porous shape without cutting a cross-link member of an organic polymer, and to uniformly disperse voids which are formed in molecular level size with discontinuity.例文帳に追加

層間絶縁膜となる有機高分子膜を有機高分子の架橋部位を切断することなく多孔質化すると共に、有機高分子膜に分子レベルのサイズを有し且つ連続していない空孔を均一に分散させる。 - 特許庁

After the etch stopping film 5 exposed to the bottom of the groove by the additional etching is removed, the interlayer dielectric 4 exposed to the bottom of the groove by etching back is etched by a specified thickness to bury a wiring metal 10 in the hole and the groove.例文帳に追加

追加のエッチングにより溝底部に露出したエッチング阻止膜５を除去した後、エッチバックにより溝底部に露出した層間絶縁膜４を所定の厚さだけエッチングし、ホールおよび溝に配線金属１０を埋め込む。 - 特許庁

To provide a decorative plate having a fire-proof capability, also excellent in strength, having a small dimensional change and further excellent in close adhesion by increasing the amount of an organic resin component contained in a prepreg used for a core layer up to an extent without causing interlayer peeling.例文帳に追加

不燃性能を有し、かつ強度が優れ、寸法変化が小さく、更に、コア層に用いるプリプレグ中に含まれる有機樹脂分を層間剥離が生じない程度まで増量し、密着性に優れた化粧板を得る。 - 特許庁

To attain compatibility between reduction of medium noise and recording performance by forming a thin film, with respect to a perpendicular magnetic recording medium wherein a plurality of recording layers are layered and disposed via binder layers (interlayer bonding force control layer).例文帳に追加

本発明は結合層（層間結合力制御層）を介して複数の記録層を積層配置した垂直磁気記録媒体に関し、薄膜化による媒体ノイズの低減と記録性能の両立を図ることを課題とする。 - 特許庁

A wiring substrate (package) 10 has a structure, in which a plurality of wiring layers 11, 14, 17, and 20 are laminated having insulating layers 12, 15, and 18 therebetween and the wiring layers are interlayer connected via vias 13, 16, and 19 formed in the insulating layers.例文帳に追加

配線基板（パッケージ）１０は、複数の配線層１１，１４，１７，２０が絶縁層１２，１５，１８を介在させて積層され、各絶縁層に形成されたビア１３，１６，１９を介して層間接続された構造を有している。 - 特許庁

To provide a stack via layout design method which can previously prevent reduction of a reliability caused by the thermal stress distortion of a stack via in multilayered wiring using an interlayer film material having a low dielectric constant, and also to provide a semiconductor device.例文帳に追加

低誘電率層間膜材料を用いた多層配線におけるスタックビアの熱応力歪みによる信頼性低下を予め防ぐことを可能とするスタックビアレイアウト設計方法および半導体装置を提供する。 - 特許庁

An interlayer insulating film 3, a contact part 2, an counter- silicon diffused conductive layer 4, and a lower electrode layer 5 of Ru film are formed on a silicon substrate 1, and a hard mask layer 7 of SiO2, that is subjected to patterning, is formed on it using a photoresist 8.例文帳に追加

シリコン基板１上に、層間絶縁膜３、コンタクト部２、対シリコン拡散導電層４、Ｒｕ膜の下部電極層５を形成し、この上に、フォトレジスト８を用いてパターンニングしたＳｉＯ_2 のハードマスク層７を形成する。 - 特許庁

To provide a peeling method of peeling, at a relatively low temperature, a resist of poor peeling property, without eroding a semiconductor material such as a low dielectricity interlayer insulating film, in a wiring process of a semiconductor element.例文帳に追加

半導体素子の配線工程において、低誘電率層間絶縁膜等の半導体材料を腐食することなく、比較的低温で、剥離性の悪いレジストを剥離することのできるレジストの剥離方法を提供する。 - 特許庁

To provide a semiconductor device, an interlayer film for which is made of organic polymer material, porous inorganic material, or porous organic polymer material, of a small relative dielectric constant, where the moisture resistance of elements themselves of the semiconductor device is improved more reliable.例文帳に追加

比誘電率の小さい有機ポリマ材料や多孔質無機系材料、あるいは多孔化有機ポリマを層間絶縁膜に用いた半導体装置であって、素子自体の耐湿信頼性を向上させた半導体装置を提供する。 - 特許庁

When interlayer jumping is performed in the disk having three or more recording layers, based on a relation between the recording layer, before the movement of a focus and the recording layer after the movement, an objective lens and a spherical aberration correction mechanism are driven in different sequences.例文帳に追加

３層以上の記録層を有するディスクにおいて層間ジャンプを行う場合、焦点移動前の記録層と、移動後の記録層の関係によって、対物レンズおよび球面収差補正機構を異なる順序で駆動する。 - 特許庁

An interlayer insulating film 3 is formed on a Cu wiring layer 2 formed on a semiconductor substrate 1 as a lower wiring layer and a groove 5 which becomes a via hole is opened in the insulating film 3 until the Cu wiring layer 2 appears by using a resist 4 as a mask.例文帳に追加

半導体基板１上に下層配線層として形成されているＣｕ配線層２上に、層間絶縁膜３を形成し、レジスト４をマスクとしてヴィアホールとなる溝５をＣｕ配線層２があらわれるまで開口する。 - 特許庁

To provide a metal foil with an adhesive layer which enables to produce a printed wiring board having excellent heat resistance wherein transmission loss in high frequency band can be favorably reduced and interlayer separation is sufficiently prevented.例文帳に追加

高周波帯での伝送損失を良好に低減することができ、耐熱性に優れ、しかも、層間の剥離が十分に生じ難いプリント配線板を製造することができる接着層付き金属箔を提供すること。 - 特許庁

To obtain a method for fabricating a semiconductor device having interconnection or plugs buried in an insulation film in which an oxide film can be removed from the surface of a lower interconnection while preventing intrusion of copper from a via hole or a trench into an interlayer insulation film.例文帳に追加

絶縁膜に埋め込まれる配線又はプラグを有する半導体装置の製造方法に関し、ビアホール又は溝から層間絶縁膜への銅の侵入を防止しながら下側の配線の表面の酸化膜を除去すること。 - 特許庁

In order to expose an n^+-type emitter region 5 or a body p layer 6 (p-type base region 3), an opening end of a contact hole 10a formed on an interlayer insulating film 10 is retracted, and the opening width of the contact hole 10a is expanded.例文帳に追加

ｎ^+型エミッタ領域５やボデーｐ層６（ｐ型ベース領域３）を露出させるために層間絶縁膜１０に形成されるコンタクトホール１０ａの開口端を後退させ、コンタクトホール１０ａの開口幅を広げる。 - 特許庁

To provide a method of manufacturing a multilayer circuit board which can cause less deformation in a conductor pattern or less mutual positional displacement therein, and can suppress an increase in the resistance of a conductive material for interlayer connection, with a high reliability.例文帳に追加

導体パターンの変形や相互の位置ズレが起き難く、導体パターンを層間接続する導電材料の抵抗上昇を抑制することができ、高い信頼性を有する多層回路基板の製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor storage device that prevents increase in the contact resistance due to etching of a semiconductor layer when etching an interlayer dielectric, and is excellent in writing characteristics and charge retention characteristics; and to provide a manufacturing method thereof.例文帳に追加

層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタクト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供する。 - 特許庁

Since the planar shape of the dielectric capacitor 10B in a plane parallel to the film surface of the interlayer insulating film 17 is almost a regular polygon, unwanted deformations hardly occur during the processing of the surface of the dielectric capacitor 10B.例文帳に追加

誘電体キャパシタ１０Ｂの、層間絶縁膜１７の膜面と平行な面内における平面形状は略正多角形であるため、誘電体キャパシタ１０Ｂの表面を加工する際の不要な変形が生じにくい。 - 特許庁

To provide a semiconductor device reduced in cost, by enabling a crack to be detected when the crack occurs in an interlayer insulating film at the time of contacting of a probe needle with a bonding pad, and, by thereby improving a yield in subsequent assembling processes.例文帳に追加

ボンディング用パッドに対するプローブ針の接触時に層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるようにし、後の組み立て時の歩留りの向上を図り、もってコストの低減化を図ること。 - 特許庁

To obtain a method for manufacturing a lamination ceramic electronic part in which an interlayer separation or the like is not caused between ceramic green sheets, and an occurrence of cracks after being baked can be suppressed; and which can obtain the lamination ceramic electronic part with the high reliability.例文帳に追加

セラミックグリーンシート間で層間剥離などが発生せず、焼成後におけるクラックの発生を抑えることができ、信頼性の高い積層セラミック電子部品を得ることができる、積層セラミック電子部品の製造方法を得る。 - 特許庁

In the surface side of a semiconductor substrate 10; there are formed an interlayer insulation film 17 which has two-layer structure including a first layer film 18 consisting of an insulation material of an organic system, and a second layer film 19 consisting of an insulation material of an inorganic system.例文帳に追加

半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。 - 特許庁

To provide a resin composition which gives a cured produce excellent in flexibilyty, soldering heat resistance, heat deterioration resistance and electroless gold plating resistance and is developable with an organic solvent or a dilute alkaline solution and suitable for a solder resist and an interlayer insulating layer.例文帳に追加

硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁

To provide a peeling apparatus suitable for finding the optimal peeling angle at which the stability of peeling is excellent and peeling failure seldom occurs and capable of preventing peeling failure such as interlayer fracture in a core layer, and to provide a laminator applying the peeling apparatus.例文帳に追加

剥離の安定性に優れ、剥離不良が生じ難い最適な剥離角度を見つけるのに好適で、中心層の層間破壊等の剥離不良を防止できる剥離装置と、これを適用したラミネート装置を提供する。 - 特許庁

To provide a grinding material and a polishing material, or a grinding method and a polishing method for obtaining a base board having no flaw and a polishing trace by improving polishing accuracy of surfaces of the base board, an interlayer insulating film, a circuit pattern, etc.例文帳に追加

本発明は、基板や層間絶縁膜、回路パターン等の表面の研磨精度を向上させ、キズや研磨痕の無い基板が得られる研削材や研磨材若しくは研削方法や研磨方法を提供することを目的とする。 - 特許庁

The interlayer connecting member is further provided with: an insulating resin sheet 12 of a thermosetting resin; hole parts 24 formed at predetermined positions of the resin sheet 12; and identical balls 14, stored in the hole parts 24 and each having a diameter larger than the thickness of the resin sheet 12.例文帳に追加

熱硬化性樹脂の絶縁性の樹脂シート１２と、樹脂シート１２の所定位置に形成された穴部２４と、穴部２４に収容され樹脂シート１２の厚みよりも直径が大きい同ボール１４を備える。 - 特許庁

To solve problems of image defects and deterioration of vacuum accompanying scrape of a surface of an interlayer insulating membrane arranged between a screen image signal wiring and a scanning signal wiring, and provide a long life image display device superior in display characteristics.例文帳に追加

映像信号配線と走査信号配線間に配置される層間絶縁膜の表面の削れに伴う画質不良、真空度劣化を解決し、表示特性の優れた長寿命の画像表示装置を提供する。 - 特許庁

In addition, the cause of yield deterioration is specified by obtaining the measured values of circuit dimensions, film thicknesses, interlayer alignment dimensions, electrical characteristics 74, etc., from the same wafer at every measurement item and comparing the results with the yield of the defectless chips.例文帳に追加

また、同じウェハで測定した回路寸法、膜厚寸法、層間位置合せ寸法、電気特性７４などの測定値を測定項目毎にそれぞれ求め、その結果と欠陥無チップの歩留りを比較し、歩留り劣化原因を特定する。 - 特許庁

The double-sided board is equipped with wiring circuits on both its sides, an interlayer connection via filled up with plating, one conductor layer formed of conductor foil, and the other conductor layer formed of plating on an etched surface.例文帳に追加

両面に配線回路を備えると共に層間接続ビアがめっきにて充填され、かつ一方の導体層が導体箔で形成されていると共に他方の導体層がエッチング処理面にめっきで形成されている両面基板。 - 特許庁

A fuse part 13 and a pad electrode 17 are formed with a metal writing layer of the top layer over an interlayer insulating film 12, over which an inorganic insulating protective film 14 is formed, and then an opening part 18 at the upper part of the pad electrode 17 is formed.例文帳に追加

層間絶縁膜１２上に、ヒューズ部１３及びパッド電極１７を最上層の金属配線層で形成し、その上に無機絶縁保護膜１４を形成後、パッド電極１７の上部の開口部１８を形成する。 - 特許庁

A failure diagnosis circuit 101 detects the interlayer short circuit short-circuiting to a source voltage terminal or a ground, and performs a failure diagnosis while a high-side switch element, a low-side switch element, or an electromagnetic load itself has a predetermined impedance.例文帳に追加

ハイサイドスイッチ素子、ロウサイドスイッチ素子あるいは電磁負荷自身が、ある所定のインピーダンスを持った状態で、電源電圧端子もしくはグランドに短絡したレアショートを検出し、故障診断を行う故障診断回路１０１を設ける。 - 特許庁

To obtain a resin composition excellent in the flexibility of its cured body and in the resistance of the body to the heat of soldering, thermal deterioration and electroless gold plating, developable with an organic solvent or a dilute alkali solution and suitable for a soldering resist and for an interlayer dielectric.例文帳に追加

硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁

Since the Al-Cu alloy is used for the wiring 18, even if it is used in a high-temperature condition, the highly reliable wiring 18 capable of preventing failure due to diffusion of the wiring material in the interlayer insulating film 12 can be formed.例文帳に追加

配線１８にＡｌ−Ｃｕ合金を用いるため、高温環境下で使用しても配線材料が層間絶縁膜１２中に拡散して不具合を生じることがない信頼性の高い配線１８を形成することができる。 - 特許庁

The first, second, and third dummy metal layers 20, 21, 22 are electrically insulated from the semiconductor element and wiring of the integrated circuit region 31 by the first to third interlayer insulating films 12, 14, 16.例文帳に追加

第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、集積回路領域３１の半導体素子や配線とは第１乃至第３の層間絶縁膜１２，１４，１６によって電気的に絶縁されている。 - 特許庁

To provide a feed block the maintenance of which is easy because of a simple structure and which dissolves the interlayer instability phenomenon at the time of coextrusion molding to afford a product stable in appearance quality.例文帳に追加

簡単な構造であるのでメンテナンスが容易であるとともに、共押出成形時における層間不安定現象を解消して、外観品質の安定した製品を得ることができるフィードブロックを提供することを目的としている。 - 特許庁

To improve interlayer adhesion strength, and hence to prevent problems of separation, or the like from occurring in reflow treatment, or the like, in a wiring board in a structure where a ceramic dielectric layer and a polymer material dielectric layer are laminated compositely.例文帳に追加

セラミック誘電体層と高分子材料誘電体層とが複合積層された構造を有する配線基板において、層間の密着強度を高め、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくする。 - 特許庁

In the buffer region, the density of flattening pads 134 arranged in the wiring 132 for suppressing roughness of an interlayer insulating film 136 is decreased stepwise as it approaches the light receiving part 72 from the standard value in a region 142.例文帳に追加

緩衝領域では、層間絶縁膜１３６の凹凸を抑制するために配線１３２間に配置される平坦化パッド１３４の密度を領域１４２における標準値から受光部７２に近づくにつれて段階的に下げる。 - 特許庁

An interlayer film 3, which is formed for covering a base pattern 1 on a substrate 2 and has a protrusion 3a corresponding to the base pattern 1 is planarized, by polishing for a previously calculated time t from the start of polishing, until the completion.例文帳に追加

基板２上の下地パターン１を被覆するよう形成され且つ下地パターン１に対応した凸部３ａを有する層間膜３を、予め算出された研磨開始から終了までの時間ｔの間研磨して平坦化する。 - 特許庁

Subsequently, the metal remaining on an upper surface of the interlayer insulating film 3 except the contact hole 3a, and the second seed layer 6 and first seed layer 5 are removed by a CMP (Chemical Mechanical Polishing) method to form the plug 7A at the contact hole 3a.例文帳に追加

続いて、ＣＭＰ法により、層間絶縁膜３のコンタクトホール３ａを除く上面に残存する金属、第２のシード層６及び第１のシード層５を除去することにより、コンタクトホール３ａにプラグ７Ａを形成する。 - 特許庁

In the semiconductor chip 50, there are provided a silicon substrate 1, an integrated circuit 2, an euphotic section 3, an interlayer insulating film 4, a resin layer 5, a front surface electrode 6, a through electrode 8, a rear surface electrode 9, a rear surface protective film 12, and a ball terminal 13.例文帳に追加

半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。 - 特許庁

To provide a heat-shrinkable laminated film excelling in heat shrinking performance, transparency and interlayer adhesion at an ordinary temperature, hardly peeled off even if treated at a high temperature and restrained from whitening that occurs when bending the film during processing or the like.例文帳に追加

熱収縮特性、透明性、常温における層間接着に優れ、高温で処理しても剥離しにくく、かつ加工時等にフィルムを折り曲げた際に生じる白化を抑制した熱収縮性積層フィルムの提供。 - 特許庁

The interlayer dielectric includes a first-class insulating layer 15 wrapping a side face and a bottom face of the wiring groove, and a second-class insulating layer 56 arranged under the first-class insulating layer and having etching characteristics different from that of the first-class insulating layer.例文帳に追加

層間絶縁膜が配線用溝の側面および底面を包む第１種の絶縁層１５と、第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層５６とを含む。 - 特許庁

To provide an aqueous dispersant for chemical-mechanical polishing simultaneously, having a high polishing speed and high planarization characteristics for a wiring material and a barrier metal film and an interlayer insulating film, and to provide a chemical-mechanical polishing method that uses the dispersant.例文帳に追加

配線材料、バリアメタル膜および層間絶縁膜に対する高研磨速度と高平坦化特性を同時に備えた化学機械研磨用水系分散体、およびこれを用いた化学機械研磨方法を提供することにある。 - 特許庁