「ONE- CHIP」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

The semiconductor device includes a semiconductor chip 10 having an integrated circuit 12 incorporated thereinto; a wiring 20 electrically connected to the integrated circuit 12 and having a pad 22 on one part thereof; the passivation film 30 having an opening 32 and formed on the wiring 20, so that the pad 22 can be arranged from its internal surface to the inside with an interval; and a bump 40.例文帳に追加

半導体装置は、集積回路１２が作り込まれた半導体チップ１０と、集積回路１２に電気的に接続されておりパッド２２を一部に有する配線２０と、開口３２を有しておりその内面から内側に間隔をあけてパッド２２が配置されるように配線２０上に形成されてなるパッシベーション膜３０と、バンプ４０と、を含む。 - 特許庁

In the liquid crystal display apparatus having a liquid crystal panel, an optical system and a light source, the light source includes a light emitting element having positive and negative electrodes, at least one of them being plural, and wires mounted to the positive and negative electrodes through flip chip mounting by making electrical correspondence to individual regions of the positive and negative electrodes.例文帳に追加

液晶パネルと、光学系と、光源とを有する液晶表示装置であって、前記光源は、正極電極と負極電極の少なくとも一方を複数個有する発光素子と、前記正極電極と負極電極の各領域にそれぞれ電気的に対応させてフリップチップ実装する配線とを有することを特徴とする液晶表示装置。 - 特許庁

In the semiconductor device formed by laminating first dummy wirings, a layer insulation film and second dummy wirings in this order on a semiconductor chip and forming a plurality of dummy vias into the layer insulation film between the first and second dummy wirings, one of the first dummy wirings or the second dummy wirings is connected to the plurality of dummy vias.例文帳に追加

半導体チップ上に第１ダミー配線、層間絶縁膜及び第２ダミー配線がこの順に積層され、前記第１ダミー配線と第２ダミー配線との間の層間絶縁膜に複数のダミービアホールが形成されてなる半導体装置において、１つの第１ダミー配線又は第２ダミー配線が複数のダミービアホールと接続されてなる半導体装置。 - 特許庁

To sustain gate insulating film quality high by removing bad chips in a test of applying a specified voltage higher than the clamp voltage to the gate insulating film in the middle of the manufacturing of a semiconductor device, wherein a gate insulated semiconductor device and a gate/emitter clamping element for the gate insulated semiconductor device are formed in one and the same chip.例文帳に追加

ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするクランプ素子とが同一チップ上に形成された半導体装置において、製造途中で、クランプ電圧より大きな所定の電圧をゲート絶縁膜に印加して試験をし、不良チップを除去することでゲート絶縁膜の品質を維持できるようにする。 - 特許庁

The flexible board for setting LEDs is provided with notches 15 for bending an arranging part 11 while bypassing the chip setting points between one setting point of LED chips 12a and another setting point of LED chips 12b which are set in the arranging part 11 for arranging the several LED chips 12.例文帳に追加

本発明に係るＬＥＤ設置用フレキシブル基板は、複数のＬＥＤチップ１２を配列するための配列部１１に設置される一のＬＥＤチップ１２ａの設置箇所と他のＬＥＤチップ１２ｂの設置箇所との間に、設置箇所を避けて配列部１１をたわませるための切り欠き部１５が形成されていることを特徴とする。 - 特許庁

The development cartridge regards at least one of a push projection 222 for inputting a push pressure for bringing a development roller 33 into contact with a photosensitive drum 27 in a push state and a separation projection 209 for inputting separation force for separating the development roller 33 from the photosensitive drum 27 as a terminal connected electrically to a memory chip 223 arranged in the development cartridge 25.例文帳に追加

現像ローラ３３を感光ドラム２７に押圧状態で接触させるための押圧力が入力される押圧突起２２２、および現像ローラ３３を感光ドラム２７から離間させるための離間力が入力される離間突起２０９の少なくとも一方を、現像カートリッジ２５に配置されるメモリチップ２２３と電気的に接続された端子とする。 - 特許庁

A semiconductor package of the present invention seals a semiconductor chip with a resin, one surface of the semiconductor package is formed from aventurine 1 with first surface coarseness, characters 12 of a product number or the like formed from aventurine 2 having second surface coarseness are provided on the aventurine 1, and the aventurine 1 and the aventurine 2 have the same reference plane.例文帳に追加

本発明の半導体パッケージは、半導体チップを樹脂封止した半導体パッケージであって、半導体パッケージの一表面が第１の表面粗さを有する梨地１で形成され、梨地１上に第２の表面粗さを有する梨地２で形成された製品番号等の文字１２を備え、梨地１および梨地２が同じ基準面を有する。 - 特許庁

To improve the productivity and to lower the manufacturing cost of a surface-mounted piezoelectric oscillator having a piezoelectric vibrator and a chip-constituted IC component combined together in one body by making it possible to adjust the capacity of a capacitor in an oscillation state while a plurality of oscillators are assembled on an insulating substrate base material without making the occupation area large.例文帳に追加

圧電振動子と、チップ化したＩＣ部品とを組み合わせて一体化した構成の表面実装型圧電発振器において、占有面積を大型化することなく、絶縁基板母材上に複数の発振器を組み立てた状態で、発振状態でのコンデンサの容量調整を行うことを可能とし、生産性向上、製造コスト低減を図る。 - 特許庁

The self-check of incorporation is started by a command of a CPU 12, and the test results of the memory 11 and a logic circuit group 13 are read from the memory checking compressor 17 and the logic circuit checking compressor 15 and compared respectively with expected values stored beforehand in the memory 11 to diagnose the result inside the one-chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

A light emitting element array chip 1 is composed of n (n is an integer ≥2) switching thyristors S, n signal transmission lines GH individually connected to N-gate electrodes (d) of the switching thyristors S and a plurality of light emitting thyristors T in each of which an N-gate electrode (b) is connected to any one of the n signal transmission lines GH.例文帳に追加

ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の信号伝送路ＧＨと、前記ｎ本の信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。 - 特許庁

A spiral main conductor pattern 24 of n/2 turns, a ceramic pattern 26 covering an area substantially half that at one side of the chip, a short connecting conductor pattern 28 for connecting a start terminal of the main conductor pattern adjacent in the laminating direction with the end terminal, and a ceramic pattern 30 which covers an area substantially half that of the opposite side are printed in this order and laminated.例文帳に追加

ｎ／２ターンのスパイラル状の主導体パターン２４と、チップの片側ほぼ半分の面積を覆うセラミックスパターン２６と、積層方向で隣接する主導体パターンの始端と終端を接続する短い接続用導体パターン２８と、反対側ほぼ半分の面積を覆うセラミックスパターン３０を、その順序で印刷積層する。 - 特許庁

The chip discharging device for the machine tool includes: a cover member 15 which is formed to surround a workpiece W and has a tool insertable opening 15a; a suction mechanism 16 for applying suction to the interior of the cover member 15 through a suction passage 16a; and an opening adjustment mechanism 17 for adjusting at least one of the area and position of the opening 15a.例文帳に追加

被加工物Ｗを囲むように形成され、かつ工具が進入可能の開口１５ａを有するカバー部材１５と、該カバー部材１５内を吸引通路１６ａを介して吸引する吸引機構１６と、前記開口１５ａの面積，位置の少なくとも一方を調整可能とする開口調整機構１７とを備える。 - 特許庁

At least the two ultra high pressure sintered compact chips 10A, 10B adjacent to each other in the blank are arrayed to overlap a projection shape section 11 of one of the ultra high pressure sintered compact chips 10B with a recess shape section 12 of the other ultra high pressure sintered compact chip 10A with a slight clearance to be respectively cut out of the blank.例文帳に追加

ブランクス内で互いに隣り合う少なくとも二つの超高圧焼結体チップ１０Ａ、１０を、一方の超高圧焼結体チップ１０Ｂの凸形状部１１が他方の超高圧焼結体チップ１０Ａの凹形状部１２にわずかな間隔をあけて重なるように、配列して、ブランクスからそれぞれ切り出すようにした。 - 特許庁

A CPU interface circuit includes: a determination part that determines the presence or absence of noise in either one of or both of a chip select signal and a light enable signal that are output from a CPU; and a storage part that writes data output from the CPU if noise is determined to be absent by the determination part, and does not write data if noise is determined to be present.例文帳に追加

ＣＰＵインターフェース回路であって、ＣＰＵから出力されるチップセレクト信号、ライトイネーブル信号のいずれか一方または両方にノイズが有るか否か判定する判定部と、判定部によってノイズが無いと判定された場合、ＣＰＵから出力されたデータを書き込み、ノイズが有ると判定された場合、データを書き込まない記憶部とを有する。 - 特許庁

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、昇圧回路１７の昇圧動作とフラッシュメモリ１のデータ書き換え動作とに移行する構成とした。 - 特許庁

Impurity concentration in an n-type region 121 located just under a separation region IMS1 held between a first end E1 of the first base region 112 and a second end E2 of the second base region 113 is made higher than that in an n-type layer 111 located just under the same region 121, in a first principal surface MS1 of one chip.例文帳に追加

１チップの第１主表面ＭＳ１の内で、第１ベース領域１１２の第１端部Ｅ１と第２ベース領域１１３の第２端部Ｅ２とで挟まれた分離領域ＩＭＳ１直下に位置するＮ型領域１２１の不純物濃度は、同領域１２１直下のＮ型層１１１のそれよりも高く設定されている。 - 特許庁

The double-sided printed circuit board includes a double insulating layers formed by folding one flexible insulative substrate, a circuit pattern formed over the folded side of the insulating layer and formed on the upper and lower sides of the insulating layer, a solder resist layer for protecting the circuit pattern, and a plurality of connection parts electrically connected by the circuit pattern and connected to the other substrate, chip or the like.例文帳に追加

１つのフレキシブル絶縁性基板を折って形成された２重の絶縁層と、前記絶縁層の折られた辺部を過ぎて前記絶縁層の上下面に設けられた回路パターンと、前記回路パターンの保護のためのソルダーレジスト層と、前記回路パターンによって電気的に連結され、他の基板又はチップなどに接続される複数の接続部とを含む。 - 特許庁

A commutation position detecting signal HS of a brushless motor arranged for engine starting/power generation, an ignition timing reference signal IGS, a starter position detecting signal STS of a starter switch, and a throttle opening detecting signal θS of a throttle are inputted as a wake-up signal of the electric power-saving circuit 14 in the one chip control device 11 used for ignition control of an engine.例文帳に追加

エンジンの点火制御に用いられる１チップ制御装置１１内の省電力回路１４のウェイクアップ信号として、エンジン始動／発電用に設けたブラシレスモータの転流位置検出信号ＨＳと、点火時期基準信号ＩＧＳと、スタータスイッチのスタータ位置検出信号ＳＴＳと、スロットルのスロットル開検出信号θＳとを入力する。 - 特許庁

To solve such a problem that when two kinds of LSI layouts differing in wiring grid interval are combined, a nonconnection part is formed between a terminal and a wire to bring about the need to manually arrange a wire at the nonconnection part and there is the possibility of a long time needed for the layouts, large time loss, and an increase in chip area when the layouts are adjusted to one wiring grid interval.例文帳に追加

配線グリッド間隔の異なる２種類のＬＳＩレイアウトを組み合わせる場合、端子と配線の間に未結線部分が生じ、その未結線部分に手動で配線を配置しなければならず、一方の配線グリッド間隔に揃えようとすると、レイアウトに長時間必要で時間的なロスが大きく、チップ面積の増加が生じる場合もある。 - 特許庁

While a cylindrical thermoplastic resin having a thickness of 10-100 μm and a size of 80-800 μm is used as a mark material for inspection, the mark material for inspection is approached to a hot plate 2 to melt one surface of the resin 1, and the mark material having a melted surface for inspection is stuck to a defective chip of the wafer 3.例文帳に追加

本発明の検査用マーク素材として厚さ１０〜１００μｍ、大きさ８０〜８００μｍ程度の円筒状をした熱可塑性樹脂を用いて、この検査用マーク素材を熱版２に近づけて樹脂１の片側表面を溶融させ、表面を溶融させた検査用マーク素材をウエハ３の不良チップの上に貼付ける。 - 特許庁

A tape carrier package is provided with leads 3-1 to 3-7, for input used for transmitting input signals I1-I7 between the outside and a liquid crystal driver IC chip 20 and wires 6-1 to 6-7 for transmitting signals used for transmitting the input signals I1-I7 among the leads 3-1 to 3-7 on one surface of a tape substrate 1.例文帳に追加

テープキャリアパッケージは、テープ基材１の片面上に、外部と液晶ドライバＩＣチップ２０との間で入力信号Ｉ１〜Ｉ７を伝達させるための入力用リード３−１〜３−７と、入力用リード３−１〜３−７間で入力信号Ｉ１〜Ｉ７を伝達させるための信号伝達用配線６−１〜６−７とを備える。 - 特許庁

A pad 2 is installed at a prescribed position on a wiring 4 formed on one main face of a semiconductor chip 1 through a second insulating film 5 and region between the wring 4 and the pad 2 is reinforced.例文帳に追加

半導体チップ１の一主面に形成された配線４上に、第２の絶縁膜５を介してパッド２が所定の位置に設置され、配線４とパッド２との間の領域が強化されてなることを特徴とすることにより、パッド２とパッケージの外部引出し用端子との接続時における第２の絶縁膜５での破断・亀裂の発生を抑えることができる。 - 特許庁

One chip antenna 1 is formed by laminating a plurality of unit antenna layers 2 and 3 composed of dielectric materials 6 and 7 provided with a conductive member 4 and a feeding part 5 and having a dielectric constant different from each other, and thereby, it is possible to use a plurality of resonance frequency bands corresponding to the respective dielectric constants of the respective unit antenna layers 2 and 3.例文帳に追加

導電性部材４と給電部５とを備え、互いに異なる比誘電率を有する誘電基材６，７からなる複数の単位アンテナ層２，３を積層して一個のチップアンテナ１を形成することによって、各単位アンテナ層２，３の有するそれぞれの比誘電率に対応する複数の共振周波数帯を使用することができ得る。 - 特許庁

As a color arrangement least susceptible to the effect of shift in impact point of an ink drop, the recording head arranges colors line symmetrically from the center line in the chip arranging direction of a head unit toward the outside starting from such a color as the coordinate on the uniform color space is closest to the origin when one head unit uses at least two chips per color.例文帳に追加

記録ヘッドは、着弾ズレの影響が最も少ない配色として、少なくとも１色あたり２つのチップを使用して１つのヘッドユニットと見たとき、このヘッドユニットのチップ配列方向の中心線から外側に向かって線対称に、各色の均等色空間上の座標が原点から近い順に配色していく。 - 特許庁

To one face 21 of a sensor chip 20 are formed a humidity sensitive film 40, sensing electrodes 61 and 62 for detecting a capacity value change of the humidity sensitive film, a circuit element 200 for processing signals from the sensing electrodes, and a bump 80 as the connection electrode for electrically connecting electrodes 212 of the circuit element and a terminal electrode 15 of the substrate each other.例文帳に追加

センサチップ２０の一面２１には、感湿膜４０、該感湿膜の容量値変化を検出するためのセンシング電極６１、６２、該センシング電極からの信号を処理するための回路素子部２００、該回路素子部の電極２１２と基板のターミナル電極１５とを電気的に接続する接続用電極としてのバンプ８０が形成されている。 - 特許庁

To provide a motor power supply control system for electric vehicles, which is effective in protecting system equipment, especially a motor controller and enables reduction in cost and size, by adopting IPS obtained by integrating MOSFET devices into one chip, as a semiconductor switching element, instead of a precharging circuit comprising a mechanical relay and a charging resistor and thereby limiting overcurrent at startup.例文帳に追加

機械式リレーや充電抵抗からなるプリチャージ回路に代えて、半導体スイッチング素子としてＭＯＳ型ＦＥＴによるデバイスを１チップ化したＩＰＳを採用することで、起動時の過電流制限を行って系統機器、特にモータコントローラの保護に有効で、コスト低減や小型化が可能な電気自動車のモータ電力供給制御システムを提供する。 - 特許庁

The method manufactures a grass-derived organic fermentation fertilizer, in a short period of time of about one month, by fermenting and decomposing grassy species (such as chaff, straw, bamboo chip, etc.) containing plenty of a silicon compound and fibers (such as cellulose, lignin, etc.) as constituents by using completely odorless treating water after a final precipitation vessel in a sewage purification process.例文帳に追加

ケイ素化合物、セルロースやリグニン等繊維質を構成成分として多く含むイネ科植物（籾殻、わら、竹チップなど）を、下水浄化過程における最終沈殿槽以降の全く無臭の処理水を用いて発酵、分解することによって、１ヶ月程度という短期間でイネ科植物由来の有機発酵肥料を製造する方法。 - 特許庁

In the variable chip resistor 1, at least one adjusting hole 9 is drilled on a portion between both terminal electrodes 3, 4 in the resistor 2, and an adjusting rod 10 made of a conductor constituted so as to closely contact to the inside of the adjusting hole is put into the adjusting hole 9 in an axial direction of the adjusting hole and adjustably inserted thereinto.例文帳に追加

前記抵抗体２のうち前記両端子電極３，４の間の部分に，少なくとも一つの調節孔９を穿設して，この調節孔内に，当該調節孔における内面に密接するように構成した導電体製の調節棒１０を，当該調節孔における軸線方向に差し込み調節可能に挿入する。 - 特許庁

This semiconductor light receiving device is constituted so that plural light receiving areas E, F are arranged adjacently in one chip, and plural light receiving areas E, F are irradiated respectively with separate laser beams 1b, 1c, and the pitches of the plural light receiving areas E, F are made smaller than the pitches of the irradiating laser beams 1b, 1c.例文帳に追加

１チップ内に隣接して複数の受光領域Ｅ，Ｆを配すると共にこの複数の受光領域Ｅ，Ｆに夫々別個レーザビーム１ｂ，１ｃが照射される如く構成された半導体受光装置において、この照射されるレーザビーム１ｂ，１ｃのピッチより、この複数の受光領域Ｅ，Ｆのピッチが小さくなるようにしたものである。 - 特許庁

Since one of a source electrode or a drain electrode is formed on the main surface of the substrate and the other is formed on the rear of the substrate, the connection region of the other electrode becomes unnecessary on the main surface of the substrate, a channel width can be enlarged with the same chip area, so that the on-state resistance of the transistor can be reduced.例文帳に追加

しかも、ソース電極，ドレイン電極の一方を半導体基板主面に設け、他方を半導体基板の裏面に設けることによって、半導体基板主面では他方の電極の接続領域が不用となるため、同一のチップ面積でチャネル幅を拡大することができるので、トランジスタのオン抵抗を低減させることが可能となる。 - 特許庁

In the die 1 for wiredrawing made by sintering a hard material powder having either one or two or more of carbide, nitride, and carbonitride, and a soft material metal binder powder, only the bearing portion 3c of the chip 3 which constitutes the peripheral wall of the die hole and only the release portion 3d or only the bearing portion 3c or only a part of the bearing portion are made of diamond.例文帳に追加

炭化物、窒化物および炭窒化物のいずれか１種または２種以上の硬質材料の粉末と軟質の金属バインダーの粉末とを焼結して成る伸線用ダイズ１において、ダイス穴の周壁を構成するチップ３のベアリング部３ｃ及びリリース部３ｄのみ、あるいは、ベアリング部３ｃもしくはその一部のみをダイヤモンド製とした。 - 特許庁

The sensor terminal An comprises a temperature sensor IC 1 integrating a temperature sensor, a data transmission/reception circuit, a ROM storing a specific ID, and the like into one chip, and a filter part comprising a resistor R interposed between a power line 31 and the communication line 32 and a capacitor C interposed between the communication line 32 and a ground line 33.例文帳に追加

センサ端末Ａｎは、温度センサやデータの送受信回路、並びに固有のＩＤを記憶したＲＯＭなどを１チップに集積化した温度センサＩＣ１と、電源線３１と通信線３２の間に挿入される抵抗Ｒ並びに通信線３２と接地線３３の間に挿入されるコンデンサＣからなるフィルタ部とを具備する。 - 特許庁

A first ring structure 8 punched from a sheet or tape made of a polymer of tetrafluoroethylene and hexafluoropropylene and a second ring structure 13 punched from a sheet made of polytetrafluoroethylene are fitted in and mounted to the root of the anode rod 3, overlapped in close vicinity to each other so as for the first ring structure to be located on one side of an anode chip.例文帳に追加

陽極棒３の付け根部に，テトラフルオロエチレンとヘキサフルトロプロピレンとの重合体製のシート又はテープから打ち抜いて成る第１リング体８と，ポリテトラフルオロエチレン製記シートから打ち抜いて成る第２リング体１３とを，前記第１リング体が前記陽極チップ片側に位置するように互いに密接して重ねて被嵌・装着する。 - 特許庁

To provide a diode chip in which direct high-dense mounting on a circuit board without using wires and deterioration can be performed and variation in impedance characteristics in an electrode terminal is suppressed, by providing a pair of electrode terminals each corresponding to a p-type semiconductor region and an n-type semiconductor region on one surface of a silicon substrate.例文帳に追加

Ｐ型半導体領域及びＮ型半導体領域にそれぞれ対応する一対の電極端子をシリコン基板の一の面に設けることによって、ワイヤを介さずに直接回路基板上への高密度実装を可能とすると共に、電極端子におけるインピーダンス特性の低下及びバラツキを抑えたダイオードチップを提供することである。 - 特許庁

The diode chip 21 is provided with a silicon substrate 22 having the n-type region 23; the p-type region 24 formed in the n-type region 23; and the pair of electrode terminals 25, 26 formed on any one of the upper surface and the lower surface of the silicon substrate 22, and corresponding to the n-type region 23 and the p-type region 24.例文帳に追加

Ｎ型領域２３を有するシリコン基板２２と、前記Ｎ型領域２３内に形成されるＰ型領域２４と、前記シリコン基板２２の上面又は下面のいずれか一方の面に形成され、前記Ｎ型領域２３及びＰ型領域２４のそれぞれに対応する一対の電極端子２５，２６とを備えたダイオードチップ２１を形成した。 - 特許庁

A fixing jig 11 for flip chip mounting for holding a ferrule 13 and bonding a light receiving and emitting element to the end surface of the ferrule 13 by application of ultrasonic vibration holds two side surfaces 53 perpendicular to the vibration direction a of the ferrule 13 and includes a pressing part 57 that applies elastic force to one side surface 55 to press the ferrule 13.例文帳に追加

フェルール１３を保持し、超音波振動を印加してフェルール１３の端面に受発光素子を接合させるためのフリップチップ実装用固定治具１１であって、フェルール１３の振動方向ａに垂直な二側面５３を挟持し、且つ一方の側面５５に対し弾性力を付与する押圧部５７を有してフェルール１３を押圧する。 - 特許庁

This stacked reaction chip is a stacked body having at least a reaction layer comprising a plurality of layers containing a reactive material and a piece of sheet, each reaction layer is formed with a pattern having one or a plurality of reaction parts, and the end surface of each reaction part exposed to the side surface is the same direction of the stacked body is used as a detecting surface.例文帳に追加

反応性物質を含む複数層の反応層と一枚のシート材とを少なくとも有する積層体であって、上記各反応層が一つ又は複数の反応部を有するパターンで形成され、上記積層体の同一方向の側面に向かって露出される上記各反応部の端面を検出面とする積層型反応チップ。 - 特許庁

Specification information about a developing device allowed by the apparatus body is stored in the ROM 52 of the apparatus body, and whether or not the specification information about the developing device stored in the IC chip 37 agrees with the specification information stored in the apparatus body is checked when the developing device is loaded, and if they disagree, a developing bias higher than the normal one is set.例文帳に追加

装置本体のＲＯＭ５２には、装置本体が許容する現像器に関する仕様情報が記憶されており、現像器が装着された際にＩＣチップ３７に記憶された現像器の仕様情報と装置本体に記憶された仕様情報が一致するかチェックし、一致しない場合には通常より高い現像バイアスを設定するようにした。 - 特許庁

The information recording carrier includes a rectangular base material; and an RFID inlet 5 to be adhered to the base material where an antenna 12 for waveguide, an antenna 13 for reception equipped with an IC chip 10 in/from which information can be written/read, and an antenna 14 for reflection are flatly and sequentially arranged from one side 8a to opposite other side 8b of the rectangle.例文帳に追加

矩形状の基材と、基材に貼り合せされるとともに、矩形状の一辺８ａより対向する他辺８ｂに向けて導波用アンテナ１２、情報の書込みおよび読込みを可能としたＩＣチップ１０を備えた受信用アンテナ１３、反射用アンテナ１４が平面状に順次配されたＲＦＩＤインレット５と、を備えたことを特徴とする。 - 特許庁

The chip antenna includes a first terminal part which is formed on a flat portion of the first side surface of the substrate and has a conductor layer and a second terminal part which is formed in a recessed part provided on the second side surface of the substrate and has a conductor layer, and prescribed one of the first and second terminal parts is connected to the conductor part.例文帳に追加

また、チップアンテナは、基体の第１の側面の平坦な部分に形成された導体層を有する第１の端子部と、基体の第２の側面に設けられている凹部に形成された導体層を有する第２の端子部とを備えており、第１の端子部と第２の端子部との内の所定の一方は、導体部と接続されている。 - 特許庁

In the heater mount structure for the fixing device where two heater tubes 21 and 31 are arranged in the roller 1 rotatably supported, chip parts 21a and 31a formed at each one spot on the outer peripheral surfaces of the respective heater tubes 21 and 31 are arranged so as to directly face each other, while pinching a line passing through the centers of the respective heater tubes 21 and 31.例文帳に追加

回転自在に支持されたローラ１内に二つのヒータ管２１，３１を配置した定着装置のヒータ取付構造であって、各ヒータ管２１，３１の外周面に一カ所形成されるチップ部２１ａ，３１ａ同士が各ヒータ管２１，３１中心を通る直線を挟んで正反対となるよう配置したことを特徴とする。 - 特許庁

To provide both a sensor to convert a physical amount into an electric signal and output it in which load does not malfunction even when failures occur in the function of the sensor in which a sensor signal lies within the output range of sensor output, and a method for analyzing failures in the function of the sensor capable of controlling output by inputting the electric signal to a one-chip microcomputer.例文帳に追加

センサ信号がセンサ出力の出力レンジに収まる様なセンサ機能の故障が発生しても負荷が誤動作しない、物理量を電気信号に変換し出力するセンサと、その電気信号を１チップマイコンに入力することによって出力制御を行なうことができるセンサ機能の故障診断方法を提供する。 - 特許庁

The optical receiver comprises a photodiode for receiving signal light, a photocell for receiving power supply light, and a capacitor wherein the photodiode and the photocell are connected in series by connecting one anode with the other cathode and formed into an identical semiconductor chip, and the capacitor has one end connected with the joint of the photodiode and the photocell and connects an electric signal from the photodiode to the ground.例文帳に追加

本発明に係る光受信装置は、信号光を受信するフォトダイオードと、給電光を受光するフォトセルと、キャパシタと、を備える光受信装置であって、前記フォトダイオード及び前記フォトセルは、いずれか一方のアノードと他方のカソードとを接続することで直列に接続されて同一の半導体チップに形成されており、前記キャパシタは、一端が前記フォトダイオードと前記フォトセルとの接続点に接続され、前記フォトダイオードからの電気信号をグランドに結合することを特徴とする。 - 特許庁

This CNT chip 10 includes a support 12 having an acute part 12b at the tip, at least the tip of which is formed of SiC; and at least one carbon nanotube 14 grown at the tip of the acute part 12b by the surface decomposition of a CNT generating part constituting the tip of the acute part 12b.例文帳に追加

本発明に係るＣＮＴチップ１０は、その先端に先鋭部１２ｂを有し、かつ少なくとも先鋭部１２ｂの先端部分がＳｉＣからなる支持体１２と、先鋭部１２ｂの最先端部分を構成していたＣＮＴ生成部１２ｃを表面分解させることによって先鋭部１２ｂの先端に成長させた少なくとも１本のカーボンナノチューブ１４とを備えている。 - 特許庁

In a chemical substance detection chip having a Mach-Zehnder interferometer formed on a substrate, an input light waveguide part of the interferometer or an output light waveguide part thereof is partly formed as a tapered waveguide, or the thickness or width of one of two waveguides, into which a waveguide is branched from a Y branch of the interferometer, is taperedly changed.例文帳に追加

基板上に形成したマッハツェンダー干渉計を有する化学物質検出チップにおいて、干渉計入力光導波路部又は出力光導波路部の一部をテーパ形状の導波路とするか、又はマッハツェンダー干渉計のＹ分岐から二つに分岐する導波路の一方の導波路の厚さ又は幅をテーパ状に変化するように構成する。 - 特許庁