「ONE- CHIP」に関連した英語例文の一覧と使い方(55ページ目) - Weblio英語例文検索

To provide an insulated gate semiconductor apparatus wherein one device structure prevents breakdown due to residual carriers upon switching while capable of lowering the on-voltage, and the other device structure increases breaking capacity, by accelerating the discharge of residual carriers in the vicinity of the chip especially upon turnoff.例文帳に追加

絶縁ゲート型半導体装置において、オン電圧の低減を可能としつつ、スイッチング時の残留キャリアによる破壊を防止することが可能な素子構造および特にターンオフ時におけるチップ周辺領域での残留キャリアの排出を促し、遮断耐量を高めることのできる素子構造を提供する。 - 特許庁

To solve the inconvenience that, when supporting one end portion of a piezoelectric vibrating element on a small-sized circuit component such as a chip component by a conductive adhesive, during a period in which holding power of the conductive adhesive is made weak because of a non-hardened state, an adhered portion is released by its own weight of the piezoelectric vibrating element.例文帳に追加

チップ部品等の小型の回路部品上に圧電振動素子の一端部を導電性接着剤によって支持する際に、未硬化状態にあるために導電性接着剤による保持力が弱い期間中に、圧電振動素子の自重によって接着部が剥離する不具合を解消する。 - 特許庁

And a mode, to which the element can be adaptive by a voltage signal given to the mode logic control terminal 24 of the photodetector 12 and a voltage signal given to the mode control terminal 23, can be selected freely so that the photodetector 12 of one kind can be adaptive to chip sets in which a kind of mode, the number, and the order are different respectively.例文帳に追加

そして、モードの種類、数、順序がそれぞれ異なるチップセットに対し１種類の受光素子１２で対応できるように、受光素子１２のモードロジック制御端子２４に与えられる電圧信号と、モード制御端子２３へ与えられる電圧信号とにより対応可能なモードを自由に選択できるようにした。 - 特許庁

In the semiconductor chips other than the uppermost layer, a first conductive material 28 electrically connecting from the top surface to the input part of the semiconductor chip is formed, and the input parts of respective semiconductor chips are electrically connected, by a first conductive material, to one another and to the input terminal.例文帳に追加

最上層以外の半導体チップは、その半導体チップの上面から入力部まで電気的に接続する第１の導電材料２８が形成されており、各半導体チップの入力部は、第１の導電材料によって互いに電気的に接続されるとともに入力端子に接続されている。 - 特許庁

The circuit board is obtained by forming a plurality of one electrode films 16 on an insulating layer 18 of the uppermost layer, forming a ferroelectric layer 11 having larger dielectric constant than that of the layer corresponding to the each one film 16, forming the other electrode film 22 on the layer 11, and forming a plurality of bypass capacitors 25 connected to the power terminal of a mounting semiconductor chip 27.例文帳に追加

最表層の絶縁層１８に複数の一方の電極膜１６が形成され、該各一方の電極膜１６と対応して前記絶縁層１８よりも誘電率の大きな強誘電体層１１が形成されていると共に、該各強誘電体層１１上に他方の電極膜２２が形成されて、搭載される半導体チップ２７の電源用端子と接続される複数のバイパスコンデンサ２５が形成されていることを特徴とする回路基板。 - 特許庁

In the dye-sensitized solar having a sealing means to seal an electrolyte layer 8 between the photoelectrode 4 and the counter electrode 7, the sealing means is composed of the elastic covering layer 9 arranged at one of the photoelectrode or the counter electrode, and the rigid protrusion 10 arranged at the other one of the photoelectrode or the counter electrode, and the chip of the rigid protrusion abuts on the elastic covering layer.例文帳に追加

光電極４と対電極７との間に電解質層８を封止する封止手段が設けられた色素増感型太陽電池において、前記封止手段が、前記光電極若しくは前記対電極の何れか一方に設けた弾性被膜層９と、前記光電極若しくは前記対電極の何れか他方に設けた剛性突起１０とより成り、前記剛性突起の先端が前記弾性被膜層に当接している。 - 特許庁

The semiconductor package 1 wherein a plurality of semiconductor chips each having one input output section or more conductive to external input output terminals are mounted includes a switching means 4 for switching the conduction between one semiconductor chip to the external input output terminals and the input output section of the other semiconductor chips to the external input output terminals, and the method for sharing the terminals of the semiconductor package is provided.例文帳に追加

外部入出力端子に導通可能な１又は２以上の入出力部を備えた半導体チップを複数搭載した半導体パッケージ１において、１つの半導体チップと外部入出力端子の導通と、他の半導体チップの入出力部と外部入出力端子の導通を切り替える切替手段４を有することを特徴とする半導体パッケージ及び半導体パッケージの端子の共有化方法。 - 特許庁

The method for cutting the chip package 100 combined in one group and containing a plastic molded body 104 into the individual pieces by separating them along a target separation area includes: a process of at least partially removing a lead frame 107 extending inside a target separation area by laser engraving; and a process of completely separating the chip package 100 by mechanical sawing along the target separation area subsequently.例文帳に追加

１つの群にまとめられてプラスチック成形体１０４を有するチップパッケージ１００を目標分離領域に沿って分離することによって個別の片に切断するための方法であって、チップパッケージ１００の目標分離領域にレーザ彫刻によって溝を設け、目標分離領域内を延びるリードフレーム１０７をレーザ彫刻によって少なくとも部分的に除去する工程と、引き続き目標分離領域に沿った機械的鋸引きによってチップパッケージ１００を完全に分離する工程とを含む。 - 特許庁

One PLL synthesizer SS shares functions of a RF frequency band PLL and an IF frequency band PLL among three oscillators for TX, RF, and IF frequency bands having been required for mobile communication units of prior arts, and the required number of the oscillators monopolizing a large area in a chip is decreased to reduce the number of the components.例文帳に追加

従来の移動体通信機で必要とされていたＴＸ，ＲＦ，ＩＦ周波数帯の３つの発振器のうちＲＦ周波数帯ＰＬＬと、ＩＦ周波数帯ＰＬＬとを１つのＰＬＬシンセサイザＳＳで兼用し、チップ内で大きな面積を専有する必要な発振器の個数を低減して部品点数を削減する。 - 特許庁

A digital cordless telephone (24) is implemented in an integrated circuit chip set having one or more chips for converting the digital signal into an analog signal, modifying the frequency of the analog signal for transmission, up converting the frequency for transmission, down converting the frequency for reception and for amplifying and switching the transmit and receive paths.例文帳に追加

デジタルコードレス電話（２４）は、デジタル信号をアナログ信号に変換し、送信のためにアナログ信号の周波数を修正し、送信のために周波数をアップコンバートし、受信のために周波数をダウンコンバートし、送信および受信経路を増幅しかつ切換えるための、１つ以上のチップを有する集積回路チップセットにおいて実現される。 - 特許庁

According to the method for manufacturing the ceramic chip package, substrate deformation is minimized by omitting the coating of the epoxy resin 34 at one region 35 on the ceramic substrate 31 where a number of chips are mounted, and good reliability in terms of temperature and humidity is obtained by reducing the consumption of epoxy by forming an epoxy resin layer after forming an epoxy dam (Dam).例文帳に追加

本発明によれば、多数のチップが実装されたセラミック基板３１上にエポキシ樹脂３４を塗布するが一部領域３５を除いて塗布することにより基板変形を最少化し、またエポキシダム(Dam)を形成してからエポキシ樹脂層を形成することによりエポキシ使用量を減らし温・湿度に対する信頼性に優れたセラミックチップパッケージを作製できる。 - 特許庁

In one embodiment, the system comprises a first double chip that includes a first base layer; a first device layer bonded to the first base layer, the first device layer comprising a first set of MEMS devices; and a first top layer bonded to the first device layer, wherein the first set of MEMS devices is hermetically isolated.例文帳に追加

一実施形態では、第１の基層と、第１の基層に接合される第１のデバイス層であり、第１の組のＭＥＭＳデバイスを含む、第１のデバイス層と、第１のデバイス層に接合される第１の上部層であり、第１の組のＭＥＭＳデバイスが密閉して分離される、第１の上部層とを含む第１の二重チップをシステムは備える。 - 特許庁

A fitting shaft 18 vertically provided in one end part of a sintered hard alloy-made shank member 12 and a fitting hole 26 provided in a fitting member 22 of a replacing type point chip 14 are integrally connected by a shrinkage fit, so as to constitute a shank type rotary tool 10 by integrally forming the shank member 12 and the replacing type point tip 14 capable of mounting/demounting.例文帳に追加

超硬合金製のシャンク部材１２の一端部に立設された嵌合軸１８と、交換型先端チップ１４の嵌合部材２２に設けられた嵌合穴２６とを、焼き嵌めにより一体的に結合することにより、シャンク部材１２と交換型先端チップ１４とを着脱可能に一体化して、シャンクタイプ回転工具１０を構成した。 - 特許庁

The manufacturing method of the semiconductor device 1 comprises the steps of: adhering a multi-chip board composed of a plurality of printed wiring boards 2 connected in series to an adhesive sheet pasted to a ring-like frame, one of carrier jigs; straightening the board; die bonding; wire bonding; resin sealing; forming solder bumps 7; and cutting the board into individual semiconductor devices 1.例文帳に追加

また、半導体装置１の製造工程では、プリント配線基板２が複数個連なって形成された多数個取り基板をキャリア治具の一種であるリング状のフレームに貼り付けられた粘着シートに接着して基板反りを矯正しながら、ダイボンド、ワイヤボンディング、樹脂封止、はんだバンプ７の形成、ならびに半導体装置１の個片化を行う。 - 特許庁

The noncontact IC card comprises an IC chip 12 for connecting an antenna coil 14 between terminals and embedded in a card base, one or two amorphous copolyester sheet layers laminated on both surfaces of the coil 14 via mesh sheets 15, 16 and integrated as card base by heat fusion bonding.例文帳に追加

本発明の非接触ＩＣカードは、アンテナコイルを端子間に接続したＩＣチップがカード基体中に埋設されてなる非接触ＩＣカードにおいて、ＩＣチップ、アンテナコイルの両面にメッシュシートを介して非結晶性コポリエステルシートを各面に１または２層積層し、熱融着により一体のカード基体にされていることを特徴とする。 - 特許庁

The low noise amplifier circuit 20 is loaded on one face of a circuit board 18, and the circuit board 18 is arranged and fixed on the bottom face of the dielectric 10 so that the low noise amplifier circuit 20 is formed in the recess 16, and the output terminal of the chip antenna is electrically connected through the electrode 14 to the input terminal of the low noise amplifier circuit 20.例文帳に追加

低雑音増幅回路２０を回路基板１８の片面上に搭載し、回路基板１８を低雑音増幅回路２０が凹部１６内となるようにして、誘電体１０の底面に配設固定し、チップアンテナの出力端と低雑音増幅回路２０の入力端を電極１４を介して電気的接続するように構成する。 - 特許庁

The chip-like solid electrolytic capacitor (10a) is constituted by sealing a plurality of capacitor elements (1), each having two poplar parts of an anode and a cathode, with a resin, and include two first electrodes (5) disposed at a prescribed interval and one second electrode (6) disposed between the first electrodes (5).例文帳に追加

本発明に係るチップ状固体電解コンデンサ（１０ａ）は、陰極と陽極の２つの極性部分を有する複数のコンデンサ素子（１）を樹脂封止してなるチップ状固体電解コンデンサであって、所定の間隔をおいて配置された２つの第１電極（５）と、第１電極（５）の間に配置された１つの第２電極（６）とを備える。 - 特許庁

In this noncontact data carrier having a resin base material, a metallic antenna coil 13 formed on one surface of the base material and an IC chip 20 connected to the coil 13, an insulating resist material used for an etching process is left on the surface of an antenna layer as a protective film 14.例文帳に追加

本発明の非接触データキャリアは、樹脂基材と、樹脂基材の一方の面に設けられた金属製アンテナコイル１３と、アンテナコイルに接続されたＩＣチップ２０とを有する非接触データキャリアにおいて、アンテナ層表面にはエッチング工程で使用した絶縁性のレジスト材料が保護膜１４として残存していることを特徴とする。 - 特許庁

The curable composition is provided which includes two separately curable chemistry sets or compositions with curing temperatures sufficiently separated so that one chemistry composition can be fully cured during a B-staging process, and the second chemistry composition can be left uncured until a final cure is desired, such as at the final attach of a semiconductor chip to a substrate.例文帳に追加

２つの別々に硬化する化学セット又は組成物を含む硬化性組成物であって、それらの硬化温度が十分に離れていて、一方の化学組成物がＢ−ステージ化で完全に硬化し、第２の化学組成物は、基板への半導体チップの最終取付など最終硬化が望まれるまで未硬化で残しておくことができる硬化性組成物。 - 特許庁

A semiconductor module comprises: an insulating substrate 4; a plurality of semiconductor chips 1 arranged on a surface of the insulating substrate 4 apart from one another; a solder layer 9 formed only at a position corresponding to a position at which each semiconductor chip 1 is arranged on the back side of the insulating substrate 4; and a base plate 6 connected to the insulating substrate 4 via the solder layer 9.例文帳に追加

半導体モジュールは、絶縁基板４と、絶縁基板４表面において互いに離間して配置された、複数の半導体チップ１と、絶縁基板４裏面側において、各半導体チップ１が配置された位置に対応する位置にのみ形成された、はんだ層９と、はんだ層９を介して、絶縁基板４と接続されたベース板６とを備える。 - 特許庁

The LED package includes: first and second leadframes, which are disposed on the same plane, and are separated from each other; an LED chip, which is provided above the first and the second leadframes, has one terminal connected to the first leadframe, and the other terminal connected to the second leadframe; and a resin material.例文帳に追加

本発明の一態様に係るＬＥＤパッケージは、同一平面上に配置され、相互に離隔した第１及び第２のリードフレームと、前記第１及び第２のリードフレームの上方に設けられ、一方の端子が前記第１のリードフレームに接続され、他方の端子が前記第２のリードフレームに接続されたＬＥＤチップと、樹脂体と、を備える。 - 特許庁

In the non-contact type information medium 20 composed by holding the IC inlet including the antenna coil 32 and the IC chip 31 connected to it between two porous thermoplastic resin sheets provided with a thermoplastic resin adhesive on surfaces on the inner side, being laminated and bonded, the surface of at least one of the porous thermoplastic resin sheets is matted.例文帳に追加

アンテナコイル３２とこれに接続されたＩＣチップ３１を含むＩＣインレットが、内側の面に熱可塑性樹脂接着剤を設けた２枚の多孔質熱可塑性樹脂シートに挟まれて積層され、接着されてなる非接触型情報媒体２０において、前記多孔質熱可塑性樹脂シートのうち少なくとも一方の表面は、マット加工されている。 - 特許庁

A chip inductor device has a magnetic ferrite body 4 made of a magnetic ferrite material and an internal conductor 10, so as to be buried in the magnetic ferrite body 4 to form a coil, with at least one portion of whose corresponding portions to the intermediate portions of the coil are disposed so as to be exposed to the external of the magnetic ferrite body 4.例文帳に追加

磁性フェライト材で構成される磁性フェライト本体４と、磁性フェライト本体４の内部に、コイルを構成するように埋設してある内部導体１０であって、コイルの途中に対応する内部導体１０の少なくとも一部が、磁性フェライト本体４の外部に露出するように配置してある内部導体１０とを有するチップインダクタ装置。 - 特許庁

To provide a data security system, capable of being reduced in cost, even in when it is incorporated inside a microcomputer system to be one-chip configuration only by adding a small-scale circuit, and preventing the alteration of a program by a third party and improving security and secretness confidentiality function to an exterior memory.例文帳に追加

小規模の回路追加だけでよくマイコンシステム内に内蔵して１チップ構成とした場合でも低コスト化を実現することができるとともに、外付メモリに対するセキュリティ機能として、第三者によるプログラムの改変造を防止することができ、安全性および機密性を向上することができるデータセキュリティシステムを提供する。 - 特許庁

When a laminated ceramic green chip using an electrode made of Ni or made mainly of Ni is subjected to binder removal and baking, it is heated in an atmosphere gas whose oxygen partial pressure is lower than the oxidization reduction equilibrium oxygen partial pressure of Ni and higher than that having a small value by one digit, in the binder removing process of 500 to 1000°C.例文帳に追加

ＮｉあるいはＮｉを主成分とする金属を電極とした積層セラミックグリーンチップを脱バインダー・焼成する際に、脱バインダー過程の５００℃〜１０００℃の温度範囲では、Ｎｉの酸化還元平衡酸素分圧より低くかつ酸化還元平衡酸素分圧の１ケタ下より高い酸素分圧の雰囲気ガス中で熱処理を行う。 - 特許庁

To provide a fixing structure by which a trouble such as chip cracking can be prevented by making a plate spring press the center of the resin case of a semiconductor device to prevent the concentration of mechanical stress on one side of the semiconductor device, and by which the semiconductor device can be mounted only by simple work such as pushing a bar-like mounting member into an insertion hole at mounting.例文帳に追加

板バネが半導体装置の樹脂ケース中央部を押圧するので、半導体装置の片側に機械的ストレスが集中することがなく、チップクラック等のトラブルを防止することができ、また、取り付けに際しては、棒状取り付け部材を挿入孔に押し込むなどの単純な動作だけで取り付けられる固定構造を提供する。 - 特許庁

A programmable ROM 3 storing an application program in a rewritable manner, a CR oscillation circuit 6, and a light emitting element drive circuit 7 driving and controlling an infrared light emitting element are built in the microcomputer 1 which controls the operation of the remote control transmitter, and only one IC chip is used in common for the main component parts of the remote control transmitters of different specifications.例文帳に追加

リモートコントロール送信機の動作を制御するマイクロコンピュータ１に、アプリケーションプログラムを書き換え可能に格納するプログラマブルＲＯＭ３と、ＣＲ発振回路６と、赤外発光素子を駆動制御する発光素子ドライブ回路７とを内蔵し、異なる仕様のリモートコントロール送信機の主要部品を、１個のＩＣチップで共用する。 - 特許庁

A spread code generating circuit 40 generates three spread codes P1, P2, P3 whose phases are shifted by one chip each in a spread code identification mode, a main inverse spread circuit 41 and two auxiliary inverse spread circuits 42, 43 individually apply inverse spread processing to a received signal RS by using these spread codes P1, P2, P3.例文帳に追加

拡散符号同定モードにおいて、拡散符号発生回路４０から位相が互いに１チップずつずれた３つの拡散符号Ｐ１，Ｐ２，Ｐ３を発生して、これらの拡散符号Ｐ１，Ｐ２，Ｐ３によりそれぞれ主逆拡散回路４１及び２個の補助逆拡散回路４２，４３において受信信号ＲＳの逆拡散を行う。 - 特許庁

A chip capacitor 60 is connected at one end to the ground (GND) and at the other end to a clock signal line 50, for feeding a clock signal to a clock input terminal 21 of a BB-IC (base band processing integrated circuit) 20 from a clock output terminal 13 of an RF-IC (radio circuit integrated circuit) 10 containing a clock generator circuit 11.例文帳に追加

クロック発生回路１１を内蔵したＲＦ−ＩＣ（無線回路部集積回路）１０のクロック出力端子１３からＢＢ−ＩＣ（ベースバンド処理集積回路）２０のクロック入力端子２１へクロック信号を供給するクロック信号ライン５０にチップコンデンサ６０の一端を接続し、チップコンデンサ６０の他端をグランド（ＧＮＤ）に接続する。 - 特許庁

In the surface layer area 21, an abnormal consumption suppressing layer 24 in which the mass content of an abnormal consumption suppressing component containing at least one selected from among Ni, Re, Ag, and Au is set at higher level than that of the inner layer area 20 is formed on the radial directional circumference and on the tip surface 31t of the precious chip 31'.例文帳に追加

一方、表層部領域２１内には、Ｎｉ、Ｒｅ、Ａｇ及びＡｕから選ばれる１種以上にて構成される異常消耗抑制成分の質量％における含有量が、内層部領域２０よりも多く設定されている異常消耗抑制層２４が、貴金属チップ３１’の径方向側周面及び先端面３１ｔに形成されている。 - 特許庁

This method for manufacturing a semiconductor device comprise a first process for adhering a first holding member 40 to one face of a wafer 10 on which an integrated circuit is formed and for dicing the wafer 10 from the other face, and a second process for grinding the face of the semiconductor chip 20 opposite to a face 22 on which the integrated circuit is formed.例文帳に追加

集積回路が形成されたウェーハ１０における一方の面に第１の保持部材４０を貼り付け、他方の面から前記ウェーハ１０をダイシングして、複数の半導体チップ２０に分割する第１工程と、前記半導体チップ２０における前記集積回路の形成された面２２とは反対側の面を研削する第２工程と、を含む。 - 特許庁

The semiconductor device 100 has a printed board 60, a semiconductor chip 10 provided on one side of the printed board 60, and a plurality of external connection terminals 21 provided on the other side of the printed board 60 and is characterized in that the external connection terminals 21 are formed of flux 30 and a solder layer 20 covering the flux 30.例文帳に追加

半導体装置１００は、プリント基板６０と、プリント基板６０の一方に設けられた半導体チップ１０と、プリント基板６０の他方に設けられた複数の外部接続端子２１と、を有する半導体装置１００であって、外部接続端子２１は、フラックス３０と、フラックス３０を被覆する半田層２０により形成されたことを特徴とする。 - 特許庁

The IC chip 16 includes a priority storage means 15 preliminarily storing priorities of a plurality of instructions, a priority selection means 30 selecting one of the plurality of instructions to be executed based on the priority of each instruction, and an instruction execution means 40 executing the instruction selected by the priority selection means 30.例文帳に追加

ＩＣチップ（１６）は、複数の命令の優先度を予め記憶する優先度記憶手段（１５）を有し、複数の命令のうちの何れを実行するかを、各命令の優先度に基づいて選択する優先度選択手段（３０）と、優先度選択手段（３０）によって選択された命令を実行する命令実行手段（４０）とを備える。 - 特許庁

The chip resistor A having a laminar resistance element 1 and includes an insulating base 3 bonded to one surface of the resistance element 1 to support the whole resistance element 1, and a projection film 4 covering part of the resistance element 1 from above the base 3 so as to expose both edges 1A of the resistance element 1 as electrode pad parts for wire bonding.例文帳に追加

層状の抵抗体１を備えたチップ抵抗器Ａであって、抵抗体１全体を支持するように当該抵抗体１の片面に接合された絶縁性の基材３と、抵抗体１の両縁部１Ａをワイヤボンディング用の電極パッド部として露出させるように、基材３の上から抵抗体１の一部を被覆する保護膜４とを備えている。 - 特許庁

In a circuit substrate 100 to which the flip chip mounting of a semiconductor element 21 is carried out, at least one island-shaped conductive layer 14 is selectively arranged with a wiring layer 11a in an element mounting region on the circuit substrate 100, to which the semiconductor element 21 is fixed and an insulative resin layer 15 is arranged on the island-shaped conductive layer 14.例文帳に追加

半導体素子２１がフリップチップ実装される回路基板１００に於いて、半導体素子２１が実装される回路基板１００上の素子搭載領域内に、配線層１１ａと共に少なくとも一つの島状の導電層１４を選択的に配設し、当該島状の導電層１４上に絶縁性樹脂層１５を配設した。 - 特許庁

One surface of a first circuit board 10 is connected to an upper surface of a base plate 1, a semiconductor chip (a power MOSFET, a flywheel diode) 11 is mounted on the upper surface of the first circuit board 10, and an electrolytic capacitor 16 is mounted on the upper surface of the circuit board 10 via conducting plates 13, 15 for placing a capacitor.例文帳に追加

ベースプレート１の上面に第１の回路基板１０の一方の面が接合され、第１の回路基板１０の上面には半導体チップ（パワーＭＯＳＦＥＴ、フライホイールダイオード）１１が実装されているとともに、回路基板１０の上面には電解コンデンサ１６がコンデンサ載置用導電板１３，１５により実装されている。 - 特許庁

The method of manufacturing the polarizing plate is such that the polarizing plate is chip-cut under the laminated state as described above, preferably under the state that an adhesive material layer is formed on at least one of the outside, especially the outside of the cycloolefin resin film layer, then the outer peripheral end is mechanically cut, and further the cut face is coated with a resin.例文帳に追加

上のように積層された状態で、有利にはその外側の少なくとも一方、特にシクロオレフィン系樹脂フィルム層の外側に粘着剤層を形成した状態で、偏光板をチップカットした後、その外周端部を切削加工し、さらにその切削加工面を樹脂でコートして、偏光板を製造する方法も提供される。 - 特許庁

Built-in self test is started by the command of CPU 12 and the test results of a memory 11 and a logic circuit group 13 are read from the memory inspection compressor 17 and the logic circuit inspection compressor 15, it is compared with an expectation value which is previously stored in the memory 11 and the result is diagnosed in the one chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

This one-chip microcomputer 10 is provided with a starting register 18 for starting test operation for an incorporation self-checking function, and an incorporation self-check starting pattern generator 19 for setting an initial value to a test control circuit (a pseudo random number generator 14, a logic circuit checking compressor 15, a pattern generator 16 and a memory checking compressor 17).例文帳に追加

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。 - 特許庁

The fluidity itself of pachinko balls PB is associated with the playing property, the visual performance using the pachinko balls PB becomes significant, and the playing property is improved by guiding the pachinko balls PB to various routes (putt-in route, chip-in route, hole-in-one route) inside center accessories 105 with a prescribed probability and by varying the probability of V win by routes.例文帳に追加

センター役物１０５内において、パチンコ球ＰＢをさまざまなルート（パットインルート、チップインルート、ホールインワンルート）に、所定の確率で案内し、それぞれのルート毎に、Ｖ入賞する確率を異ならせたため、パチンコ球ＰＢの流動自体が遊技性に関連し、パチンコ球ＰＢを用いた視覚的な演出が有意義なものとなり、遊技性を向上することができる。 - 特許庁

The build-up multilayer wiring board 7 comprises a low-temperature baked ceramic substrate 1; and a build-up layer 2 that has a structure in which a conductive layer 4 and a resin insulating layer 21 are laminated alternately, and is formed on at least one of a chip-packaging surface 18 and a ball grid junction surface 19 of the low-temperature baked ceramic substrate 1.例文帳に追加

ビルドアップ多層配線基板７は、低温焼成セラミック基板１と、導体層４及び樹脂絶縁層２１を交互に積層した構造を有し、低温焼成セラミック基板１のチップ実装面１８及びボールグリッド接合面１９のうちの少なくともいずれかの表面上に形成されたビルドアップ層２とを備える。 - 特許庁

To wire a first semiconductor integrated circuit and a second semiconductor integrated circuit without using a via while the first semiconductor integrated circuit has a plurality of pad rows, when a semiconductor device is formed by mounting the first semiconductor integrated circuit and the second semiconductor integrated circuit on one substrate by a flip chip technique.例文帳に追加

第１の半導体集積回路と第２の半導体集積回路とをフリップチップ工法で１つの基板上に搭載して半導体装置とする場合に、第１の半導体集積回路のパッド列を複数段としながら、第１の半導体集積回路から第２の半導体集積回路への配線をビアを介さずに行い得るようにする。 - 特許庁

A one-piece sealing material 36 is formed with the shape of each of an air conditioner panel 13, the back surface RS of the air conditioner panel 13 facing the facing surface of an air conditioner body and the lower edge surface of the air conditioner body by bonding together the recycled chip material of ether polyurethane by a urethane adhesive in a predetermined mold.例文帳に追加

一体化シール材３６を、エーテル系のポリウレタンのリサイクルチップ材を所定の型内でウレタン系接着剤を用いて相互に接着させて、その空調機パネル１３及び空調機本体との対向面が対向する空調機パネル１３の裏面ＲＳ及び空調機本体の下端面の形状にそれぞれほぼ沿った形状をなすように形成する。 - 特許庁

Disclosed is the columnar rotation joint 110 having a columnar pole having a ball support portion where a solder ball type bearing joint mounted on one flank and the solder ball type joint which is mounted on the flank of the columnar pole to be bonded to a printed board 300 and a semiconductor chip 200 in the semiconductor element 100.例文帳に追加

一側面にソルダーボール形状の軸受継手が装着されるボール支持部のある円柱型柱と、円柱型柱の一側面に装着されて半導体素子１００の内部の印刷回路基板３００や半導体チップ２００に接着されるソルダーボール形状の軸受継手と、を備えることを特徴とする円柱型回転結合体１１０である。 - 特許庁

The piezoelectric oscillator 10 is configured to include an electronic component 14 electrically connected to one side of a plurality of leads formed from a lead frame, a mold member for exposing the other side face of a plurality of the leads to seal the electronic component 14, and a piezoelectric vibration chip 18 joined with the other side face via a conduction member 34.例文帳に追加

圧電発振器１０は、リードフレームから形成した複数のリードの一側面に電気的に接続した電子部品１４と、前記複数のリードの他側面を露出させて前記電子部品１４を封止したモールド材と、前記複数のリードの他側面に、導電材３４を介して接合した圧電振動片１８と、を有する構成である。 - 特許庁