「Time Clock」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

A feedback clock generating circuit 104 generates the multiple number of clocks which are out of phase at equal intervals of 1/the multiple number of clocks and has the same cycles as a reference clock CLK10 and feeds some clock back as a feedback clock CLK15 to a phase comparator 103 to reduce the delay adjustment width of a delay adjusting circuit 102, shortening the lock time.例文帳に追加

帰還クロック生成回路１０４で、１／逓倍数ずつ等間隔に位相がずれた、基準クロックＣＬＫ１０と同じ周期のクロックを逓倍数だけ生成し、何れかのクロックを帰還クロックＣＬＫ１５として位相比較器１０３にフィードバックすることで、遅延調整回路１０２の遅延調整幅を縮小し、ロック時間を短縮する。 - 特許庁

To accurately and easily estimate in a short time the effects of a gate overhead of a clock synthesizing part and of power consumption generated in a circuit by automatically creating a CTS (clock tree synthesis) constraint file from clock definition information of STA (static timing analysis) regarding a clock synthesizing method, a semiconductor device and a program.例文帳に追加

本発明は、クロック合成方法、半導体装置及びプログラムに関し、ＳＴＡのクロック定義情報からＣＴＳ制約ファイルを自動生成することにより、短時間で、正確に、且つ、容易にクロック合成部分のゲートオーバーヘッドの影響と回路に生じる消費電力の影響を見積もることを可能とすることを目的とする。 - 特許庁

This invention provides the clock generating circuit within a range of permissible performance deterioration with a reduced circuit scale wherein a signal processing apparatus shares only a phase comparator or the phase comparator and an LPF by utilizing a fact that the phase matching between the external clock and the internal clock and the phase matching between the frame signal and the internal clock are not performed at the same time.例文帳に追加

信号処理装置が、外部クロックと内部クロックとの位相合わせと、フレーム信号と内部クロックとの位相合わせとを同時に行うことがないことを利用して、位相比較器のみ、或いは位相比較器及びＬＰＦを共有化し、許容できる性能の劣化の範囲内で回路規模を縮小化したクロック生成回路を得る。 - 特許庁

The imaging apparatus comprises an oscillator generating a laser write clock, a clock modulating section 38 for frequency modulating the laser write clock and setting the period for modulating the frequency of the laser write clock equal to the scanning time in the main scanning direction of laser for imaging on a photosensitive body divided by an integer, and an image processing section 32.例文帳に追加

画像形成装置は、レーザー書込みクロックを発生する発振器と、レーザー書込みクロックを周波数変調するとともに、レーザー書込みクロックの周波数を変調する周期が、感光体に対する画像形成のためのレーザーの主走査方向の走査時間の整数分の１となるように設定するクロック変調部３８および画像処理部３２を備える。 - 特許庁

The control section 32 measures the lapse time, for example by executing counting operation with the clock signals generated by a main clock section 31 as the reference, and corrects the counted value for measuring the current time by an offset value which is set based on the LRCK signal.例文帳に追加

制御部３２は、メインクロック部３１により生成されたクロック信号を基準としたカウント動作を実行するなどして経過時間を計測し、現在時刻を計測するためのカウント値を、ＬＲＣＫ信号に基づいて設定されるオフセット値により補正する。 - 特許庁

The digital fractional phase detector 200 uses a time-to-digital converter 201 that represents a time difference as a digital word for use by the frequency synthesizer so as to accommodate a quantization scheme for measurement of a fractional difference between a significant edge of the output clock 110 of the VCO and a reference clock.例文帳に追加

デジタル小位相検出器200は、周波数合成器が使用する時間差をデジタル語として表す時間デジタル変換器201を使用し、VCOの出力クロック110の有意なエッジと基準クロック間の遅れの小差を測定する量子化方式に対応する。 - 特許庁

In the electronic clock, by the operation of a change-over switch 107, an electronic-clock-hand position control circuit 108 switches the time signal of a time counter circuit 106 and a calendar signal, and outputs a second-hand position signal, a minute-hand position signal, and an hour-hand position signal based on a calendar signal.例文帳に追加

切替スイッチ１０７の操作により、指針位置制御回路１０８が時刻計数回路１０６の時刻信号とカレンダー信号を切替えて、カレンダー信号に基づいた秒針位置信号、分針位置信号、時針位置信号を出力する。 - 特許庁

To provide a control device for suppressing the increase of power consumption and noise occurrence in any time other than an output time by controlling the input of a high frequency clock signal with respect to a data processing circuit for executing data processing synchronously with an input clock signal.例文帳に追加

入力されたクロック信号に同期してデータ処理を実行するデータ処理回路に対して、高周波クロック信号の入力を制御することにより出力時以外の消費電力及びノイズ発生の増大を抑制する制御装置を提供する。 - 特許庁

Based on a detection result of the reception data amount detection unit 131, a transmission data amount of data to be transmitted per unit time determined by a clock signal from a clock generator 14 of a present device is determined and the transmission data amount per unit time is adjusted.例文帳に追加

受信データ量検出部１３１の検出結果に基づいて、自機のクロックジェネレータ１４からのクロック信号によって定められる単位時間当たりに送信すべきデータの送信データ量を決定し、単位時間当たりの送信データ量を調整する。 - 特許庁

A counter is connected to the state indicator and a system clock, it receives a measured value of system time from the system clock, it receives data related to the indication when the CPU is in the first state, and it generates a counter value indicating time the CPU is in the first state.例文帳に追加

カウンタは状態インジケータおよびシステムクロックに接続し、システムクロックからシステム時間の計測値を受け取り、ＣＰＵが第１の状態の時に、表示に関連するデータを受け取り、ＣＰＵが第１の状態である時間を示すカウンタ値を生成する。 - 特許庁

With processing error generated, there may be such a case that the cycle of a sampling clock as input timing of a data block is operated on the basis of the time of a time stamp and a difference between this arithmetic output and a preset sampling clock cycle exceeds an allowable range, for example.例文帳に追加

処理エラーとしては、例えば、タイムスタンプの時刻に基づいて、データブロックの入力タイミングであるサンプリングクロックの周期を演算し、この演算出力と、あらかじめ設定されたサンプリングクロック周期との差が許容範囲を超えたときなどがある。 - 特許庁

To solve the following problem of hold time verification between registers: variation of a clock delay time is set as a design margin from a statistical delay error of simulation and an actual device, and clock delay becomes large to increase the design margin or design man-hours, and a chip size.例文帳に追加

レジスタ間のホールドタイム検証において、クロック遅延時間のばらつきをシミュレーションと実デバイスとの統計的な遅延誤差から設計マージンとして設定しているが、クロック遅延が大きくなり、設計マージンや設計工数及びチップサイズが増大するのを解決する。 - 特許庁

In the case that the two mobile stations PS-A and PS-B are path-multiplexed, a clock generation part 52 generates a clock so as to shift the transmission time of a symbol to the mobile station PS-B for 0.5 symbol period to the transmission time of the symbol to the mobile station PS-A.例文帳に追加

２つの移動局ＰＳ−Ａと、ＰＳ−Ｂとがパス多重されている場合に、クロック生成部５２は、移動局ＰＳ−Ｂへのシンボルの送信時刻をＰＳ−Ａへのシンボルの送信時刻に対して０．５シンボル期間だけずらすようにクロックを生成する。 - 特許庁

To unify current time with the internal clock of a card input terminal of higher accuracy as a reference without using the conventional irrational method of matching an internal clock on the side of the data collector (such as personal computer) of lower accuracy with the time of the card input terminal.例文帳に追加

より精度の悪いデータ収集機（パソコン等）側の内部時計にカード入力端末の時刻を合せると言う従来の不合理な方法を用いずに、より精度の高いカード入力端末の内部時計を基準にして現在時刻を統一する。 - 特許庁

The value of the comparison register 30 is added or subtracted to correct the error between the clocks in an image processing system, when the error is generated between values in a second value register 70 for counting a clock from a second circuit 60 carrying out a roll of the RTC (real time clock) and the present time value 50.例文帳に追加

ＲＴＣ（リアルタイムクロック）の役割を果たす秒回路６０からのクロックをカウントする秒値レジスタ７０と現在時刻値５０の値に誤差が生じた場合は、比較レジスタ３０の値を加減算することで、画像処理システム内のクロック間の誤差を補正する。 - 特許庁

Then, a pulse signal PWM1 which rises at the point of time when a clock pulse ϕ rises and whose width is narrow is impressed on the holding circuits 16, 36, etc., and also a pulse PWM2 which rises at the point of time when the clock pulse ϕ falls and whose width is narrow is impressed on the holding circuits 26, 46, etc.例文帳に追加

そして、クロックパルスφの立ち上がり時点で立ち上がる幅の狭いパルス信号ＰＷＭ１を保持回路１６，３６，・・・へ印加し、また、クロックパルスφの立ち下がり時点で立ち上がる幅の狭いパルス信号ＰＷＭ２を保持回路２６，４６，・・・へ印加する。 - 特許庁

The system module is further capable of calculating a set of parameters based on the counter values and the time value for each time point, and determining an estimated time value based on the parameters and a present counter value from the clock module.例文帳に追加

システムモジュールは、複数のカウンタ値と各時点に対するタイム値とに基づいて、パラメータ一式を算出し、該パラメータとクロックモジュールの現在のカウンタ値とに基づいて、推定タイム値を決定する機能をさらに有する。 - 特許庁

The time clocked by the clock 17 is corrected automatically based on standard time information such as a time code or the like included in the standard radio wave received by an antenna 18 and a standard radio wave reception circuit 19.例文帳に追加

時計１７が計時する時刻は、アンテナ１８および標準電波受信回路１９が受信する標準電波に含まれるタイムコードなどの標準時刻情報に基づいて自動的に修正する。 - 特許庁

The virtual machines A and B read in the current time from an internal clock of the computer or a base OS and add relative time optionally set by the virtual machines to the current time to have their internal clocks.例文帳に追加

各仮想マシンＡ、Ｂは、コンピュータまたはベースＯＳの内部時計から現在時刻を読み込み、この現在時刻に各仮想マシン毎に任意設定する相対時間を加算して当該マシンの内部時刻とする。 - 特許庁

Each pattern PF is written on a track TF with a time delay obtained by calculation after reading the pattern PE by modulating the clock frequency using the difference between the reading time of the pattern PE of the track TE and the target time.例文帳に追加

トラックTEの各パターンPEの読み出し時刻とそのターゲット時刻との差分を使用してクロック周波数を変調しながら、各パターンPEを読み出してから計算で求められた遅延時間後に、トラックTFに各パターンPFを書き込む。 - 特許庁

Network connection between the server and many units is performed, and the server and each unit set time information from GPS in each internal clock at the ordinary time, to thereby acquire time synchronization between the server and the unit (S1, S2).例文帳に追加

サーバと多数のユニットとの間をネットワーク接続し、サーバと各ユニットは、通常時にはＧＰＳからの時刻情報をそれぞれの内部時計に設定してサーバおよびユニット間の時刻同期を得ておく（Ｓ１，Ｓ２）。 - 特許庁

A real time clock incorporated in a CPU unit is configured to generate current time data by measurement units capable of identifying the occurrence time of two events which almost simultaneously occur at the estimated shortest interval.例文帳に追加

ＣＰＵユニットに内蔵されるリアルタイムクロックは、想定される最短間隔で相前後して発生する２つの事象の発生時刻を識別可能な計時単位で現在時刻データを生成するものであること。 - 特許庁

When transmitting the position data and the measurement time by a PC 11 and when transmitting the image data and the photographing time to the PC 11, the PC 11 acquires the time of the transmission from clock parts 10b, 12b of both devices.例文帳に追加

位置データおよび測定時刻をＰＣ１１に送信する際、および画像データおよび撮影時刻をＰＣ１１に送信する際に、ＰＣ１１は送信時の時刻を両機器の時計部１０ｂ、１２ｂから取得する。 - 特許庁

A CPU (central processing unit) 11 detects a present time obtained from an RTC (real time clock) 16 when the inhibition cause for execution such as server fail occurs, as an occurring time of the inhibition cause for execution, to record it into a nonvolatile memory 15.例文帳に追加

ＣＰＵ１１は、サーバのダウンなどの実行阻害原因が発生したら、そのときＲＴＣ１６から得られる現在時刻を、実行阻害原因発生時刻として検出して、不揮発性メモリ１５に記録する。 - 特許庁

A clock function part, a time display function part, a light projecting part for projecting the time displayed by the time display function part forward, and a speaker 9 are mounted inside an overhang part 6a of the toilet bowl 6.例文帳に追加

便座ボックス６の張出部６ａ内には時計機能部及び時刻表示機能部並びにこの時刻表示機能部に表示された時刻を前方に映写する投光部と発声部９が設置されている。 - 特許庁

However, on the contrary, in the case the sent time data has better accuracy than the self clock, the time data received in the self time data stored in the first memory area is overwritten (step SA6).例文帳に追加

しかし、これとは逆に、送られてきた時刻データの精度が自分の時計の精度よりも良い場合には、第１記憶エリア１０１に記憶されている自分の時刻データに受信した時刻データを上書きする（ステップＳＡ６）。 - 特許庁

To provide a high accuracy clock with aiming adjustment mechanism capable of alarming at an exact time, easy confirmation of set time and easy and fine setting of the alarming time.例文帳に追加

正確な時刻にアラーム報知を行うと共に、設定時刻の確認が容易で、しかもアラーム時刻設定を簡単かつ微細に行うことができる目安合せ機構付高精度目覚し時計を提供することにある。 - 特許庁

That is, time after stopping the operation of the oxygen concentrator 1 in the previous time is measured by the internal clock of the oxygen concentrator 1 and whether or not the time after stopping it is 24 hours or more is judged.例文帳に追加

つまり、酸素濃縮装置１の内部時計によって、前回酸素濃縮装置１の動作を停止させてからの時間を計測し、停止させてからの時間が２４時間経過したか否かを判定する。 - 特許庁

The electric circuit is provided with a transmitter 5 transmitting a radio signal controlling turning-on/off of a power supply for the electronic device 21 based on a time set by the setter 12 and a real-time time of the clock 11.例文帳に追加

その電気回路は、設定器１２により設定される時刻と時計１１のリアルタイム時刻とに基づいて電子機器２１の電源の入切を制御する無線信号を送信する送信機５を備えている。 - 特許庁

A delay time operating part 106 operates a delay time in accordance with the amount of eccentricity of the driving roll using a paper detecting signal (the tip of the paper) of a sensor as a trigger, and the delay time of a printing clock based on the angular velocity of the driving roll.例文帳に追加

遅延時間演算部１０６はセンサの用紙検出信号（用紙先端）をトリガにして駆動ロールの偏心量に応じた遅延時間と、駆動ロールの角速度をもとに印字クロックの遅延時間を演算する。 - 特許庁

When acquiring time information from positioning signals received from a GPS satellite by a GPS reception section 15, a reception terminal device 1 updates the current time clocked by a clock 13 on the basis of the time information.例文帳に追加

受信端末装置１は、ＧＰＳ受信部１５でＧＰＳ衛星から受信した測位信号より時刻情報を取得すると、この時刻情報に基づいて、時計部１３で計時する現在時刻を更新する。 - 特許庁

When the device is started or processing requiring the time is executed, time information is acquired from the outside, and such control is performed that the internal clock is correctly operated on the basis of the acquired time information.例文帳に追加

当該装置の起動時あるいは時刻を必要とする処理を実行する際には外部から時刻情報を取得して、該取得した時刻情報に基づき内部時計が正しく動作するように制御する。 - 特許庁

When an ECU emulator receives an external input having a time stamp ahead of its own speculative period, the ECU emulator rewinds its own clock to the past time indicated by the time stamp and reexecutes a task.例文帳に追加

そうして、ＥＣＵエミュレータが、自分の投機的時間よりも前のタイムスタンプをもつ外部入力を受け取ると、そのＥＣＵエミュレータは、そのタイムスタンプが指し示す過去の時間に自身のクロックを巻き戻し、タスクを再実行する。 - 特許庁

A time difference measurement section 22 measures the time difference between a data signal 101 and the clock signal 102, converts the time difference measured value into frequency data 103 including the measured value frequency, and stores the frequency data 103 in a frequency data storage memory 27.例文帳に追加

時間差測定部２２は、データ信号１０１とクロック信号１０２との時間差測定値を時間差測定し、測定値頻度を含んだ度数データ１０３に変換して、度数データ格納メモリ２７に格納する。 - 特許庁

The effect of the SET phenomenon is eliminated by providing a delay time to a clock, in order to prevent a hold time from being increased due to the delay time, a leading edge delay clock is given to one storage node so as to delay transition from the storage node and the whole latch mode to a through node.例文帳に追加

ＳＥＴ現象の影響をクロックに遅延時間を設けることにより排除するが、その遅延時間によってホールド時間が増加させられることを防止するために、一方の記憶ノードへは、その記憶ノード及び全体のラッチモードからスルーモードへの移行が遅延させられるような前縁エッジ遅延クロックが入力される。 - 特許庁

A selection time setter 43 inputs the minimum value Lm via a receiving field comparator 41 among those detected receiving field intensity and reads selection time T corresponding to the value Lm by referring to a table 42, and a variable clock generator generates a clock pulse CLK when the time T elapsed.例文帳に追加

選択時間設定器４３は、検出された受信電界強度の内の最小値Ｌｍを受信電界比較器４１から入力し、テーブル４２を参照してＬｍ対応の選択時間Ｔを読み出し、可変クロック生成器はこの選択時間Ｔが経過したときにクロックパルスＣＬＫを発生する。 - 特許庁

In the portable telephone terminal equipment 1, a control circuit 2 calculates a correction value for satisfying conditions in which a lapse time of a system time extracted by a radio circuit 3 coincides with that of the terminal time generated from a clock counter 18 of a clock circuit 9, and corrects a reference value of a counter 17 based on the calculated correction value.例文帳に追加

携帯電話端末１において、制御回路２は、無線回路３が抽出したシステム時刻の経過時間と、時計回路９の時計カウンタ１８が生成した端末時刻の経過時間とが一致する条件を満たす補正値を算出し、算出した補正値に基づいてカウンタ１７における基準値を補正する。 - 特許庁

The method and system for network terminal clock synchronization includes: determining each round trip delay time from a master terminal to each slave terminal; and offsetting the clock of each slave terminal by an amount proportional to each determined round trip delay time such that the master terminal and each of the slave terminals have about the same point of reference in time.例文帳に追加

マスター端末からそれぞれのスレーブ端末までの各ラウンド・トリップ遅延時間を確定すること、および、マスター端末およびスレーブ端末のそれぞれが、時間上のほぼ同じ基準点を有するように、それぞれのスレーブ端末のクロックを、確定された各ラウンド・トリップ遅延時間に比例する量だけオフセットさせることを含む。 - 特許庁

An N:M frequency divider 62 divides the frequency of a system clock signal at the frequency division ratio of N:M according to the number N of clocks of a system clock signal corresponding to the time of one frame of the FEC output data and the number M of clocks necessary for reading out the data of the slots extracted from the one frame for the time of one frame to generate a TS clock signal.例文帳に追加

Ｎ：Ｍ分周器６２は、FEC出力データの１フレームの時間に対応するシステムクロック信号のクロック数Ｎと、その１フレームから抽出されるスロットのデータを１フレームの時間でバッファ６３から読み出すのに必要なクロック数Ｍとに応じて、システムクロック信号を、Ｎ：Ｍの分周比で分周することにより、TSクロック信号を生成する。 - 特許庁

This higher harmonic spread spectrum circuit of clock frequencies is provided with a transmitter for outputting a clock signal, a CR integrator for integrating each clock signal while switching plural time constants, a control signal generator for outputting a control signal for selecting the time constant, and a waveform shaper for wave form-shaping the output signal of the CR integrator.例文帳に追加

クロック信号を出力する発信器と、複数の時定数切り替えながら前記各クロック信号を積分するＣＲ積分器と、前記時定数を選択制御信号を出力する制御信号発生器と、ＣＲ積分器の出力信号を波形整形する波形整形器と、からクロック周波数の高調波スペクトラム拡散回路を構成する。 - 特許庁

When the clock signal for driving each magnetic sensor to each magnetic sensor (coil) input in a registered unit is amplified to each predetermined value, the clock signal for driving each magnetic sensor is alternately changed at each predetermined changing interval time, and the clock signal for driving each magnetic sensor is amplified so as to be increased at each predetermined amplification interval time.例文帳に追加

レジスタ部に入力された各磁気センサ（コイル）に対する各磁気センサ駆動用のクロック信号をそれぞれ所定値まで増幅するときに、各磁気センサ駆動用のクロック信号を所定の切り替え間隔時間毎に交互に切り替えて、各磁気センサ駆動用のクロック信号を所定の増幅間隔時間毎にそれぞれ大きくなるように増幅させる。 - 特許庁

To provide a performance clock generation device capable of accurately generating a performance clock matched with the progression of musical pieces and improving precision at each time when performing processing, and to provide a data reproducing device, a performance clock generation method, a data reproducing method, and a program.例文帳に追加

楽曲の進行にあわせた演奏クロックを精度よく生成することができるとともに、処理を行う度により精度を向上させることができる演奏クロック生成装置、データ再生装置、演奏クロック生成方法、データ再生方法およびプログラムを提供すること。 - 特許庁

The mesh driver structure generation part includes a power consumption evaluation part 23 for calculating the evaluation value of the power consumption for each of the plurality of mesh clock structure candidates, and a delay analysis part 24 for calculating the evaluation value of the delay time difference of the clock signals for each of the plurality of mesh clock structure candidates.例文帳に追加

メッシュドライバ構造生成部は、複数のメッシュクロック構造候補の各々について消費電力の評価値を算出する消費電力評価部と、複数のメッシュクロック構造候補の各々についてクロック信号の遅延時間差の評価値を算出する遅延解析部とを備える。 - 特許庁

To solve the problem wherein a clock mode changes little by little and the luminance of images changes little by little accompanying it in the case that object illuminance is near the threshold of clock mode changeover in an image pickup device which copes with low illuminance photographing by switching the clock of a system and prolonging exposure time.例文帳に追加

システムのクロックを切り換えて、露光時間を長くして、低照度撮影に対応する撮像装置において、被写体照度がクロックモード切り換えの閾値付近である場合に、クロックモードが小刻みに切り換わり、それに伴って画像の輝度が小刻みに変化するといった問題を解決する。 - 特許庁

Counting from a point of time when a logical value of a signal input into a clock control terminal 13 is switched to 1, just after a second fall of a pulse output from the PLL 204, a clock generation part 6 is operated to start outputting a clock signal of the PLL 204 from the AND gate 209.例文帳に追加

クロック生成部６は、クロック制御端子１３に入力される信号の論理値が１に切替わった時点から数えて、ＰＬＬ２０４から出力されたパルスの２番目の立下りの直後に、ＡＮＤゲート２０９からＰＬＬ２０４のクロック信号を出力し始めるように動作する。 - 特許庁