「a Bit」に関連した英語例文の一覧と使い方(429ページ目) - Weblio英語例文検索

The invention includes: transforming image data into coefficients using the wavelet transform; determining a geometric flow adapted to the coefficients of the image; selecting coefficients to include in neighborhoods based on neighborhood parameters and the geometric flow for the coefficients; using additionally the obtained neighborhood coefficients to generate a prediction error; coding the prediction error to generate a compressed bit stream; and using a plurality of scanning patterns to generate coefficients to interpolate the coefficients of the image.例文帳に追加

ウェーブレット変換を使い画像データを係数に変換し、画像の係数に適応した幾何学的フローを求め、係数の幾何学的フローと近傍パラメータに基づいて近傍に含めるための係数を選択し、得られた近傍の係数も使い予測誤差を生成し、予測誤差を符号化して圧縮ビットストリームを生成すると共に、複数の走査パターンを用いて前記画像の係数を補間する係数を生成する。 - 特許庁

The non-volatile memory element has a plurality of memory transistors disposed on a semiconductor substrate with a NAND string, string selection transistors disposed at one-side ends of the plurality of memory transistors on the semiconductor substrate, ground selecting transistors disposed in other ends of the plurality of memory transistors on the semiconductor substrate, and a bit line electrically connected to the semiconductor substrate and to the gate electrode of the ground selecting transistor.例文帳に追加

本発明は、半導体基板上にＮＡＮＤストリングで配置された複数のメモリトランジスタと、複数のメモリトランジスタ一端の半導体基板上に配置されたストリング選択トランジスタと、複数のメモリトランジスタ他端の半導体基板上に配置された接地選択トランジスタと、半導体基板及び接地選択トランジスタのゲート電極に電気的に連結されたビットラインと、を備える不揮発性メモリ素子である。 - 特許庁

In an image information transforming device 1, a motion vector correcting part 14 reretrieves a motion vector scaled by a motion vector transforming part 13, corrects the accuracy of the motion vector and supplies the motion vector whose accuracy is corrected to an MPEG4 image encoding part 15 when an MPEG2 bit stream is inputted to find an 8×8 motion vector and a 16×16 motion vector in the MPEG4.例文帳に追加

画像情報変換装置１において、ＭＰＥＧ２ビットストリームを入力し、ＭＰＥＧ４における８×８動きベクトル及び１６×１６動きベクトルを求める際に、動きベクトル変換部１３によりスケーリングされた動きベクトルに対して、動きベクトル補正部１４において再検索し、動きベクトルの精度を補正し、精度が補正された動きベクトルをＭＰＥＧ４画像符号化部１５に供給する。 - 特許庁

In this data processor which performs the wavelet transform of input data into a plurality of coefficients generates an embedded code stream to the coefficient and processes coded data of the code stream obtained by performing the binary entropy coding of the embedded code stream, there is provided a means for analyzing the code stream and recording a coded bit which each advantage level imparts to the code stream in a header by every coding unit or/and comprehensively.例文帳に追加

入力データを複数の係数にウェーブレット変換し、該係数に対して埋め込み符号ストリームを生成し、該埋め込み符号ストリームをバイナリエントロピー符号化することで得られる符号ストリームの符号化データを処理するデータ処理装置であって、 前記符号ストリームを分析し、各優位度レベルが前記符号ストリームに与えた符号化ビットを符号化単位毎、又は/及び包括的にヘッダに記録する手段を設ける。 - 特許庁

This system 1 has a mode blocking laser which can regenerate a clock signal indicating a bit clock of an optical signal to be and a modulation interference structure 5 which has first and second interference measuring arms 33, 35, and can modulate an amplitude and phase of the optical signal according to the clock signal, and contains at least one semiconductor optical amplifier SOA1 disposed in the first interference measuring arm 33.例文帳に追加

この装置１は、再生する光信号のビットのクロックを示すクロック信号を再生可能なモードブロッキングレーザと、第一および第二の干渉測定アーム３３、３５を有し、前記クロック信号により光信号の振幅および位相を変調可能であり、第一の干渉測定アーム３３に配置された少なくとも一つの半導体光増幅器ＳＯＡ１を含む、変調干渉構造５とを備える。 - 特許庁

VRAMs 14-16, which can be installed as original and additional image-only memories, are provided with a circuit 13 which can automatically detect the memory capacities of the VRAMs 14-16, a circuit 10/12 which can automatically set the processing bit number of an image processing function corresponding to a necessary memory capacity, and a circuit 12 for automatically optimizing the automatic setting and mapping of reference pixels.例文帳に追加

画像用専用メモリとして既設・増設され得るＶＲＡＭ１４〜１６は、そのメモリ容量が自動検知できる回路１３を備えており、スキャナーで読取った画像をＡ／Ｄ変換して、必要なメモリ容量に応じた画像処理機能の処理ビット数を自動設定できる回路１０／１２と、参照画素の自動設定及びマッピングの至適化を自動的に行う回路１２とを備え、データ転送効率が高い。 - 特許庁

When the system controller 27 discriminates disk identification data ID from TOC and reproducing mode identification data Im is the second reproducing mode which instructs the reproduction of an audio signal of the same quality as a general CD, the circuit 36 selects the side of a terminal (a) to output audio data D6U of the 16 bit/sample outputted from a CIRC decoder 29.例文帳に追加

一方、システムコントローラ２７がＴＯＣからディスク識別データＩＤを判別し、さらに再生モード識別データＩｍが一般的なＣＤと同様の品質のオーディオ信号の再生を指示する第２の再生モードであることを判別したとき、選択回路３６は端子ａ側を選択し、ＣＩＲＣデコーダ２９から出力される上記１６ビット／サンプルのオーディオデータＤ６Ｕを出力するようになされている。 - 特許庁

To provide a PLL synchronization stabilizing method for a bit free CDR by preventing occurrence of multiple synchronization of a PLL frequency and missynchronization at a 2/3 period equivalent to the frequency for input data so as to avoid unstable control over the input data due to jitter at a low speed.例文帳に追加

本発明は入力データをクロックによりデータを２系統に分けて抽出するデータ抽出部と，位相を１８０度ずらしてエラー検出回路によるエラー検出を行うデータ出力部とを備えたビットフリーＣＤＲのＰＬＬ同期安定化方法に関し，入力データに対してＰＬＬ周波数の逓倍同期や２／３の周期での誤同期を防止し，入力データが低速時のジッタによる制御の不安定を防止することを目的とする。 - 特許庁

The storage element has an organic compound layer provided between a conductive layer forming the bit lines and a conductive layer forming the word lines, and a layer using a mixture of an inorganic compound and a organic compound is provided as the organic compound layer.例文帳に追加

第１の方向に延びた複数のビット線と、第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子部を備えたメモリセルと、複数のメモリセルからなるメモリセルアレイとを有し、記憶素子部は、ビット線を構成する導電層とワード線を構成する導電層との間に設けられた有機化合物層を有し、当該有機化合物層に、無機化合物と有機化合物とを混合して設けられた層を設けることを特徴としている。 - 特許庁

To provide a drive control device for an electric rotary tool having a clutch mechanism capable of performing the appropriate thread fastening drive control of the electric rotary tool regardless of the clutch operation of the clutch mechanism by detecting the rotation stop state of an output shaft of the electric rotary tool for connecting a driver bit with a required sensor and performing the drive stop control of an electric motor based on a detection signal of the sensor.例文帳に追加

クラッチ機構を備えた電動回転工具において、ドライバービット等を結合する電動回転工具の出力軸の回転停止状態を所要のセンサにより検出し、このセンサの検出信号に基づいて電動モータの駆動停止制御を行うことにより、前記クラッチ機構のクラッチ動作とは無関係に電動回転工具の適正なねじ締め駆動制御を達成することができる電動回転工具の駆動制御装置を提供する。 - 特許庁

A readout transistor 10 which reads data out by detecting the deviation of the polarization of the ferroelectric film of a selected ferroelectric capacitor 30 is connected to one end of a series circuit constituted by connecting multiple ferroelectric capacitors 30 successively in a bit-line direction and a memory cell block is composed of multiple ferroelectric capacitors 30, selection transistors 20, and one readout transistor 10.例文帳に追加

複数個の強誘電体キャパシタ３０がビット線方向に連続に接続されてなる直列回路の一端には、選択された強誘電体キャパシタ３０の強誘電体膜の分極の偏位を検知することによりデータを読み出す読み出しトランジスタ１０が接続されており、複数個の強誘電体キャパシタ３０、複数個の選択トランジスタ２０及び１個の読み出しトランジスタ１０によってメモリセルブロックが構成されている。 - 特許庁

This servo frame recorder is provided with: a sector information rearrangement part 21 for rearranging the bit string of the sector information indicated as a binary value; a first composition part 23 for generating composite data by combining the sector information rearranged by the sector information rearrangement part 21 and track information by exclusive OR; and a write part 51 for writing the composite data generated by the first composition part 23 to a servo frame.例文帳に追加

バイナリ値として表わされたセクター情報のビット列の並び替えを行なうセクター情報並び替え部２１と、このセクター情報並び替え部２１によって並び替えられたセクター情報と、トラック情報とを排他的論理和で合成することによって合成データを生成する第１合成部２３と、この第１合成部２３によって生成された合成データをサーボフレームに書き込む書込部５１とをそなえるように構成する。 - 特許庁

A position detector 21 detects operation information of a master manipulator 3 and, when operation information of the manipulator 3 is fine operation information within 1 bit which is smaller than a prescribed set range for controlling the operation of a slave manipulator 2 set in advance based on the detecting result from this detector 21, a canceling means 32 cancels the transmission of the fine operation information to the side of the manipulator 2.例文帳に追加

位置検出装置２１によってマスターマニピュレータ３の動作情報を検出し、この位置検出装置２１からの検出結果にもとづいてマスターマニピュレータ３の動作情報が予め設定されたスレーブマニピュレータ２の動作制御用の所定の設定範囲よりも小さい１ｂｉｔ以内の微小な動作情報の場合にはキャンセル手段３２によってその微小な動作情報がスレーブマニピュレータ２側に伝達されることをキャンセルするものである。 - 特許庁

The convolution circuit performing convolutional operation on a digital signal being given comprises a section for splitting each amplitude data of the digital signal into a plurality of bit regions to create a plurality of split data, a section for performing predetermined time sharing convolutional operation on each amplitude data for every split data, and a section for coupling the split data outputted from the operating section for every amplitude data.例文帳に追加

与えられるデジタル信号に対して畳み込み演算を行う畳み込み演算回路であって、デジタル信号のそれぞれの振幅データを、複数のビット領域に分割した複数の分割データを生成するデータ分割部と、それぞれの振幅データに対して、分割データ毎に時分割で所定の畳み込み演算を行い出力する演算部と、演算部が出力する分割データを、振幅データ毎に結合する結合部とを備える畳み込み演算回路を提供する。 - 特許庁

In an AV data transmission device 100, upon receiving an AV data transmission request from an AV data reception device 200, a rate calculating section 130 assigns throughput to AV data under transmission and AV data of the received transmission request, and a rate conversion section 140 gradually converts the present bit rate of each of the AV data into a throughput value assigned by the rate calculating section 130.例文帳に追加

ＡＶデータ受信装置２００よりＡＶデータ伝送要求を受けると、ＡＶデータ伝送装置１００において、レート算出部１３０は既に伝送中のＡＶデータと伝送要求を受けたＡＶデータに対するスループットの割り当てを行い、レート変換部１４０は、各ＡＶデータの現在のビットレートをレート算出部１３０が割り当てたスループット値に徐々に変更していく。 - 特許庁

The pseudo-random modulation circuit comprises a clock delay circuit 3 which delays the first clock signals CLK1, a pseudo- random signal generating circuit 5 which generates three-bit artificial random signals SEL0-SEL2, and a multiplexer 4 which selects and outputs one delayed clock signal from among the delayed clock signals In0-In7, according to the pseudo-random signals SEL0-SEL2.例文帳に追加

擬似ランダム変調回路は、第１のクロックＣＬＫ1を遅延するクロック遅延回路３と、第１のクロックＣＬＫ1に応じて３ビットの擬似ランダム信号ＳＥＬ0〜ＳＥＬ2を発生する擬似ランダム信号発生回路５と、擬似ランダム信号ＳＥＬ0〜ＳＥＬ2に応じて遅延クロックＩｎ0〜Ｉｎ7の中、何れかの遅延クロックを選択出力するマルチプレクサ４とから構成される。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁

A control circuit 7a inputs frequency division number setting data, which are inputted to a frequency divider circuit 2, extracts (n) pieces of bits from a predetermined prescribed part in these data and outputs the gain control signal 13 to the gain switcher 6 so that the gain switcher 6 can switch the loop gain by controlling the switch elements corresponding to bit constitution of the extracted bits.例文帳に追加

制御回路７ａは、分周回路２に入力される分周数設定データを入力して、このデータのあらかじめ決められた所定部分からｎ個のビットを抽出し、抽出したビットのビット構成に応じて利得切替器６がスイッチ素子を制御してループ利得を切り替えるように利得切替器６に利得制御信号１３を出力する。 - 特許庁

The image decoding apparatus 100 also includes a control part 130 to refer to a first control information for locating an area in a frame memory 170 in which the first decoded image signal may be stored and notify the image decoding part 120 of the area in the frame memory 170 in which the reference image to be referred at the time of decoding of the encoded bit stream 111 is stored.例文帳に追加

この画像復号装置１００は、さらに、第１復号画像信号が格納されるフレームメモリ１７０の領域を特定するための第１管理情報を参照して、画像復号部１２０に符号化ビットストリーム１１１の復号の際に参照する参照画像が格納されているフレームメモリ１７０の領域を通知する制御部１３０とを備える。 - 特許庁

When specification of measurement conditions including requested measurement precision from the measurement data collection program 35, a notification data derivation part 43 of a measurement data processing part 27 in a sensor unit derives digital physical quantity data for notification having effective bit width according to the requested measurement precision based on digital measurement raw data in which at least one piece of analog measurement raw data is digitized.例文帳に追加

計測データ収集プログラム３５から要求計測精度を含む計測条件の指定を受けると、センサユニットにおける計測データ処理部２７の通知データ導出部４３が、少なくとも１つのアナログ計測生データがデジタル化されたデジタル計測生データに基づいて、要求計測精度に応じた有効ビット幅を有する通知用デジタル物理量データを導出する。 - 特許庁

In this data recording method for recording a first unit RU arranged continuously on a recording medium and composed of first data composed of video or sound, and management information for managing one or more first units RU, the management information includes the minimum reproduction time (minimum duration of record-unit) and a maximum bit rate (maximum bitrate or record-unit) of the first unit RU.例文帳に追加

記録媒体上で連続的に配置され、映像又は音声からなる第１のデータによって構成される第１のユニットＲＵと、前記第１のユニットＲＵを１個以上管理する管理情報とを、記録媒体に記録するデータ記録方法であって、前記管理情報が、前記第１のユニットＲＵの最小の再生時間(Minimum duration of record-unit)および最大のビットレート(Maximum bitrate or record-unit)を含むものである。 - 特許庁

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception.例文帳に追加

２値の受信データＤＡＴＡ_0を基準クロックＣＬＫ_refでサンプリングすることによって正規化し、これにより得られる受信用データＤＡＴＡの各エッジに同期して受信データＤＡＴＡ_0のビット伝送速度の逆数に等しい繰り返し周期Ａでパルスを生成し、このパルスを受信用データＤＡＴＡからビット抽出を行うための受信クロックＣＬＫとする。 - 特許庁

There are provided an extraction means 110 for extracting intra-predictive information contained in a bit stream of a video CODEC and a conversion means 200 for converting image data into an image having resolution higher than that of an original image, and the conversion means performs interpolation processing of pixels of the image data based on the intra-predictive information to convert the image data into an image of high resolution.例文帳に追加

ビデオコーデックのビットストリームに含まれるイントラ予測情報を抽出する抽出手段１１０と、画像データの解像度を原画像の解像度よりも高い画像に変換する変換手段２００と、を備え、前記変換手段は、前記イントラ予測情報に基づいて、前記画像データの画素の補間処理を行うことにより高解像度の画像に変換する。 - 特許庁

An encryption processing circuit for performing character exchange processing of a common key block encryption system wherein multiple-bit input data are converted and outputted is a logic circuit which receives the input data and selection data instructing permutation of the input data, and converts the data obtained by permuting the input data in accordance with the selection data under a prescribed correspondence rule and outputs it.例文帳に追加

複数ビットの入力データを変換して出力する共通鍵ブロック暗号方式の換字処理を行う暗号処理回路であって、前記入力データと、前記入力データの並べ替えを指示する選択データと、を受信し、前記入力データを前記選択データに基づいて並べ替えたデータを所定の対応規則に基づいて変換して出力する論理回路であることとする。 - 特許庁

A reference cycle calculating means 27 finds a reference cycle Ts by adding the product of the variation tendency value P calculated by the means 26 and a coefficient (k) determined by the number of bit cycles used by the means 25 for the moving average calculation to the mean cycle Ta calculated by the means 25.例文帳に追加

基準周期算出手段２７は、変動傾向値算出手段２６によって算出された変動傾向値Ｐに平均周期算出手段２５が移動平均演算に用いるビット周期の数によって決まる係数ｋを乗じた結果と、平均周期算出手段２５によって算出された平均周期Ｔａとを加算して基準周期Ｔｓを求める。 - 特許庁

The setup time of the semiconductor testing device 2 is abridged, and the evaluation time of a microcomputer 1 becomes shorter by providing in the microcomputer 1 having a built-in flash EEPROM 20, and a faulty bit measurement circuit 60 which measures the number of faulty bits corresponding to each verify electric potential of the flash EEPROM 20.例文帳に追加

フラッシュＥＥＰＲＯＭ２０を内蔵したマイクロコンピュータ１内にフラッシュＥＥＰＲＯＭ２０の各ベリファイ電位に対応して不良ビットの個数をそれぞれ計測する不良ビット測定回路６０を備え、これら不良ビットの個数を半導体テスト装置２に送ることにより、半導体テスト装置２のセットアップ時間を短縮しマイクロコンピュータ１の評価時間を短くしたことを特徴とする。 - 特許庁

Inputted C-bit (C: an integer less than A) are converted into A pieces of indication data B1 to Ba, which are recombined to be of the same kind in every selection period; while different kinds of indication data are supplied to a data driver circuit 2 in every selection period, address signals corresponding to display positions of the indication data are supplied to scanning lines.例文帳に追加

入力されたＣビット（ＣはＡ以下の整数）の階調データを、Ａ個の指示データＢ１〜Ｂａへ変換し、その指示データが１選択期間毎に同一種類の指示データとなるようデータを組み替え、１選択期間毎に異なる種類の指示データをデータドライバ回路２に供給し、同時に走査ラインに上記指示データの表示位置に対応するアドレス信号を供給する。 - 特許庁

While the drive circuit carries a current to the storage element through the access transistor by applying a voltage between the bit line BL and the plate line in the first operation of writing and erasure of data to the memory cell MC, applies a voltage opposite to the voltage in the first operation between the well and the plate line PL in the second operation of the writing and the erasure of the data.例文帳に追加

駆動回路は、メモリセルＭＣへのデータの書き込みと消去の一方（第１動作）でビット線ＢＬとプレート線との間に電圧を印加することによって前記アクセストランジスタを介して前記記憶素子に電流を流し、データの書き込みと消去の他方（第２動作）においては、第１動作での前記電圧と逆向きの電圧を前記ウェルと前記プレート線ＰＬとの間に印加する。 - 特許庁

A plurality of BLC generating circuits 4 are provided correspondingly to respective control areas CA of the memory cell array 1, each of BLC generating circuits inputs the potential of a cell source line CELSRC in a corresponding control area, then individually generates and outputs the bit line control signal BLC in each control area in accordance with input voltage of the cell source line CELSRC in each control area.例文帳に追加

ＢＬＣ発生回路４は、メモリセルアレイ１の各制御領域ＣＡに対応して複数設けられ、各ＢＬＣ発生回路が、対応する制御領域内のセルソース線ＣＥＬＳＲＣの電位をそれぞれ入力し、入力された各制御領域内のセルソース線ＣＥＬＳＲＣの電圧に応じて各制御領域内のビット線制御信号ＢＬＣを個別に生成し出力する。 - 特許庁

I may have caused a bit of confusion. On that point, too, I will check with Mr. Jimi and we will form a consensus view. I regard former Minister Jimi's decision to extend the SME Financing Facilitation Act until the end of March next year in the last extension of the law as a government policy, and I understand that the decision remains unchanged. 例文帳に追加

ちょっと混乱させたと思いますけれども、これも今日また自見大臣としっかり引き継ぎの中で確認し、そして共通の土俵を作りたいと思っていますけれども、来年3月末までの中小企業金融円滑化法の最終延長という自見前大臣の判断、これは政府方針と捉えて、これには変わりはないというふうに考えています。 - 金融庁

The method and apparatus also comprise a step of generating a central processing unit (CPU) clock in the clock shaper logic unit based on the output of the free-running counter and the at least one input specifying the desired frequency by comparing a bit-reversed version of the output of the free-running counter with the at least one input specifying the desired frequency.例文帳に追加

該方法及び装置は、また、自走カウンタの出力と所望の周波数を特定する少なくとも一つの入力とに基づいて、自走カウンタの出力のビット反転されたものと所望の周波数を特定する少なくとも一つの入力とを比較することにより、クロック整形ロジック・ユニットにおいて中央処理装置（ＣＰＵ）クロックを生成するステップを備える。 - 特許庁

The unit cell 200 of a multi bit nonvolatile memory element comprises a plurality of channels 215 and 220 formed vertically, storage nodes 225 and 230 formed vertically on the outside of that channel, a control gate 240 surrounding the upper part of that channel and storage node and the side face of the storage node, and an insulating film 235 interposed between that channel, storage node and control gate.例文帳に追加

マルチビット不揮発性メモリ素子の単位セル２００は、垂直に形成された複数のチャンネル２１５，２２０と、そのチャンネルの外側に垂直に形成されたストレージノード２２５，２３０と、そのチャンネル及びストレージノードの上部とストレージノードの側面とを取り囲んでいる制御ゲート２４０と、そのチャンネル、ストレージノード及び制御ゲートの各間に介在された絶縁膜２３５と、を含む。 - 特許庁

When the maximum effective noise power spectral density is higher than a predetermined threshold, the maximum effective noise power spectral density is used as a parameter for controlling the level of reverse link loading, by setting a reverse activity bit (RAB) so as to inform access terminals to reduce their data rates, in order to minimize the interferences among these access terminals.例文帳に追加

最大有効雑音電力スペクトル密度が所定の閾値よりも高いときは、アクセス端末間における干渉を最小化するために、アクセス端末に、それらのデータレートを低減することを知らせる逆方向アクティビティビット(ＲＡＢ)をセットすることによって、逆方向リンクのローディングのレベルを制御するパラメータとして、最大有効雑音電力スペクトル密度を使用する。 - 特許庁

A register 105 is provided for once storing only those bits of data read out from a RAM 107 which are permitted according to a read permit signal 106 per bit, bits to be written are set in the register 105, the permit signal 106 is set to other bits, the read from the RAM 107 is executed and then the content of the register 105 is written in the RAM 107.例文帳に追加

ＲＡＭ１０７から読み出されたデータをビットごとの読み出し許可信号１０６に従って許可されたビットだけを一旦記憶するレジスタ１０５を備え、書き込みたいビットをレジスタ１０５に設定して、それ以外のビットに許可信号１０６を設定してＲＡＭ１０７からの読み出しを実行し、その後にレジスタ１０５の内容をＲＡＭ１０７に書き込む。 - 特許庁

On this page stream, a partial picture list composed of at least one group of partial picture data displaying the partial picture by bit map data, etc., which is a part of the display contents of one screen, and display mode information such as an XY coordinate showing a display position, and control information describing an instruction to be executed according to an input signal are described.例文帳に追加

前記ページストリームには、１画面の表示内容の一部である部分画像をビットマップデータなどで表した部分画像データと、その表示位置を表すＸＹ座標などの表示態様情報との少なくとも１つの組からなる部分画像リストと、入力信号に対応して実行されるべき命令が記述された制御情報とが記述されている。 - 特許庁

The output current source 13-1 is provided with a D-A converter for outputting analog voltage by dividing external adjustable reference voltages Vref 1-1, Vref 2-1 according to n-bit gradation data 14-1, and a current supply source for varying the supply current according to the analog voltages and also outputting the supply current to the data line S-1.例文帳に追加

一出力電流源１３−１は、外部から調整可能な基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１をｎビット階調データ１４−１に応じて分圧することによりアナログ電圧を出力するＤＡコンバータと、アナログ電圧に応じて供給電流を変化させるとともにデータ線Ｓ−１へ供給電流を出力する供給電流源とを備えている。 - 特許庁

This parallel A/D converter is provided with a reference voltage generating circuit having respectively different voltage values for outputting (m) ((m) is an integer of ≥2) reference voltages corresponding to the bit accuracy of a digital output signal, (n) ((n) is an integer smaller than (m)) comparators and an encoder for outputting the digital output signal by encoding the output of (n) comparators.例文帳に追加

本発明の並列型Ａ／Ｄ変換器は、各々異なる電圧値を有し、デジタル出力信号のビット精度に応じてｍ（ｍは２以上の整数）個の参照電圧を出力する参照電圧発生回路と、ｎ（ｎはｍよりも小さい整数）個の比較器と、前記ｎ個の比較器の出力を符号化して前記デジタル出力信号を出力する符号器とを備える。 - 特許庁

The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.例文帳に追加

本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁

Synchronous words are detected by using the window signal Sync_-window from in accordance with parity OK signal supplied from a parity check circuit 12 relating to the bit string detected in a PRML Viterbi detector 36 by a synchronous word detector 8 to which the window signal Sync_-window indicating the period of the synchronous word and ID information included in the regenerative signal regenerated from media 14 is supplied.例文帳に追加

メディア１４から再生される再生信号に含まれる同期語及びＩＤ情報の期間を示すウインドウ信号Sync_windowが供給される同期語検出器８により、上記ＰＲＭＬビタビ検出器３６で検出されたビット列について、上記パリティチェック回路１２から供給されるパリティＯＫ信号に基づいて生成されたウインドウ信号Sync_windowを用いて、同期語を検出する。 - 特許庁

To provide a moving vector transformation device capable of reducing operation quantity for judging the efficiency of encoding as to a moving vector transformation device for inputting 16×16 moving vectors of MPEG2 in a bit stream indicating MPEG2 image compression information to be inputted and generating 8×8 moving vectors of MPEG4 and 16 × 16 moving vector of MPEG4.例文帳に追加

入力となるＭＰＥＧ２の画像圧縮情報を示すビットストリームにおけるＭＰＥＧ２の１６×１６の動きベクトルを入力とし、ＭＰＥＧ４の８×８の動きベクトル及びＭＰＥＧ４の１６×１６の動きベクトルを生成する動きベクトル変換装置において、符号化効率の判定に伴う演算量を削減することのできる動きベクトル変換装置を得る。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

A new transmission power control command is generated by applying the control content (TPC bit) produced by a transmission power control command already output against a power control error εobtained based on the reception power from the mobile station in which the control content in the transmission power control command already output to the mobile station 102 is not applied.例文帳に追加

補正部１８１により、既に移動局１０２へ出力された送信電力制御コマンド（ＴＰＣビット）の制御内容が加味されていない移動局からの受信電力に基づいて求められた電力制御誤差εに対して、既に出力された送信電力制御コマンドによる制御内容を加味することによって新たな送信電力制御コマンドを発生させる。 - 特許庁

An image processing apparatus comprises selecting means for selecting a given gradation mode from a plurality of gradation modes of different bit length structures used for gradation expression, image processing means for generating image data from data to be printed according to the gradation mode selected by the selecting means, and transferring means for transferring the image data generated by the image processing means to a printer.例文帳に追加

画像処理装置は、階調表現に使用するビット長の構成がそれぞれ異なる複数の階調モードから所定の階調モードを選択する選択手段と、前記選択手段が選択した階調モードに従い、前記印刷対象データからイメージデータを生成する画像処理手段と、前記画像処理手段が生成したイメージデータをプリンタへ転送する転送手段と、を備える。 - 特許庁

When high-definition data to which the copy-once restriction is applied is received in a content receiving part 151, the high-definition data is recorded in a content recording part 153 with data capacity as it is, after creating low-definition data with low bit rate in a low-definition data creation part 152 and the low-definition data is also recorded in the content recording part 153.例文帳に追加

本発明に係るコンテンツサーバ装置は、コンテンツ受信部１５１においてコピーワンス制限のかかった高品位データを受信すると、当該高品位データをそのままのデータ容量でコンテンツ記録部１５３に記録すると共に、低品位データ作成部１５２においてビットレートの低い低品位データを作成した上で、当該低品位データもコンテンツ記録部１５３に記録する。 - 特許庁

When the normal operation of the monitoring unit 3 is confirmed, the control unit 2 transmits a diagnostic pulse DCP every time a unit control operation is executed normally, and the monitoring unit 3 monitors the operation state of the control unit 2 by inputting the diagnostic pulse DCP, and notifies the control unit 2 of existence of abnormality generation in the unit control operation as a state value of an overflow bit.例文帳に追加

監視ユニット３の正常動作の確認されたときには、制御ユニット２は、単位制御動作が正常に実行される毎に診断パルスＤＣＰを送信し、監視ユニット３は、診断パルスＤＣＰを入力することにより制御ユニット２の動作状態を監視し、単位制御動作の異常発生の有無をオーバーフロービットの状態値として制御ユニット２へ通知する。 - 特許庁