「buffer from」に関連した英語例文の一覧と使い方(87ページ目) - Weblio英語例文検索

As the buffer member 9 receives the falling equipment 1 as absorbing collusion impact, when the set screws 4 of the equipment 1 are loosened and when the equipment 1 has fallen, it is possible to prevent the equipment 1 from breakage.例文帳に追加

機器１より下方に緩衝部材９を設けることにより、機器１の止めねじ４が緩んで落下した場合、緩衝部材９が、衝突の衝撃を吸収しながら落下する機器１を受け止めるため、機器１の破損を防ぐことができる。 - 特許庁

When six winnings are detected, a CPU (central processing unit) makes a prize ball (REQ) signal ready to be outputted based on changes in the contents from O as a total number in a prize ball storing buffer while a put-out number signal for indicating 6 is made ready to be out putted.例文帳に追加

６個の入賞が検出されると、ＣＰＵは、総賞球数格納バッファの内容が０でなくなったことにもとづいて、賞球ＲＥＱ信号を出力状態にするとともに、６個を示す払出個数信号を出力状態にする。 - 特許庁

When the calling of the call-back function is present at the time of the generation of the first block, DMA transfer from a buffer 22 to a D/A converter 23 is set, and when the calling of the call-back function is present at the time of the second block or more, a wait state is obtained.例文帳に追加

コールバック関数の呼び出しがあると、それが１ブロック目が生成された時の呼び出しであるときは、バッファ２２からＤ／Ａコンバータ２３へのＤＭＡ転送を設定し、２ブロック目以降の呼び出しであるときは、ウェイト状態とする。 - 特許庁

It is possible to control from outside a shift registor 56 which outputs a delay control signal for a delay line, by a phase comparator 194 and an address buffer 192 for a test mode which takes in an external address as a control signal, in a test mode.例文帳に追加

テストモードにおいて、外部アドレスを制御信号として取り込むテストモード用アドレスバッファ１９２、位相比較器１９４によって、遅延ラインの遅延量制御制御信号を出力するシフトレジスタ５６を外部から制御可能とする。 - 特許庁

When the data cannot be stored entirely in the communication buffer 34 and excess data is discarded, a data specifying information extracting section 38 extracts information capable of specifying that data from the discarded data and stores that data in a data specifying information register 39.例文帳に追加

データが通信用バッファ３４に蓄積され、格納しきれずに破棄されると、データ特定情報抽出部３８は、破棄されたデータからこのデータを特定可能なデータ特定情報を抽出し、データ特定情報レジスタ３９に格納する。 - 特許庁

A data buffer circuit outputs first writing data received in a preceding writing cycle to the core part responding to the rise of a writing control signal, and receives second writing data from the outside responding to the fall of a writing control signal.例文帳に追加

データバッファ回路は、先行する書込みサイクルにおいて受信した第１の書込みデータを書込み制御信号の立ち上がりに応答してコア部に出力し、書込み制御信号の立ち下りに応答して第２の書込みデータを外部から受信する。 - 特許庁

The window number of the window for which a present display pixel displays a part is outputted from a window number buffer 4, the device number of the plotting device outputting the latest display data of the window of the window number is outputted from a window number/plotting device management table and a display switching device 5 selects the display data from the plotting device of the device number.例文帳に追加

ウィンドウ番号バッファ４からは、現在の表示画素が一部を表示しているウィンドウのウィンドウ番号が出力され、ウィンドウ番号・描画装置管理テーブルからは、上記ウィンドウ番号のウィンドウの、最新の表示データを出力している描画装置の装置番号が出力され、表示切り替え器５は、この装置番号の描画装置からの表示データを選択する。 - 特許庁

A display image data creation operation processing unit 0703 processes an image data inputted from an image input device 0701 using a parameter set which is either inputted from an authoring input device 1202 by an authoring control processor 1205 or read from an automatic operation data of an automatic operation data buffer 1208 and creates image data and displays the image on a display device 0704.例文帳に追加

表示画像データ作成処理部０７０３は画像入力装置０７０１から入力した画像データをオーサリング制御処理部１２０５がオーサリング操作入力装置１２０２から入力したまたは自動操作データバッファ１２０８の自動操作データから読出したパラメータセットを用いて処理して表示画像データを作成してディスプレイ装置０７０４にて該画像を表示する。 - 特許庁

The apparatus also has a driver receiving signals from a control circuit for feeding the signals to an electrically conductive shaft having a leading edge and a dental instrument connectable thereto, an input buffer receiving signals from the dental instrument and feeding the signals to the ADC, and a display for exhibiting data concerning the distance of the leading edge of the shaft from the root canal apex.例文帳に追加

装置は、さらに、リーディングエッジおよびそれに対して接続可能な歯科用医療器具を有する電気伝導軸に信号を供給するための制御回路から信号を受け取るドライバと、歯科用医療器具から信号を受け取りかつADCに信号を供給する入力バッファと、根管頂点から軸のリーディングエッジまでの距離に関するデータを示すディスプレイとを備えている。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ１０７は、ロジック回路１０６が判定結果と再生クロック信号から生成したロジック信号を、周波数／電圧コンバータ１０８が再生クロック信号の周波数から生成した電圧と電源電圧供給器１０９から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

The method comprises the steps of (a) eluting an RNA-containing component from a biological tissue by mixing the biological tissue with a sodium isoascorbate-containing buffer solution, (b) separating a phase containing protein, a DNA and/or the like and a phase containing an RNA and polysaccharides from the resultant eluate and (c) isolating the RNA from the latter phase.例文帳に追加

（ａ）生物組織からイソアスコルビン酸ナトリウムを含有する緩衝液と混合してＲＮＡを含む成分を溶出させる工程、（ｂ）溶出物から、タンパク、ＤＮＡ等を含む相とＲＮＡと多糖類を含む相とを分離する工程及び（ｃ）ＲＮＡと多糖類を含む相からＲＮＡを分離する工程を含むことを特徴とするＲＮＡの抽出方法。 - 特許庁

Additionally, when a current flows out from the output buffer circuit 100 to the inductive load 2, the slew-rate control unit 140 controls such that the output signal VOUT changes from the high slew rate to the low slew rate at the rising edge of the output signal VOUT and controls such that the output voltage VOUT changes from the low slew rate to the high slew rate at the falling edge of the output signal VOUT.例文帳に追加

また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 - 特許庁

By making the buffering of cells in segmenting parts 3 per output interface 6, 7, 8 independent from the virtual connection 71, 72, 73 of that output interface 6, 7, 8 to be used, it is no longer necessary to have a buffer 31, 32 per virtual connection 71, 72, 73.例文帳に追加

出力インターフェース６、７、８の仮想接続７１、７２、７３と無関係に出力インターフェース６、７、８当たりでセグメント化部分３でセルをバッファリングすることで、仮想接続７１、７２、７３当たりでバッファ３１、３２を持つことがもはや必要でなくなる。 - 特許庁

A buffering pointer Wp and a data read pointer Rp are constantly separated with a region equivalent to data Dn of N tracks near a recording position of an optical disk, and data from a host are written onto a buffer memory 17 while the recorded data are held.例文帳に追加

バッファリングポインタＷｐとデータ読み出しのポインタＲｐとは、光ディスクの記録位置近傍におけるＮトラック分のデータＤｎに相当する領域分常に隔たっており、この記録済みデータを保持しながら、ホストからのデータをバッファメモリ１７上に書き込む。 - 特許庁

An input signal IN is integrated by a CR integration circuit of time constant T10 constituted of a resistance 12 and a capacitor 13 via an inverter 11 for buffer, and provided an inversion input terminal of a comparator 30 as a signal S10 from a connection point N1.例文帳に追加

入力信号ＩＮは、バッファ用のインバータ１１を介して抵抗１２及びキャパシタ１３からなる時定数Ｔ１０のＣＲ積分回路で積分され、接続点Ｎ１から信号Ｓ１０として比較器３０の反転入力端子に与えられる。 - 特許庁

In a client 2, a read amount detecting means 25 detects data associated with the read amounts of the data of a buffer 22 which buffers the moving image data, and a preparation parameter preparing means 26 prepares the preparation parameter of the code column at preparing the code column data from the data.例文帳に追加

クライアント２において、動画像データをバッファリングするバッファ２２のデータの読込量に関するデータは、読込量検出手段２５が検出し、作成パラメータ作成手段２６が、このデータから符号列データを作成する際の符号列の作成パラメータを作成する。 - 特許庁

To provide a class buffer management system in a guaranteed frame rate(GFR) service in an ATM communication system that can prevent one virtual channel from being continuously destroyed and reduce the effect onto the other connection when a specific connection transmits many cells.例文帳に追加

ＡＴＭ通信装置の最低帯域保証（ＧＦＲ）サービスにおけるクラスバッファ管理方式に関し、一つのバーチャルチャネルが連続して破棄されるのを防ぐと共に、特定のコネクションが大量にセルを送ってきたときに他のコネクションへの影響を少なくする。 - 特許庁

As the drainage of high temperature from the hot water storage tank 1 is guided to a drain buffer tank 8 to cool the drainage, and then the drainage is discharged to the drain connection pipe 11, an inexpensive VP pipe can be utilized, and the cost for installing a water heater can be reduced.例文帳に追加

貯湯タンク１からの高温のドレイン水を排水バッファタンク８に導き、ドレイン水を冷却してから排水接続管１１に排出するので、安価なＶＰ管の利用が可能となり、給湯器設置にかかる費用を削減することが可能になる。 - 特許庁

In a single cylinder type hydraulic buffer 10, the rebound stopper 14, a packing 15 and a rod guide 16 are fitted to an opening end portion of a cylinder 11, and they are axially positioned and retained by beads 20, 21, 27 projecting from an inner face of the cylinder 11.例文帳に追加

単筒式の油圧緩衝器１０において、シリンダ１１の開口端部に、リバウンドストッパ１４、パッキン１５、ロッドガイド１６を嵌合して、シリンダ１１の内面から突出させたビード２０、２１及び２７によってこれらを軸方向に位置決めして保持する。 - 特許庁

The device is provided with a descramble circuit 13 reading out an ECC block from a built-in memory part 12 for descrambling, and an EDC synddrom generating circuit 14 outputting the EDC syndrom to an external buffer memory 6.例文帳に追加

内蔵メモリ部１２からＥＣＣブロックを読み出してデスクランブル処理を行うデスクランブル回路１３と、デスクランブル処理済データからＥＤＣシンドロームを生成して、該ＥＤＣシンドロームを外部バッファメモリ６に出力するＥＤＣシンドローム生成回路１４とを備えた。 - 特許庁

A resolution conversion circuit 105 outputs a pixel signal of one line of the output video with resolution different from that of the input video by using a pixel signal stored in the line buffer 101-k (k=1 to N) according to the horizontal synchronizing signal HSYNC_N of the output video.例文帳に追加

解像度変換回路１０５は、出力映像の水平同期信号ＨＳＹＮＣ＿Ｎに応じ、ラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）に記憶された画素信号を用いて、入力映像と異なる解像度の出力映像の１ライン分の画素信号を出力する。 - 特許庁

A buffer device 10 is provided with: a reception circuit 110; a memory 1(120) and a memory 2(130) for storing received data 112; a control circuit 200 for controlling data write and read to/from the memory 1 and the memory 2; and a transmission circuit 150.例文帳に追加

バッファ装置１０は、受信回路１１０と、受信したデータ１１２を記憶するためのメモリ１（１２０）及びメモリ２（１３０）と、メモリ１及びメモリ２に対するデータの書き込み及び読み出しを制御する制御回路２００と、送信回路１５０と、を含む。 - 特許庁

A stream-disassembling circuit 24 outputs the AAU stream from an input buffer 22 to an expansion processing circuit 28 as it is, and outputs allocation information and scale factor selection information, which are included in the AAU stream, to an allocation arithmetic circuit 26.例文帳に追加

ストリーム分解回路２４は、入力バッファ２２からのＡＡＵストリームをそのまま伸長処理回路２８に出力すると共に、そのＡＡＵストリームに含まれるアロケーション情報及びスケールファクタ選択情報をアロケーション演算回路２６に供給する。 - 特許庁

The buffer control circuit allocates intrinsic values that low-order bits of an instruction address possibly have to the instruction buffers and prefetches instructions to the instruction buffers corresponding to the address order determined by the low-order bits from the address following a prescribed instruction fetch address as a starting point.例文帳に追加

バッファ制御回路は、前記夫々の命令バッファに命令アドレスの下位複数ビットが採り得る固有値を割当て、所定の命令フェッチアドレスの後続アドレスを基点に前記下位複数ビットによるアドレス順に対応する命令バッファに命令をプリフェッチする。 - 特許庁

A dynamic disk motor revolution control part 117 controls the number of rotations of a disk motor control part 104 on the basis of a disk motor revolution control instruction from a track buffer monitoring part 118 and various kinds of parameters stored in an error rate-to-number of rotations storage part 122.例文帳に追加

動的ディスクモータ回転数制御部１１７が、トラックバッファ監視部１１８からディスクモータ回転数制御命令と、エラーレート対回転数記憶部１２２に記憶さている各種パラメータに基づき、ディスクモータ制御部１０４の回転数を制御する。 - 特許庁

The main control section resumes discharge operation at a moment in time when printing is ended and the recording sheets are discharged from the discharge buffer to the sheet discharge tray in the normal print order such that a white recording sheet is discharged to a position corresponding to the error (416).例文帳に追加

そして、印字が終了した時点でメイン制御部が排出動作を再開し、排出バッファから正常な印字順となるように、すなわち、エラーに対応する位置に白紙の記録紙が排出されるように排紙トレイへ記録紙を排出する（４１６）。 - 特許庁

A value of an internal row address signal bit is set from an address buffer 2 according to the test control signal, and operations of a row selecting circuit 3 and a bit line peripheral circuit 4 are controlled by a row system control circuit 10 with a test controlling function according to the test control signal.例文帳に追加

このテスト制御信号に従ってアドレスバッファ（２）からの内部ロウアドレス信号ビットの値を設定し、かつテスト制御信号に従ってテスト制御機能付行系制御回路（１０）が行選択回路（３）およびビット線周辺回路（４）の動作を制御する。 - 特許庁

In a charge-pump circuit unit 12, a connection switching terminal SW1' selects a boosting control voltage VB (2×VDD) outputted from the charge-pump circuit unit 11, and a logic inversion buffer gate G2' and a capacitor C2' increase the VDD by three times.例文帳に追加

チャージポンプ回路ユニット１２では、接続切替端子ＳＷ１´によりチャージポンプ回路ユニット１１から出力される昇圧制御電圧ＶＢ（２×ＶＤＤ）を選択し、論理反転バッファゲートＧ２´とキャパシタＣ２´により、３×ＶＤＤの昇圧動作を行う。 - 特許庁

A quaternarizing part 12 converts image data outputted from an image reading part 11 into quaternarizing pixel data for extracting a high density character pixel,, a low density character pixel, a high density ground pixel and a low density ground pixel and they are stored in an image line buffer memory 13.例文帳に追加

画像読み取り部１１から出力した画素データを４値化部１２で、濃度の濃い文字画素と、濃度の薄い文字画素と、濃度の濃い地肌画素と、濃度の薄い地肌画素とを抽出するための４値画素データに変換し、画像ラインバッファメモリ１３にため込む。 - 特許庁

The Bluetooth module 15 is configured to include a buffer 17 and a converter 18, receives sound data from a sound source 14 of an apparatus provided externally and providing a digital output, and transmits the sound data to another Bluetooth module 16 provided with an inverse converter 19 and a loudspeaker 20.例文帳に追加

本発明のブルートゥースモジュール15は、バッファ17と変換器18とを含んで構成され、外部に設けられたデジタル出力を有する機器の音源14からの音声データを受信して、逆変換器19、スピーカ20を備える他のブルートゥースモジュール16に音声データを送信している。 - 特許庁

A re-encoder/re-quantizer (A) 4 and a re-encoder/re-quantizer (B) 5 perform switch terminal processing and the switch start processing to the video signals A and B on the basis of the correction information from the first and second buffer analyzers 3 and 6 respectively.例文帳に追加

再符号化・再量子化器（Ａ）４および再符号化・再量子化器（Ｂ）５は、前記第１，２バッファ分析器３，６からの前記修正情報に基づいて、映像信号ＡおよびＢに対して、それぞれ、切替終端処置および切替開始処置を行う。 - 特許庁

A compression processing part 5 successively reads the image data from the poststage buffer 4, and successively performs data compression to the read image data in parallel with the processing of the correction processing part 3 in a processing order sequentially corresponding to the processing order of the correction processing part 3.例文帳に追加

圧縮処理部５は、後段バッファ４から画像データを順次読み出すとともに、読み出された画像データに対するデータ圧縮を、補正処理部３の処理と並行し、かつ、補正処理部３の処理順序と順序的に対応した処理順序で順次行う。 - 特許庁

When a transmission request of a frame is received from the receiver side, a system control CPU 11 controls the transmission of a single frame which is lastly stored among the low-resolution motion images stored in the buffer memory 16 to the receiver side via a network 2.例文帳に追加

システム制御ＣＰＵ１１は、受信側からフレームの送信要求が受信された場合、ネットワーク２を介した、バッファメモリ１６に記憶されている解像度の低い動画像のうちの、最後に記憶された１つのフレームの受信側への送信を制御する。 - 特許庁

By using the capsule 7 and by mounting the steering assist device 10 in a car body side member so as to make the buffer member 8 abut to a surface of the car body side member, vibration and sound generated in the steering assist device 10 are prevented from being transmitted to a car body side.例文帳に追加

このカプセル７を用いて、車体側部材の表面に緩衝部材８が当接するように、操舵補助装置１０を車体側部材に取り付けることによって、操舵補助装置１０で発生する振動および音が車体側に伝わるのを防止する。 - 特許庁

An upper surface image reading address and a lower surface image reading address which are generated by the means 20 and 21 are decided by an effective area deciding means 50 with the designated area as the object and, then, an address read from a frame memory buffer 1 is controlled.例文帳に追加

これらの手段２０、２１により生成された上面画像の読み出しアドレスと下面画像の読み出しアドレスを、有効領域判定手段５０において、指定された領域を対象に判定し、フレームメモリバッファ１から読み出すアドレスを制御する。 - 特許庁

A generated bit amount correction unit 5 increases or decreases the parameter 21 by an amount according, to a difference between an accumulation amount 41 of stream data outputted from a stream buffer 4 and the central value of the accumulation amount and outputs the result to the compressing/encoding unit 1, as a correction parameter 51.例文帳に追加

発生ビット量補正部５は、ストリームバッファ４から出力されるストリームデータの蓄積量４１と蓄積量中心値の差分に応じた量でパラメータ２１を増減し、その結果を補正パラメータ５１として圧縮符号化部１に出力する。 - 特許庁

Then, a solution stored in the storeroom 21 is supplied to a sample chamber 22 by a solution supply recovery pump 22a, and the solution is circulated at a speed that is faster than the supply speed from the buffer chamber 23 to the sample chamber 22 by a solution circulation pump 22b.例文帳に追加

そして、貯蔵室２１に貯蔵された溶液を溶液供給回収ポンプ２２ａによって試料室２２に供給しながら溶液循環ポンプ２２ｂによってバッファ室２３から試料室２２に供給速度よりも高速で溶液を循環させる。 - 特許庁

To provide "a buffer memory device and a data transfer system" capable of transferring data so as to be independent from the operation frequency of data writing side and reading side and contributing to the absorption of an operation speed difference between devices in a system and improvement of a transfer speed.例文帳に追加

データの書き込み側と読み出し側の動作周波数に依存しない形でデータ転送を可能にし、システム内のデバイス間の動作速度差の吸収、転送速度の向上に寄与することができる「バッファメモリ装置及びデータ転送システム」を提供すること。 - 特許庁

Then, the LON chips 31-31 transmit the network use recording information stored in the buffer memory 309 through the LON 21 to the information storage device 41 to be stored corresponding to a request from the information storage device 41 or the other LON chip.例文帳に追加

そして、ＬＯＮチップ３１〜３７は、情報蓄積装置４１もしくは他のＬＯＮチップからの要求に応じて、バッファメモリ３０９に記憶されたネットワーク使用記録情報をＬＯＮ２１を介して情報蓄積装置４１に伝送して蓄積させる。 - 特許庁

When data transfer is instructed, data designated by the data transfer instruction are read from the global volume 54, converted by a data conversion part 66, written in a relay buffer area 62 of the relay volume 56, and transferred via the inter-casing path 18 by remote copying.例文帳に追加

データ転送が指示されると、グローバル用ボリューム５４からデータ転送指示で指定されたデータを読み出し、データ変換部６６で変換して中継ボリューム５６の中継バッファ領域６２に書込んでリモートコピーにより筐体間パス１８により転送する。 - 特許庁

A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups.例文帳に追加

データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。 - 特許庁

The receiver has at least one receiving component that receives the plurality of packets to generate a plurality of decoded signals, wherein the at least one receiving component is configured to receive one of the packets of encoded data from the transmitter to determine the level of transmission buffer.例文帳に追加

受信機は、複数のパケットを受信して複数の復号信号を生成する少なくとも１つの受信構成要素を有し、該少なくとも１つの受信構成要素が、送信機からの符号化データのパケットの１つを受信して送信バッファのレベルを求める。 - 特許庁

An information adding circuit 12 adds a server identification code A and receiving time B to data received from two server devices 10a, 10b and a comparator 13 compares the information added received data with received data previously stored in a comparing buffer 17 and informs a master processing part of the compared result.例文帳に追加

２台のサーバ装置１０ａ、１０ｂからの受信データに情報追加回路１２でサーバ識別コードＡと受信時刻Ｂを付加し比較回路１３で予め比較バッファ１７に格納されている受信データと比較して、上位処理への通知をする。 - 特許庁

Then, completion notification of output and read processing of a read data buffer of the block 2 and a request acceptance signal from the block 1 are supplied to a read data register block 3 and the read data is outputted toward the processing system at which the request is accepted.例文帳に追加

そしてブロック２の読み出しデータバッファの出力及び読み出し処理終了通知とブロック１から要求受付信号が読み出しデータレジスタブロック３に供給されて、要求の受け付けられた処理系に向けて読み出しデータが出力される。 - 特許庁

A CPU 74 constituting an image processing part 70 temporarily stores run-length data transmitted from an RIP 8, executes parallel movement processing, magnifying/reducing processing, and deformation processing in a run-length data state and then transmits the processed data to a buffer 90 in an exposure part 72.例文帳に追加

画像処理部７０を構成するＣＰＵ７４は、ＲＩＰ８から送信されたランレングスデータを一旦メモリメモリ８４に格納した後、ランレングスデータの状態で平行移動処理、拡大縮小処理、変形処理を行って露光部７２のバッファ９０に送信する。 - 特許庁