「buffer region」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.例文帳に追加

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁

After an AlN buffer layer 12 and a GaN layer 13 are grown sequentially on a sapphire substrate 11 by MOVPE, Si ions are implanted into an ion implantation region 14 centering the vicinity of interface between the sapphire substrate 11 and the growth layer.例文帳に追加

サファイア基板１１上にＡｌＮ緩衝層１２とＧａＮ層１３をＭＯＶＰＥ法により順次成長させた後、サファイア基板１１と成長層との界面付近を中心としたイオン注入領域１４にＳｉのイオン注入を行う。 - 特許庁

A sacrifice layer 103 is isotropically etched through a through-hole 104a with the use of, for instance, a diluted hydrofluoric acid solution, to form a space 131 exceeding the region of the through-hole 104a between an oscillator layer 104 and a GaAs buffer layer 102.例文帳に追加

例えば希弗酸溶液を用い、貫通孔１０４ａを介して犠牲層１０３を等方的にエッチングし、振動子層１０４とＧａＡｓバッファー層１０２との層間に、貫通孔１０４ａの領域を超える空間１３１を形成する。 - 特許庁

On a sapphire substrate 1, an undoped GaN buffer layer 2, n-type GaN layer 3, and p-type GaN layer 4 are formed in order, part of the region from the p-type GaN layer 4 to n-type GaN layer 3 is removed, and the n-type GaN layer 3 is exposed.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

A gate insulating film is formed over a gate electrode, and a microcrystalline semiconductor film which functions as a channel formation region is formed over the gate insulating film, and a buffer layer is formed over the microcrystalline semiconductor film, and a pair of source and drain regions are formed over the buffer layer, and a pair of the source and drain electrodes in contact with the source and drain regions are formed.例文帳に追加

ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 - 特許庁

The PDP is provided with a first and a second ring seals 47, 48 arranged in separation in a sealing region 18 of a first substrate 10, and a buffer space 90, located between the first ring seal 47 and the second ring seal 48; and the buffer space 90 is set so as its pressure to be lower than that of a space above a light-emitting area 19 surrounded by the first ring seal 47.例文帳に追加

ＰＤＰは、第一の基板１０の封止領域１８に第一、第二のリングシール４７、４８は離間して配置され、第一のリングシール４７と第二のリングシール４８の間にはバッファー空間９０が設けられており、そのバッファー空間９０は、第一のリングシール４７で取り囲む発光領域１９上の空間よりも圧力が低くなるようにされている。 - 特許庁

The CPU 21 drives heating of a thermal head 9 based on the dot pattern data stored in the print buffer region 27A to perform printing on a tape and drives a tape feed motor 30 synchronously through a drive circuit 31 thus performing tape feed control (S54).例文帳に追加

そして、ＣＰＵ２１は、印字バッファ領域２７Ａに格納されたドットパターンデータに基づいてサーマルヘッド９を発熱駆動してテープ上に印字すると共に、これと同期してテープ送りモータ３０を駆動回路３１を介して駆動してテープの送り制御を行う（Ｓ５４）。 - 特許庁

To provide a method for manufacturing an electronic component, in which an external electrode having a region in which a conductive resin of a second electrode layer (buffer layer) does not exist on a central part of the end face of an insulating material can be formed with proper productivity and at a low cost.例文帳に追加

絶縁性素体の端面中央部分に第２電極層（バッファ層）の導電性樹脂が存在しない領域を有した外部電極を、生産性良くかつ安価に形成することができる電子部品の製造方法および電子部品を提供する。 - 特許庁

The wiring group has a structure where connection is switched so that wiring on the starting end side of J-th (J is the integer satisfying K<J≤N) wiring position is routed to wiring of the terminating end side of (J-K)th wiring position in a wiring layer above an arrangement region of the buffer circuit.例文帳に追加

配線群は、バッファ回路の配置領域の上層の配線層において、第Ｊ（Ｊは、Ｋ＜Ｊ≦Ｎを満たす整数）の配線位置の始端側の配線が第Ｊ−Ｋの配線位置の終端側の配線に接続替えされて配線される構造を有する。 - 特許庁

The stress buffer part 37 has a first bent part 37a and a second bent part 37c that are acutely bent, and is installed in a region that becomes closer to the center side of the positive electrode can 11 than a positive electrode mixture 12 when attached to the positive electrode can 11.例文帳に追加

応力緩衝部３７は、鋭角的に屈曲する第１の屈曲部３７ａと第２の屈曲部３７ｂとを有し、正極缶１１への装着時に正極合剤１２よりも正極缶１１中心側となる領域に設けられている。 - 特許庁

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

In the first and second configurations, the reflective section is formed by using a portion corresponding to the auxiliary capacitor section formed at the bottom end of a pixel region and the buffer layer corresponding to the reflection section is formed to a stripe shape extending to one direction when viewed from the entire part of the substrate.例文帳に追加

上記第1及び第2構成で、上記反射部は画素領域の下端に構成された補助容量部に対応する部分を使用し、上記反射部に対応するバッファ層は基板の全体から見た時一方向に延びたストライプ形状に構成される。 - 特許庁

A VCSEL 20 is constituted by stacking a semiconductor layer, including an n-type buffer layer 104, an n-type lower DBR 106, an active region 108, a current constriction layer 110, a p-type upper DBR 112, and a p-type GaAs contact layer 114 on a substrate 102.例文帳に追加

ＶＣＳＥＬ２０は、基板１０２上に、ｎ型のバッファ層１０４、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型の上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層を積層する。 - 特許庁

A buffering pointer Wp and a data read pointer Rp are constantly separated with a region equivalent to data Dn of N tracks near a recording position of an optical disk, and data from a host are written onto a buffer memory 17 while the recorded data are held.例文帳に追加

バッファリングポインタＷｐとデータ読み出しのポインタＲｐとは、光ディスクの記録位置近傍におけるＮトラック分のデータＤｎに相当する領域分常に隔たっており、この記録済みデータを保持しながら、ホストからのデータをバッファメモリ１７上に書き込む。 - 特許庁

The print data (original data) developed in an image plotting area 32 (the printing/editing region) in a memory section 31 is read by each one line and is applied with mirror-inverting treatment to be supplied to a buffer 33 for mirror-inverting development as mirror-inverting edited data to be stored therein.例文帳に追加

記憶部３１の描画エリア（印刷編集領域）３２に展開された印刷データ（元データ）は、１ラインずつ読み出され、鏡反転処理が施された後、鏡反転編集後データとして鏡反転展開用バッファ３３に供給され、記憶される。 - 特許庁

At first, RGB data having a resolution rougher than a print resolution is prepared and the color image data in a region corresponding to the total height, in the subscanning direction, of a plurality of nozzles being used in color printing is stored in a buffer BF 12 for line selection processing.例文帳に追加

まず、印刷解像度よりも粗い解像度を有するＲＧＢデータを準備し、カラー印刷時に使用される複数のノズル全体の副走査方向の高さに相当する領域のカラー画像データを、ライン選択処理用バッファＢＦ１２に格納する。 - 特許庁

The electrooptical apparatus is provided with a power source wiring 601 having a buffer circuit 101b of an image signal supply circuit; and a first wiring part 601a, extended along the arrangement direction of a data line 6a, respectively on a peripheral region on a substrate 10.例文帳に追加

電気光学装置は、基板１０上の周辺領域において、画像信号供給回路のバッファ回路１０１ｂと、データ線６ａの配列方向に沿って延在する第１の配線部分６０１ａを夫々有する電源配線６０１とを備える。 - 特許庁

The frame region has a pad for external connection, an input buffer for buffering a digital signal to be externally input to the pad, and the digital/analog converter circuit for converting the digital signal externally input to the pad into an analog signal.例文帳に追加

額縁領域は、外部接続を行うためのパッドと、外部からパッドに入力されるデジタル信号をバッファリングするための入力バッファと、外部からパッドに入力されるデジタル信号をアナログ信号に変換するためのデジタル／アナログ変換回路とを有する。 - 特許庁

The navigation device includes a main control portion, and a buffer region of a ROM for storing character information representing the contents of "emergency information" or "caution warning information" which is contained in VICS information received by a beacon receiving/processing portion, and is displayed on a display portion as character information.例文帳に追加

ビーコン受信・処理部が受信したVICS情報に含まれ、表示部に文字情報で表示される「緊急情報」又は「注意警戒情報」の内容を表わす文字情報を記憶するＲＯＭのバッファ領域と、主制御部とが備えられている。 - 特許庁

Therefore, by recording in a ring buffer of a fixed length a program that meets user's preference but which the user is not viewing, the program is recorded for a fixed period of time so as to be available when the user wants to watch the program later and further, any video recording region is not wasted.例文帳に追加

そこで、ユーザの嗜好に合致し、かつユーザが視聴していない番組を固定長のリングバッファに記録することにより、一定期間番組を記録してユーザが後から見たいと思ったときに利用可能な上に、録画領域を無駄にすることがない。 - 特許庁

Then, the control part 101 composes imaging picture data photographed by the camera 102 and stored in a ring buffer region, and imaging data obtained in photographing by the camera 103, and makes a file of imaging data of a continuous Motion JPEG (Joint Photographic Experts Group).例文帳に追加

その後、制御部１０１は、リングバッファ領域に蓄積されているカメラ１０２が撮影した撮影画像データと、カメラ１０３による撮影で取得した撮影データとを合成し、１つの連続したＭｏｔｉｏｎＪＰＥＧの撮影データのファイルにする。 - 特許庁

In a semiconductor integrated circuit that has a monitor circuit for evaluation on a semiconductor substrate, the monitor circuit is arranged in an I/O control circuit region 2 of the I/O buffer circuit region of the semiconductor integrated circuit, and is equipped with a delay circuit, a launcher flip- flop circuit that is connected to the input and output stages of the delay circuit, and a capture flip-flop circuit.例文帳に追加

評価用のモニター回路を半導体基板上に備えた半導体集積回路において、モニター回路は、半導体集積回路の入出力バッファ回路領域の入出力コントロール回路領域２に配置されており、遅延回路と、遅延回路の入力段と出力段とにそれぞれ接続されたランチャーフリップフロップ回路およびキャプチャーフリップフロップ回路と、を有している。 - 特許庁

When transferring data received from one network to another in an on-vehicle gateway apparatus, a buffer means for storing the received data comprises a first storage region for storing the received data in an order corresponding to the priority of an identifier (ID) attached to the data, and a second storage region for storing the received data in the order of reception.例文帳に追加

車載ゲートウェイ装置において、一のネットワークから受信したデータを他のネットワークに転送する際に、該受信したデータを格納するバッファ手段は、受信したデータを、該データに付された識別子（ＩＤ）の優先度に応じた順序で格納する第１の記憶領域と、前記受信したデータを、受信した順序で格納する第２の記憶領域とから構成される。 - 特許庁

Since a margin of a current mirror circuit supplying a mirror current to the pull-up dummy buffer in the pentode region operation is high and the current mirror precision can be ensured even at a low output voltage, the impedance of the pull-up and pull-down output buffers matches the resistance of the externally mounted resistor with high precision.例文帳に追加

プルダウン用ダミーバッファ１３にミラー電流を流すカレントミラー回路の５極管領域動作のマージンは大きいため、出力電圧低下時にも電流ミラー精度を確保してプルアップ及びプルダウン用出力バッファのインピーダンスを精度良く前記抵抗値に合わせ込むことができる。 - 特許庁

The card control part 230 is composed of a buffer 231 which is a region for a temporary storage, a register group 232 having basic information on cards and a controller 233 which receives a command signal from the host device 100, and executes and controls processing such as reading, writing and copying of data in the SD memory card.例文帳に追加

カード制御部２３０は、一時記憶する領域となるバッファ２３１、カードの基本情報を持つレジスタ群２３２、及びホスト機器１００からのコマンド信号を受け、データの読み出し、書き込み、コピー等の処理をＳＤメモリカード内で実行・制御するコントローラ２３３から構成されている。 - 特許庁

Also, at the reproducing operation, information is read from the detected signal detected from the magneto-optical disk 1, a reproduced RF signal out of this is decode-processed by a decoder 6, and written in a buffer memory region of a non-volatile memory 8 such as MRAM or the like by a memory controller 9.例文帳に追加

さらに再生動作時には、光磁気ディスク１から検出された検出信号から情報が読み出され、この内の再生ＲＦ信号はデコーダ６で変調等のデコード処理が行われ、メモリコントローラ９によって、ＭＲＡＭ等の不揮発性メモリ８のバッファメモリ領域に書き込まれる。 - 特許庁

Wiring layers for supplying fixed potentials are formed at the parts other than the inner circuit region 2 and the buffer regions 4a to 4d, for example, four corner parts 5a to 5d of the semiconductor chip 1, and contacts 6a to 6d for connecting the wiring layers with the semiconductor substrate are formed at the four corners.例文帳に追加

この内部回路領域２及びバッファ領域４ａ〜４ｄ以外の部分、例えば、半導体チップ１の４つの隅の部分５ａ〜５ｄに固定電位を供給する配線層を形成し、この配線層と半導体基板との間を接続するコンタクト６ａ〜６ｄを設ける。 - 特許庁

An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁

The data storage area includes a partition area to which buffer areas respectively corresponding to prescribed fixed data lengths are allocated in accordance with an allocation request and a region area to which segment areas corresponding to data lengths to be stored are allocated in accordance with the allocation request.例文帳に追加

データ記憶領域は、割当要求に従って、所定の固定データ長にそれぞれが対応するバッファ領域が割当られるパーティション領域と、割当要求に従って、格納されるべきデータ長に応じたセグメント領域が割当てられるリージョン領域とを含んでいる。 - 特許庁

A search window buffer 104 updates only a region not overlapping the motion search range of the block to be processed currently, when updating the pixel data of the motion search range to a previous block that has already been held by the processing of the previous block in the current frame.例文帳に追加

サーチウィンドウバッファ１０４は、現フレーム内における直前ブロックの処理により既に保持されている、該直前ブロックに対する動き探索範囲の画素データを更新する際に、現処理対象ブロックの動き探索範囲と重複しない領域についてのみ、更新を行う。 - 特許庁

Every time of arithmetic processing, pixels of the image data before processing are inputted to a storage region at a right end of each corresponding buffer one by one from each corresponding line, and pixels are read out from positions, of the buffers, determined in accordance with a positional relationship between the pixel of interest and the reference pixel thereof.例文帳に追加

１度の演算処理につき、処理前画像データにおける該当各ラインから１画素ずつ、それぞれが対応するバッファの右端の記憶領域に入力し、各バッファの、注目画素とその参照画素間の位置関係に応じて決められた各位置から画素を読み出して出力する。 - 特許庁

Data read out from an audio CD 4a at high speed are stored into a recording region 20 exclusive to buffer of a hard disk 5a via a main memory 3 (paths 1 and 2), and readout at an audio reproduction rate for audio reproduction (path 3), and high-speed readout for ripping (path 4) are performed.例文帳に追加

オーディオＣＤ４ａから高速に読み出されたデータは、主記憶用メモリ３を介して、ハードディスク５ａのバッファ専用記録領域２０に記憶され（パス１，２）、オーディオ再生のためのオーディオ再生レートでの読出し（パス３）とリッピングのための高速読出し（パス４）とが行なわれる。 - 特許庁

The first contact point 21, which is the contact point of the inside surface 140 fronted on the duct 15 in the buffer layer 16 and the laminating surface 111, is arranged to the region 3 between the mutual extension lines of a pair of the vertically provided surfaces 141 in the cross section crossing the axial direction of the gas sensor element 1 at a right angle.例文帳に追加

ガスセンサ素子１の軸方向に直交する断面において、緩衝層１６におけるダクト１５に面する内側面１４０と積層面１１１との接点である第一接点２１は、一対の立設面１４１の延長線同士の間の領域３に配置されている。 - 特許庁

The organic photoelectric converter includes at least a pair of electrodes 12, 16, a photoelectric conversion region (layer) 15 containing at least an electron donative organic substance and an electron receptive organic substance, and a buffer layer 14 interposed between the photoelectric conversion region and at least one of the pair of the electrodes and made of at least one type of inorganic substance.例文帳に追加

本発明の有機光電変換素子は、少なくとも１対の電極１２，１６と、前記電極間に、配置され、少なくとも電子供与性有機材料と電子受容性有機材料とを含む光電変換領域（層）１５と、前記光電変換領域と前記１対の電極の少なくとも一方との間に介在せしめられた少なくとも１種類の無機物からなるバッファ層１４とを有する。 - 特許庁

Thereby, when a vane 52 rotates on the inner circumferential surface N2 to pass through a second exhaust port E2, although pump oil is also drained off by the vane 52, a region S1 functions as a buffer part which stores the pump oil and buffers a shock when the pump oil comes into contact with an oil film between the first curved surface part C1 and the rotor 42.例文帳に追加

これによって、ベーン５２が内周面Ｎ２上を回転し、第２の排気ポートＥ２を通過する際、ベーン５２によってポンプ油も掻き出されるが、領域Ｓ１がポンプ油を収容する緩衝部として機能し、ポンプ油が第１の曲面部Ｃ１とロータ４２との間の油膜に接触する衝撃をやわらげる。 - 特許庁

An absorber 41 for absorbing an elastic wave is arranged over the impedance adjustment section 3 and an end portion of the buffer region 2 on the impedance adjustment section 3 so as not to generate an elastic wave in the impedance adjustment section 3 and not to inhibit generation of an elastic wave in the filter body 1.例文帳に追加

そして、インピーダンス調整部３において弾性波が発生しないように、且つフィルタ本体１における弾性波の発生を阻害しないように、インピーダンス調整部３の上方側と、当該インピーダンス調整部３側における緩衝領域２の端部と、に弾性波を吸収するための吸収体４１を配置する。 - 特許庁

To produce a solid buffer simply and at a low cost which can maintain water in a tank such as a septic tank or treatment facilities and final effluent in a neutralization region (pH 6-8), also does not require apparatuses, has simple handling, enables its performance to be held for a long period of time, and does not collapse even if immersed in water.例文帳に追加

浄化槽若しくは処理施設等の槽内水及び放流水を中和域（ｐＨ６〜８）に維持することができ、且つ、機器類が不要で、取り扱いが簡便で、その性能を長期間保持することができ、水に浸漬しても崩壊しない固形緩衝剤を簡便に低コストで製造する。 - 特許庁

In this manufacturing method, when nitride treatment is performed to a tunnel insulating film 61 of a nonvolatile storage element Qm, in a semiconductor device in which the nonvolatile storage element Qm and a P-channel MISFET Qp are mounted on the same substrate, a forming region of a gate insulating film 63 of the P-channel MISFET Qp is covered in advance with a thick buffer silicon oxide film.例文帳に追加

不揮発性記憶素子Ｑｍ及びpチャネルMISFETＱｐを同一基板上に搭載した半導体装置の製造方法において、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１に窒化処理を施す際に、pチャネルMISFETＱｐのゲート絶縁膜６３の形成領域を厚い膜厚のバッファシリコン酸化膜で被覆しておく。 - 特許庁

By analyzing RTL (S2), extracting High Fanout Net (S3), and inserting a buffer for clock tree performed at the time of layout into RTL for the Net (S4), room for improvement in layout is left when performing logical synthesis, and the optimum layout can be performed by taking cell arrangement and wiring region into account by layout tool.例文帳に追加

ＲＴＬを解析し（ｓ２）、High Fanout Netを抽出し（ｓ３）、そのNetに対し、レイアウト時に行うクロックツリーのためのバッファをＲＴＬ中へ挿入する（ｓ４）ことにより、論理合成時にレイアウトでの改善の余地が残り、レイアウトツールでセル配置、配線領域を考慮した最適なレイアウトを行うことができる。 - 特許庁

To set the direction of transistors in an interface cell to be the same as that of transistors in a core logic circuit region even if the interface cell, such as, an I/O buffer is arranged on one of the left side, the right side, the upper side and lower side of an LSI chip, in a semiconductor device of LSI and the like.例文帳に追加

ＬＳＩ等の半導体装置において、Ｉ／Ｏバッファ等のインターフェースセルを、ＬＳＩチップの左辺側、右辺側、上辺側、および下辺側のいずれの側に配置しても、インターフェースセル内のトランジスタの方向と、コアとなる論理回路領域内のトランジスタの方向とが、同じ方向になるようにする。 - 特許庁

Mixture of wide-region buffer liquid employing a sample and amphoteric electrolyte is introduced into all channels including one micro flow channel for separation without a sample introduction system produced on a substrate and a plurality of parallel micro flow channels for separation crossing it, and two-dimensional electrophoresis is performed.例文帳に追加

基板上に作製した試料導入系を持たない１本の分離用微細流路およびこれと交差する複数本並列の分離用微細流路からなる全流路に試料と両性電解質を使った広領域緩衝液の混合液を導入して連続操作の2次元電気泳動を行う。 - 特許庁

On a sapphire substrate 1, a GaN buffer layer 2, an n-type GaN contact layer 3, an MWQ active layer 4, and a p-type GaN contact layer 5 are stacked in order, and a partial region is mesa-etched from the p-type GaN contact layer 5 halfway to the n-type GaN contact layer 3 to form an (n) electrode 7.例文帳に追加

サファイア基板１上に、ＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ＭＱＷ活性層４、ｐ型ＧａＮコンタクト層５が順次積層されており、ｐ型ＧａＮコンタクト層５からｎ型ＧａＮコンタクト層３の途中まで一部領域がメサエッチングされて、ｎ電極７が形成されている。 - 特許庁

A hybridization buffer with a label receptor or a label ligand labeled by a label substance added and without containing a Denhardt's solution or a Salmon Sperm DNA is forcibly made to flow so as to cross the adsorptive region to specifically join the label receptor or the label ligand to the ligand or the receptor.例文帳に追加

標識物質により標識された標識レセプタまたは標識リガンドが添加された、デンハーツソリューションとサーモンスパームＤＮＡを含まないハイブリダイゼーションバッファを、吸着性領域を横切るように強制的に流動させて標識レセプタまたは標識リガンドをリガンドまたはレセプタに特異的に結合させる。 - 特許庁

In the light modulator, a window 6 where a buffer layer 4 is removed is disposed on one phase shift optical waveguide 3a; and a phase adjusting section 7 comprising a substance having a lower refractive index than that of a substance constituting the optical waveguide 3 is disposed in at least a partial region on the phase shift optical waveguide 3a in the window 6.例文帳に追加

一方の位相シフト光導波路３ａ上において、バッファ層４を除去した窓部６が配置され、光導波路３を形成する物質よりも屈折率の低い物質からなる位相調整部７が、窓部６における位相シフト光導波路３ａ上の少なくとも一部の領域に配置されている。 - 特許庁

When drawing graphics on a frame buffer 22 on which picture data of the background is developed, the half tone between the color of a first pixel of a portion of the background contacting the outline of the graphic and the color of a second pixel of the outline portion of the graphic contacting the first pixel is calculated and stored in a halftone storing region 25.例文帳に追加

背景の画像データが展開されたフレームバッファ２２上に図形を描画するとき、図形の輪郭に接する背景の部分の第１のピクセルの色と、この第１のピクセルに接する図形の輪郭部分の第２のピクセルの色との中間色を計算して中間色保持領域２５に保持する。 - 特許庁