「buffer region」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The support 2 and the buffer 3 are laid out on the fuel assembly 100, while a region for accepting a fuel handling tool 10 for conveying the fuel assembly 100 is secured.例文帳に追加

この支持体２および緩衝体３は、燃料集合体１００を搬送するための燃料取扱工具１０を受け入れる領域を確保しつつ燃料集合体１００に配置される。 - 特許庁

When data of a sequence number prior to that of first data of subsequent application data after transmission of the subsequent application data is started, data is read from the temporary buffer region of the data storage part.例文帳に追加

次のアプリケーションデータの送信が開始された後に、次のアプリケーションデータの最初のデータより前のシーケンス番号のデータを送信するときは、データ記憶部の一時バッファ領域からデータを読み出す。 - 特許庁

A light emission functional semiconductor region 3 including a gallium nitride semiconductor layer is provided on a silicon semiconductor substrate 1 with conductivity of doped impurities via an Si doped AIN buffer layer 2.例文帳に追加

不純物ドープの導電性を有するシリコン半導体基板１の上にＳｉドープＡｌＮバッファ層２を介して窒化ガリウム系半導体層を含む発光機能半導体領域３を設ける。 - 特許庁

This method also includes a step in which a buffer layer 108 to alleviate the impact applied to the printing layer when the opening is formed is locally provided in the periphery of the opening formation region in contact with the printing layer.例文帳に追加

開口部を設ける際に印刷層に加わる衝撃を緩和する緩衝層１０８を、開口部形成領域の周囲に印刷層に接して局所的に設ける工程を有する。 - 特許庁

The potential of a pixel electrode (electrode connected to a TFT) of a liquid crystal cell in a dummy pixel region is input voltage VCOM_ OUT of an analog buffer 71 of a common voltage adjusting circuit 63.例文帳に追加

ダミー画素領域の液晶セルの画素電極（ＴＦＴに接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧ＶＣＯＭ＿ＯＵＴとなっている。 - 特許庁

To provide a means for changing the degree of buffer within the prescribed region of the face of a golf club head and to provide the golf club head which has such means and provides an excellent touch.例文帳に追加

ゴルフクラブヘッドのフェースの所定領域内において緩衝の程度を変化させる手段を提供し、そのような手段を備える優れた感触を奏するゴルフクラブヘッドを提供することを目的とする。 - 特許庁

The CPU 6 searches a person in the still image data stored in the buffer memory 3 by utilizing an image processing program or the like in the memory 4 and extracts a region including the person if any.例文帳に追加

ＣＰＵ６は、メモリ４内の画像処理プログラム等を利用して、バッファメモリ３にある静止画像データ内の人物を探索し、人物が含まれている場合は人物を含む領域を抽出する。 - 特許庁

An n-InP buffer layer 2, a GRIN-SCH-MQW active layer 3 and a p-InP spacer layer 4 are formed sequentially on an n-InP substrate 1 wherein the upper region of the n-InP buffer layer 2, the GRIN-SCH-MQW active layer 3 and the p-InP spacer layer 4 have a mesa stripe structure.例文帳に追加

ｎ−ＩｎＰ基板１上に順次ｎ−ＩｎＰバッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４が積層され、ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４はメサストライプ状の構造となっている。 - 特許庁

CPU for controlling putting-out sets a putting-out suspension state for prize balls and rental balls if there is a full-tank state reporting command in a definite command buffer region, and at the same time, sets a ball shooting preventing state.例文帳に追加

払出制御用ＣＰＵは、確定コマンドバッファ領域中に満タン状態通知コマンドがあれば、賞球および貸し球について払出停止状態に設定するとともに、球発射禁止状態に設定する。 - 特許庁

In the ECU, a DMA controller transfers the receive data in the message box to a prepared sectioned RAM storage region (a receiving queue 26, a receiving buffer 27) based on the identifier.例文帳に追加

そして、ＥＣＵにおいて、ＤＭＡコントローラが、メッセージボックス内の受信データを、その識別子に基づいて予め区分されたＲＡＭの格納領域（受信キュー２６，受信バッファ２７）に転送するように構成した。 - 特許庁

A speed control unit 13 detects opposite communication speed information from the opposite Ethernet line inserted into the predetermined region of the multiplexed frames, and outputs a reading control signal to the buffer unit.例文帳に追加

速度制御部１３は多重フレームの予め定められた領域に挿入された対向イーサネット回線からの対向通信速度情報を検出し、バッファ部に対して読出し制御信号を出力する。 - 特許庁

To provide: a semiconductor wafer allowing a compound semiconductor layer to be thickly formed on a substrate, and capable of reducing parasitic capacitance generated in a buffer region; a semiconductor element; and a method of manufacturing the same.例文帳に追加

基板上に化合物半導体層を厚く形成することができ、バッファ領域内に生じる寄生容量を低減することができる半導体ウェーハ、半導体素子、及びその製造方法を提供する。 - 特許庁

A plurality of texture images of a three-dimensional object to be displayed as seen from all directions are respectively stored in texture addresses in accordance with a predetermined rule in a texture region of a frame buffer 202.例文帳に追加

また、フレームバッファ２０２のテクスチャ領域には、表示しようとする立体形状のオブジェクトを全方位から眺めた複数のテクスチャ画像が、それぞれ所定の規則に従ったテクスチャアドレスに格納されている。 - 特許庁

Trenches of a block isolation region 22 are formed to reach a semiinsulating buffer layer 12 arranged lower than the active layer 14 thus forming unit blocks isolated electrically while having a plurality of LEDs, respectively.例文帳に追加

そして、活性層１４より下層に配置された半絶縁性のバッファ層１２まで達するブロック分離領域２２の溝を形成して、個々に複数のＬＥＤを有して電気的に分離した単位ブロックを形成する。 - 特許庁

In the method of manufacturing the semiconductor substrate 41, semiconductor layers are epitaxially grown on only an SOI element forming region 13 in a silicon substrate 11 on condition that a silicon buffer layer 18 and a silicon germanium layer 15 can grow.例文帳に追加

半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。 - 特許庁

A p-InP blocking layer 8 and an n-InP blocking layer 9 are laminated adjacently to the upper region of the buffer layer 2, the active layer 3 and the spacer layer 4.例文帳に追加

ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４に隣接してｐ−ＩｎＰブロッキング層８、ｎ−ＩｎＰブロッキング層９が積層される。 - 特許庁

When recording the recording data stored temporarily in the buffer memory 25 on a magnetic disk 5 by ZLW (zero latency write), the number of sectors whose recording is completed is counted with a counter WBCTR in a nZLW region, and the number of sectors whose recording is completed is counted with a counter WBCTRZ in a ZLW region.例文帳に追加

バッファメモリ２５に一時記憶された記録データをＺＬＷ（ZeroLatency Write）により磁気ディスク５に記録する際に、ｎＺＬＷ領域で記録が完了したセクタ数をカウンタＷＢＣＴＲによりカウントするとともに、ＺＬＷ領域で記録が完了したセクタ数をカウンタＷＢＣＴＲＺによってカウントする。 - 特許庁

A p^+-type base region 108, n^+-type emitter region 109, a gate insulating film 110, a gate electrode film 111, an interlayer insulating film 112, p^+-type collector layer 113, and an emitter electrode film 114, are formed on an implanted substrate 102 on which n^--type drift layer 106 and n^+-type buffer layer 107 are formed.例文帳に追加

Ｎ^−型ドリフト層１０６及びＮ^＋型バッファ層１０７を形成した注入基板１０２に、Ｐ^＋型ベース領域１０８及びＮ^＋型エミッタ領域１０９、ゲート絶縁膜１１０、ゲート電極膜１１１、層間絶縁膜１１２、Ｐ^＋型コレクタ層１１３、エミッタ電極膜１１４を形成する。 - 特許庁

The semiconductor substrate 10 has a single crystal silicon substrate 11, a dislocation layer 12 formed in a surface region excluding the outermost surface of the single crystal silicon substrate 11, a buffer layer 13 formed on the outermost surface of the single crystal silicon substrate 11, and a gallium nitride layer 14 formed on the surface of the buffer layer 13.例文帳に追加

半導体基板１０は、単結晶シリコン基板１１と、前記単結晶シリコン基板１１の最表面を除く表層領域に形成された転位層１２と、前記単結晶シリコン基板１１の前記最表面に形成されたバッファ層１３と、前記バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。 - 特許庁

When the offset value is not larger than the shaper value, a second search step finds free space in a buffer from a storage region which is separate from the storage area where the immediately preceding cell is stored, by a distance equivalent to a deduction of the offset value from the shaper value.例文帳に追加

第２検索ステップは、オフセット値がシェイパー値を超えていない場合は、シェイパー値からオフセット値を差し引いた分だけ直前のセルが格納された格納領域から離れた格納領域からバッファの空き領域を検索する。 - 特許庁

A first separator 18 constituting the power-generating unit 12 has an oxidizer gas flow channel 50 to which an oxidizer gas outlet communicating hole 30b is made to communicate with a lower end region of the oxidizer gas flow channel 50 through an outlet buffer 54.例文帳に追加

発電ユニット１２を構成する第１セパレータ１８は、酸化剤ガス流路５０を設けるとともに、前記酸化剤ガス流路５０の下端部位に出口バッファ部５４を介して酸化剤ガス出口連通孔３０ｂが連通する。 - 特許庁

A functional block 102, where a clock buffer operated synchronously by the maximum frequency clock is arranged, in the plurality of functional blocks 104, is arranged diagonally to the pads 107', 112' at the corner in the internal circuit region 103.例文帳に追加

複数の機能ブロック１０４のうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロック１０２は、内部回路領域内１０３の角部にパッド１０７’、１１２’と対角をなして配置されている。 - 特許庁

As for a plurality of blocks constituting a region to be analyzed, out of data corresponding to every other block in the array, data other than data having been stored in the buffer memory 2 and used in the next operations are read.例文帳に追加

解析対象となる領域を構成する複数のブロックについてその配列の１つおきのブロックに対応するデータのうち、バッファメモリ２に既に記憶されており次の回の演算において用いるデータ以外のデータを読み込む。 - 特許庁

The image display device has a display region 100 comprising a plurality of pixels 1 and serial data and instructions inputted from signal lines s1 and s2 are inputted to a buffer circuit 10 through an interface circuit 14 and the DA converting circuit 11.例文帳に追加

複数の画素１からなる表示領域１００を有し、信号線ｓ１，ｓ２から入力されるシリアルデータ及び命令がインターフェース回路１４及びＤＡ変換回路１１を介して、バッファ回路１０に入力される。 - 特許庁

The p^--type leakage stopper region 112 is formed so as to be in contact with both of an insulating film 102 and the collector electrode film 201, and is further Schottky-joined to the collector electrode film 101 together with the n^+-type buffer layer 103.例文帳に追加

Ｐ^−型リークストッパ領域１１２は、絶縁膜１０２とコレクタ電極膜２０１との双方に接するように形成され、さらに、Ｎ^＋型バッファ層１０３と共にコレクタ電極膜１０１に対してショットキー接合されている。 - 特許庁

The reactor 1 includes a resin portion (internal resin portion 30) having a region interposed between the coil 10 and the inner core part 22, and a buffer member 70 interposed between the resin part and inner core part 22 without covering the connection core part 24.例文帳に追加

このリアクトル1は、コイル10と内側コア部22との間に介在される領域を有する樹脂部（内側樹脂部30）と、樹脂部と内側コア部22との間に介在され、かつ連結コア部24は覆わない緩衝部材70とを備える。 - 特許庁

The p-type well layer 4 and the n-type diffusion layer 20 have nonoverlapping diffusion regions and the n-type buffer layer 7 has a region touching the n-type active layer 3 directly between the p-type well layer 4 and the n-type diffusion layer 20.例文帳に追加

ｐ型ウエル層４とｎ型拡散層２０とは互いの拡散領域が重ならず、ｐ型ウエル層４とｎ型拡散層２０との間で、ｎ型バッファ層７がｎ^- 型活性層３に直接接触する領域を有する。 - 特許庁

The coordinates of each apex of a transparent polygon forming the transparent object are projected and converted on a screen to determine which region the transparent polygon corresponds to in coordinate systems defined in the frame buffer and in the generated background texture.例文帳に追加

一方、透明物体を構成する透明ポリゴンの各頂点の座標をスクリーン上に投影変換し、当該透明ポリゴンがフレームバッファおよび生成した背景テクスチャに定義した座標系におけるどこに対応するかを判定する。 - 特許庁

The buffer layer is provided between the source electrode layer and the drain electrode layer, and the semiconductor layer forming the channel formation region, and is provided particularly for relaxing the electric field in the vicinity of a drain edge and improving the withstanding voltage of the transistor.例文帳に追加

バッファ層は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。 - 特許庁

Thereby, the lifetime value from interface of the first semiconductor layer 1 and a second semiconductor layer 2 to a cathode side end of a region, in which the net doping concentration of the broad buffer structure in the first semiconductor layer becomes maximum, becomes generally uniform.例文帳に追加

これによって、第１半導体層１と第２半導体層２との界面から、第１半導体層内のブロードバッファ構造のネットドーピング濃度が極大となる領域のカソード側の端部までのライフタイム値が概ね一様となる。 - 特許庁

The intrinsic gettering performance of an IGBT 1 is inspected by measuring the current amplification rate (HFE) of an PNP transistor 30 formed of a channel region 12, a drift layer 11, a buffer layer 17 and a collector layer 18.例文帳に追加

ＩＧＢＴ１のイントリンシックゲッタリング能力の検査は、チャネル領域１２、ドリフト層１１、バッファ層１７及びコレクタ層１８により形成されたＰＮＰトランジスタ３０の電流増幅率（ＨＦＥ）を測定することにより行う。 - 特許庁

A multiplexing/demultiplexing unit 14 multiplexes frame data read from each of buffer units to generate multiplexed frames, and further inserts communication speed information of the Ethernet line to be output from the MAC-PHY unit into a predetermined data region.例文帳に追加

多重分離部１４は各バッファ部から読み出されたフレームデータを多重して多重フレームを生成し、さらにＭＡＣ-ＰＨＹ部から出力されるイーサネット回線の通信速度情報を予め定められたデータ領域に挿入する。 - 特許庁

The disc storage device stores the write data stored in the data buffer 14 in a saving region provided in a storage disc 19 in response to reception of the power save command, executes the power save command, and reports a response to the host.例文帳に追加

ディスク記憶装置は、パワーセーブコマンドを受信したことに応じて、データバッファ（１４）内の格納されたライトデータを、記憶ディスク（１９）に設けられた退避領域に格納し、パワーセーブコマンドを実行して、ホストに応答を報告する。 - 特許庁

In the manufacturing method, there are formed successively on a substrate 11, a buffer layer 12, a channel layer 13, a spacer layer 14, a barrier layer 15, a well layer 16, a barrier layer 17, a floating region 18, a gate barrier layer 19, a cap layer 20, and a gate electrode 21.例文帳に追加

基板１１の上にバッファ層１２、チャネル層１３、スペーサ層１４、障壁層１５、井戸層１６、障壁層１７、浮遊領域１８、ゲート障壁層１９、キャップ層２０およびゲート電極２１を順次形成する。 - 特許庁

When the difference is level or more, the data of the field in which write-in is not completed may be started to read out, inversely, memory capacity of the buffer memory can be reduced by a region in which the data is not yet written of the field to be read out.例文帳に追加

前記差分が一定以上有れば、書き込み未完フィールドのデータを読み出し開始しても何ら支障なく、逆に、読み出し対象フィールドのデータ書き残し領域の分だけ、バッファメモリの記憶容量を小さくできる。 - 特許庁

The buffer member 10 is disposed from one end 3c to the other end 3d of the opposed region of the inner periphery 2a" of the casing 2 with respect to the axial direction on the outer periphery 3b" of the outer race 3b of the first rolling bearing 3.例文帳に追加

緩衝部材１０は、第１転がり軸受３の外輪３ｂの外周３ｂ″におけるケーシング２の内周２ａ″との対向領域の、軸方向に関する一端３ｃから他端３ｄにまでわたって配置されている。 - 特許庁

At least a surface region 2 includes a crystal growth substrate 3 made of an aluminum-containing group-III nitride semiconductor, a single metal layer 4 formed on the surface region 2 and made of crystallized Zr or Hf, and an initial growth layer 5 formed on the single metal layer 4 and formed by at least one buffer layer made of Al_xGa_1-xN (0≤x≤1).例文帳に追加

少なくとも表面部分２がAlを含むIII族窒化物半導体からなる結晶成長基板３と、前記表面部分２上に形成され、結晶化されたZrまたはHfからなる単一金属層４と、前記単一金属層４上に形成され、Al_xGa_1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層５と、を具える。 - 特許庁

In a channel layer 103 made of SiGe containing C, a Ge composition is linearly changed from 0 to 50% from the end section of a silicon buffer layer side 102 toward that of the side of a silicon cap layer 104, and C is selectively contained by 0.5% in a region with 40 to 50% Ge composition, namely, a region where the Ge composition exceeds 30%.例文帳に追加

Ｃを含むＳｉＧｅからなるチャネル層１０３において、Ｇｅ組成は、シリコンバッファ層側１０２の端部からシリコンキャップ層１０４側の端部に向かって０％から５０％に直線的に変化し、ＣはＧｅ組成が４０％から５０％の領域（つまり３０％を越える領域）に選択的に０．５％含有されている。 - 特許庁

The thin-film transistors of the output buffers 4B and 5B each have a sandwich structure being composed of a top gate electrode overlapping the top side of a channel region with an insulating film interposed and a reverse gate electrode overlapping the reverse side of the channel region with another insulating film interposed, the buffer capability being secured while the device area is reduced.例文帳に追加

出力バッファ４Ｂ，５Ｂの薄膜トランジスタは、チャネル領域となる半導体薄膜と、絶縁膜を介してチャネル領域の表側に重なる表ゲート電極と、別の絶縁膜を介してチャネル領域の裏側に重なる裏ゲート電極とからなるサンドイッチ構造を有し、デバイス面積を縮小しつつバッファ能力を確保する。 - 特許庁

An image extracting/compositing means 41 reads out image data representing the first picture and the second picture from a buffer memory 33, detecting a region of object's movement reflected on the first and second pictures by taking the difference of these two image data, and extracts a region of movement from the first and second pictures.例文帳に追加

画像抽出・合成手段４１は、バッファメモリ３３から第１の画像および第２の画像を表す画像データを読み出し、２つの画像データの差分をとることにより、第１の画像および第２の画像に映し出された被写体の動きのある領域を検出し、第１の画像および第２の画像から動きのある領域を抽出する。 - 特許庁

A texture transfer processing part 34 reads out precedently from a map buffer 10, texture data corresponding to a three-dimensional object arranged along a traveling route set by a route search, and writes in a texture region 64 in a VRAM 60.例文帳に追加

テクスチャ転送処理部３４は、経路探索によって設定された走行経路に沿って配置された三次元オブジェクトに対応するテクスチャデータを先行して地図バッファ１０から読み出してＶＲＡＭ６０内のテクスチャ領域６４に書き込む。 - 特許庁

When the VICS information received by the beacon receiving/processing portion contains "emergency information" or "caution warning information" (step S13), the main control portion compares the received "emergency information" or "caution warning information" with contents stored in the buffer region (step S15).例文帳に追加

ビーコン受信・処理部が受信したVICS情報に「緊急情報」又は「注意警戒情報」が含まれる場合に（ステップＳ１３）、受信した「緊急情報」又は「注意警戒情報」をバッファ領域の記憶内容と主制御部が比較する（ステップＳ１５）。 - 特許庁

The IGBT having a buffer layer is constructed so that a small-carriers concentration in forward conduction is higher than an impurity concentration in the region unaffected by an electric field when a break-down voltage is applied forward.例文帳に追加

また、バッファ層を有するＩＧＢＴにおいて、順方向にブレークダウン電圧が印加されたときに電界がかからない領域では、順方向導電時の少数キャリア濃度が当該領域の不純物濃度よりも高くなる構成とする。 - 特許庁

The semiconductor integrated circuit device is provided in which a buffer ring cell formed between the microcell and an input/output circuit close thereto is connected to signal wiring extended over a region where the microcell is formed.例文帳に追加

本発明による半導体集積回路装置は、マクロセルが形成されている領域上を通過するように伸長している信号配線に、当該マクロセルとこれに近接する入出力回路との間に形成されたバッファリングセルが接続されている。 - 特許庁

By the lattice relaxation of the first conductivity type buffer layer 15, stress due to the difference of lattice constant between a material of the gallium nitride-based semiconductor layer 21a and a material of the principal plane 13a of the semiconductor region 13 is not applied on the active layer 17.例文帳に追加

第１導電型バッファ層１５の格子緩和により、窒化ガリウム系半導体層２１ａの材料と半導体領域１３の主面１３ａの材料との格子定数差に起因する応力が、活性層１７に加わることがない。 - 特許庁