bufferを含む例文一覧と使い方
該当件数 : 23848件
The pressure-welding structure has a first metal electrode plate, a first thermal buffer plate, semiconductor chip, second thermal buffer plate, and a second metal electrode plate; and a part of the second metal electrode plate which is not in contact with the second thermal buffer plate exists.例文帳に追加
第1の金属電極板、第1の熱緩衝板、半導体チップ、第2の熱緩衝板、第2の金属電極板による圧接構造を有し、第2の金属電極板には、第2の熱緩衝板に接しない部位が存在する。 - 特許庁
When the data volume to be stored in the buffer 8 is increased and an overflow inclination is generated, quick reproduction or reading from the buffer 8 is skipped for a short period and the data volume to be stored in the buffer 8 is reduced to solve the overflow inclination.例文帳に追加
また、バッファ8で蓄積データ量が増加し、オーバーフローの傾向になると、短い期間、速見再生またはバッファ8での読み出しをスキップし、バッファ8での蓄積データ量を減少させてオーバーフロー傾向を解消する。 - 特許庁
While carrying out recording by the ZLW through transfer from the buffer memory 25 to the read/write head 110, the transfer of the recording data from the host device 100 to the buffer memory 25 is carried out according to the available size of the buffer memory 25.例文帳に追加
また、バッファメモリ25から記録再生ヘッド110への転送を行ってZLWにより記録を行う間に、バッファメモリ25の空きサイズに応じて、ホスト装置100からバッファメモリ25への記録データの転送を行う。 - 特許庁
To realize a reduced cost and a processor miniaturization by suppressing increase in the capacity of a buffer memory, and to realize high-speed processing by removing the data transferring work of a CPU from a receiving buffer memory to a transmitting buffer memory.例文帳に追加
バッファメモリの増大を抑制してコストダウン、装置の小型化を図ることができると共に、CPUによる受信用バッファメモリから送信用バッファメモリへのデータの移し変え作業を無くして処理の高速化を実現すること。 - 特許庁
When the pattern matching is detected, the analyzing part does not store at least a portion of the first division data in the first analysis buffer, and when the end of the first loop is detected, the analyzing part outputs the content of the first analysis buffer to a trace buffer.例文帳に追加
同部は、パターン一致を検出すると、第1の区間データの少なくとも一部を第1の解析バッファに格納せず、第1ループの終了を検出すると、第1の解析バッファの内容をトレースバッファに出力する。 - 特許庁
A buffer management part 19 manages the number of buffer acquisition waiting and, when dirty data are data of the RAID 4/the RAID 5/the RAID 6 and the number of buffer acquisition waiting is not equal to or smaller than a prescribed number N, a write-back schedule part 42 does not write back the dirty data.例文帳に追加
バッファ管理部19がバッファの獲得待ち数を管理し、ダーティーデータがRAID4/RAID5/RAID6のデータであり、バッファの獲得待ち数が所定の数N以下でない場合に、ライトバックスケジュール部42が、ダーティーデータをライトバックしないようにする。 - 特許庁
To provide a data buffer management system where the management control is easy and effective use of a buffer is realized in an input and output controller for controlling data transfer between a main storage device and plural input and output channels through a data buffer.例文帳に追加
主記憶装置と複数の入出力チャネルとの間のデータ転送をデータバッファを介して制御する入出力制御装置において、管理制御が簡単でかつ有効利用を可能としたデータバッファ管理方式を得る。 - 特許庁
The processing of reading original image data from the original buffer areas 10a and the processing of reading the transposed partial image data from the first transposition buffer areas 10b and the second transposition buffer areas 10c and outputting the data are carried out simultaneously.例文帳に追加
元バッファ領域10aから元の画像データを読み出して出力する処理と、第1転置バッファ領域10b,第2転置バッファ領域10cから転置部分画像データを読み出して出力する処理とを同時に行う。 - 特許庁
To provide a semiconductor device which contains an I/O buffer or an output buffer which can control a switching speed of a buffer transistor to be an appropriate value even when process conditions and/or temperatures, etc., change.例文帳に追加
プロセス条件及び/又は温度等が変化した場合にも、バッファ用トランジスタのスイッチング速度を適正値に制御することができる入出力バッファ又は出力バッファを含む半導体装置を提供することを課題とする。 - 特許庁
Schmitt buffer circuits 2 and 3 having a hysteresis characteristic are provided at an input side and an output side, an integration circuit 4 is inserted between the Schmitt buffer circuits and connected directly to the Schmitt buffer circuits to configure the input circuit 1 of the integrated semiconductor circuit.例文帳に追加
入力側と出力側にヒステリシス特性を有するシュミットバッファ回路2、3を備え、該シュミットバッファ回路間に積分回路4を挿入して直結し、半導体集積回路の入力回路1を構成する。 - 特許庁
The system and method for dynamically reassigning buffer space takes buffer space from unused virtual lanes and reassigns the unused buffer space to used virtual lanes when changes occur to an IO configuration.例文帳に追加
本発明のバッファ・スペースを動的に再割当てするシステムおよび方法は、例えば、I/O構成に対して変化が生じたとき、未使用の仮想レーンからバッファ・スペースを取り出し、その未使用のバッファ・スペースを、使用された仮想レーンに再割当てする。 - 特許庁
In the case that an original size is long, the front image data is not stored in the image buffer 261 (A) but transmitted to a controller 300, and the rear image data is stored in the image buffer (A) 261 and in the image buffer (B) 263.例文帳に追加
原稿サイズが長尺である場合は、表面の画像データを画像バッファ261(A)に記憶させずにコントローラ300に送信するとともに、裏面の画像データを画像バッファ(A)261及び画像バッファ(B)263に記憶する。 - 特許庁
A piping system 65 is provided on the elimination units 43 and 44 to change from a circuit to suck low-temperature atmosphere in the buffer chambers 22 and 29 into a circuit to suck atmosphere of a buffer chamber 26 heated to be higher than the atmosphere in the buffer chambers 22 and 29.例文帳に追加
これらの除去ユニット43,44がバッファ室22,29の低温雰囲気を吸引する回路から、このバッファ室22,29の雰囲気より高温に加熱したバッファ室26の雰囲気を吸引する回路に切換可能の配管系65を設ける。 - 特許庁
The feeding place of a gaseous starting material charged inside the first buffer chamber 50 is switched to the second buffer chambers 56a and 56b or the third buffer chamber 60 by purge gas introduced into block points 80a, 80b, 82a, 82b, 84a and 84b.例文帳に追加
第1のバッファ室50に入った原料ガスは、ブロックポイント80a,80b、82a,82b、84a,84bに導入されるパージガスにより、供給先が第2のバッファ室56a,56b又は第3のバッファ室60へ切り替えられる。 - 特許庁
A network interface controller includes logic (36) for initiating transmission of the frame when the threshold determination indicates that a majority of the frame is resident in the transmit buffer, and prior to transfer of all of the data of the frame buffer (34) into the transmit buffer.例文帳に追加
スレッショールド判定は、フレームの大部分が伝送バッファに残っていることを示すとき、及び伝送バッファヘフレーム(34)の全データを転送する前に、ネットワーク・インタフェース・コントローラはフレームの伝送を開始するためのロジック(36)を有している。 - 特許庁
The digital photograph frame includes a frame body, a leg section, a microprocessor, output and input interfaces, an external connection memory device, a multiplexer, a first buffer unit, a second buffer unit, a third buffer unit, a first display panel, a second display panel, and a control panel.例文帳に追加
フレーム本体、脚部、マイクロプロセッサ、出力及び入力インターフェース、外部接続記憶デバイス、マルチプレクサ、第1のバッファユニット、第2のバッファユニット、第3のバッファユニット、第1のディスプレイパネル、第2のディスプレイパネル、及び制御パネルを含む。 - 特許庁
In a method and buffer device 100 for data stream transformation, a buffer memory 1 is configured into addressable locations for writing an input data stream therein, a label memory 2 is used for storing write and read label positions, and a buffer controller 3 is connected to the buffer memory 1 and the label memory 2.例文帳に追加
データストリーム変換のための方法及びバッファ装置100において、バッファメモリ1には入力データストリームを書き込むためのアドレス指定可能位置が構成され、ラベルメモリ2は書き込みラベル位置及び読み取りラベル位置を記憶するために使用され、バッファコントローラ3はバッファメモリ1とラベルメモリ2とに接続される。 - 特許庁
As a structure capable of controlling the potential of the buffer layer 2 made of an n-GaN layer, the semiconductor element employs a structure in which a source electrode 6 is buried in an epitaxial layer (channel layer 3 and electron supplying layer 4) formed on the buffer layer 3 and is extended to the depth reaching the buffer layer 2 so as to be in ohmic contact with the buffer layer 2.例文帳に追加
n-GaN層から成るバッファ層2の電位を制御できる構造として、ソース電極6が、バッファ層2とオーミック接触するように、バッファ層3上に形成されるエピタキシャル層(チャネル層3と電子供給層4)に埋め込まれてバッファ層2に達する深さまで延びている構成が採られている。 - 特許庁
In the moving picture encoder, a control section calculates an occupied amount of a video buffer and an audio buffer in a moving picture decoder and controls a multiplexer section so as to decrease the occupied amount of encoded audio data in an audio buffer more than the memory size of the audio buffer by the number of frames of the encoded audio data.例文帳に追加
動画像符号化装置の制御部で動画像復号化装置における映像バッファ及び音声バッファの占有量を演算し、符号化音声データの音声バッファにおける占有量が前記音声バッファのメモリサイズより符号化音声データのフレーム分低くなるように多重部を制御する。 - 特許庁
Gas with a set pressure is preliminarily stored in a buffer tank 41 of the gas buffer system 40 and, when the vacuum tank 11 held to a high vacuum state and the buffer tank 41 are connected, the gas in the buffer tank 41 flows in the vacuum tank 11 by pressure difference to raise the pressure in the vacuum tank 11 in a short time.例文帳に追加
予め、ガス緩衝系40のバッファタンク41には設定圧力のガスが溜めてあり、高真空状態にされた真空槽11とバッファタンク41とを接続すると、圧力差によりバッファタンク41のガスが真空槽11に流れ込み、真空槽11内の圧力が短時間で上昇する。 - 特許庁
A priority control circuit 6 controls the maximum value of the buffer 4 of each priority of the table 3, and when the residual buffer quantity of the buffer 4 allocated for high priority data is completely used up, the high priority data discard is reduced by allocating the residual buffer quantity for low priority data.例文帳に追加
優先度制御回路6により、管理情報テーブル3の各優先度のキューバッファ4の最大値の制御を行い、高優先度データ用に割り当てられたキューバッファ4の残バッファ量が無くなった場合、低優先度データ用の残バッファ量を割り当てることで、高優先度のデータ破棄を低減させる。 - 特許庁
The transmitter side device selects a data buffer 21 of the receiver side device according to the table 13, gets a busy state to a corresponding buffer item in the table and sets a buffer identifier to designate to which entry of the data buffer 21 provided for the receiver side device a frame sent by the transmitter side device is to be stored to the frame sent to the receiver side device.例文帳に追加
送信側装置は、該テーブルにより受信側装置のデータバッファの選択を行い、該テーブルの該当するバッファを使用中にするとともに、受信側装置に送信するフレーム内に、当該フレームを受信側装置が具備するデータバッファのどのエントリを格納すべきかを指定するバッファ識別子を設定する。 - 特許庁
A buffer sufficient amount measuring part 5 measures a sufficient amount B(t) of sound data held by a sound buffer 2, a buffer sufficient amount predicting part 6 predicts an expected value Be(t) of a sound data amount held by the buffer 2, and a subtracter 7 finds an error Δe between the sufficient amount B(t) and the expected value Be(t).例文帳に追加
バッファ充足量測定部5は音声バッファ2により保持されている音声データの充足量B(t)を測定し、バッファ充足量予測部6は音声バッファ2により保持される音声データ量の期待値Be(t)を予測し、減算器7は充足量B(t)と期待値Be(t)の誤差Δeを求める。 - 特許庁
When the number of memory requests stored in a passing buffer 1 for a load is 4 or smaller (word 04-Vbit 104 becomes "1") and the number of memory requests stored in a passing buffer 2 for store is 4 or smaller (word 04-Vbit 204 becomes "1"), a buffer priority control section 41 gives a common passing buffer 3 the issue priority of a request.例文帳に追加
ロード用追い越しバッファ1に格納されるメモリリクエストの数が4以下となり(ワード04-Vビット104が“1”となり)、且つストア用追い越しバッファ2に格納されるメモリリクエストの数が4以下となると(ワード04-Vビット204が“1”となると)、バッファ優先制御部41は、共有追い越しバッファ3にリクエストの発行優先権を与える。 - 特許庁
A plurality of the output buffer elements and a plurality of the input buffer elements are disposed so that the total length of wiring among the buffer elements, output ports, input ports and input buffer elements is substantially the same over a first macro-block and a second macro-block.例文帳に追加
第1のマクロブロック及び第2のマクロブロック間に亘り、複数の出力バッファ素子、複数の出力ポート、複数の入力ポート、及び複数の入力バッファ素子間の配線の合計の長さが、相互に実質的に等しくなるように、複数の出力バッファ素子及び複数の入力バッファ素子を配置する。 - 特許庁
The communication controller for performing communication control by using a buffer for communication has a control means for switching the use of the buffer for communication between full duplex communication and half duplex communication, and a clock control means for performing clock control of the buffer for communication in accordance with the use of the buffer for communication.例文帳に追加
通信用バッファを使用して通信制御を行う通信制御装置であって、通信用バッファの使用を全2重通信と半2重通信とに切り替える制御手段と、通信用バッファの使用に応じて前記通信用バッファのクロック制御を行うクロック制御手段と、を有することを特徴とする。 - 特許庁
In addition, the flash memory device further includes control means for mapping an address of the flash memory from a host so as to divide structure of the buffer memory into the main region and the spare region and for controlling the flash memory and the buffer memory so as to store data of the buffer memory into the flash memory or so as to store data of the flash memory into the buffer memory.例文帳に追加
また、フラッシュメモリ装置は、バッファメモリの構造がメイン領域とスペア領域とに分離されるように、ホストから印加されたアドレスをマッピングし、そしてバッファメモリのデータがフラッシュメモリに貯蔵されるように又はフラッシュメモリのデータがバッファメモリに貯蔵されるようにフラッシュメモリとバッファメモリとを制御する手段を含む。 - 特許庁
A buffer memory/combining processing control section 5-23 controls the switching section and the buffer memory and performs control so as not to combine the reception data of a process number protruded out of the IR buffer, to fixedly key the process number protruded out of the IR buffer and to combine only the reception data in which CRC errors are detected.例文帳に追加
バッファメモリ・合成処理制御部5−23は、スイッチ部及びバッファメモリを制御し、IRバッファからはみ出すプロセス番号の受信データは合成しない、或いはIRバッファサイズからはみ出すプロセス番号を決め打ちせず、CRC誤りを検出した受信データのみを合成するよう制御する。 - 特許庁
A buffer solution supply system 43 is provided which supplies a buffer solution to the pit 5 and in which a buffer solution pump 47 for delivering the buffer solution is installed and connected electrically to the pH detector 21 through a pH control unit 23 and a pump control unit 51.例文帳に追加
水循環系3にpH検出器21を設け、ピット5へ緩衝液を供給する液供給系43を設け、液供給系43において緩衝液を送液する緩衝液ポンプ47とpH検出器21との間はpH制御ユニット23とポンプ制御ユニット51を介して電気的に接続する。 - 特許庁
The memory device further includes a control circuit which controls so that the output of the buffer memory is input to at least one of the buffer memory and the driver through the data selection circuit or neither of the buffer memory nor the driver through the data selection circuit, in response to the selection of inputting to the buffer memory by the data selection circuit.例文帳に追加
さらに、データ選択回路によるバッファメモリへ入力の選択に対応して、バッファメモリの出力は、データ選択回路を介した該バッファメモリ及びドライバの少なくとも一方の入力として、または、データ選択回路を介した該バッファメモリ及びドライバのいずれにも入力しないように制御する制御回路を有する。 - 特許庁
Free areas 31 and 32 are respectively provided in buffer memories 23 and 24 and when a NEWLEN marker code added to the last of one image is separately stored in a different buffer 23 or 24, the separated NEWLEN marker code is copied in the free area 31 or 32 of the other buffer 24 or 23, and thereafter, the readout of the image data from the buffer 24 or 23 is started.例文帳に追加
バッファメモリ23,24のそれぞれに空き領域31,32を設け、1画像の最後に付加されたNEWLENマーカーコードが、画像データとは異なるバッファに分離して蓄積されてしまった場合、その分離されたNEWLENマーカーコードを一方のバッファ(23,24)の空き領域(31,32)にコピーし、しかる後に、そのバッファからの画像データの読み出しを開始する。 - 特許庁
The movable buffer includes a buffer device 1 temporarily storing materials 101, a moving device 2 arranged in the buffer device 1 and moving the buffer device, and a movement control device 3 controlling the moving device 2 to move to a predetermined location, and travels by itself to be arranged to any of respective processes 20a-20c of a warehouse and a manufacturing line.例文帳に追加
資材101を一時的に保管するバッファ装置1と、バッファ装置1に設けられ、バッファ装置を移動させる移動装置2と、移動装置2に対して、所定の個所まで移動させる制御をする移動制御装置3とを備え、自走して倉庫及び製造ラインの各工程20a〜20cのいずれかに配置される。 - 特許庁
A server-side transmission device 3 is provided with a transmission buffer 30 and a retransmission control means 31, and a client-side transmission device 4 is provided with a reception buffer 40, a retransmission control means 41, and a buffer read control means 42 which transmits a data packet in the reception buffer 40 to a user terminal 2 after the passage of a designated wait time.例文帳に追加
サーバ側伝送装置3は、送信バッファ30と、再送制御手段31とを有し、クライアント側伝送装置4は、受信バッファ40と、再送制御手段41と、指定された待機時間経過後から受信バッファ40のデータパケットをユーザ端末2ヘ送信するバッファ読出制御手段42とを有する。 - 特許庁
The codec processing section 30 which performs codec processing by using a plurality of codec processors, acquires the buffer list based on the list information included in the codec request, performs the data transfer processing by pipeline processing based on the acquired buffer list, and reads data before codec processing from the buffer or writes data after the codec processing to the buffer.例文帳に追加
複数のコーデックプロセッサを用いてコーデック処理を行うコーデック処理部30は、コーデック要求に含まれたリスト情報に基づきバッファリストを取得して、該バッファリストに基づきパイプライン処理でデータ転送処理を行い、バッファからコーデック処理前のデータの読み出しやバッファへコーデック処理後のデータの書き込みを行う。 - 特許庁
When the counter 42 is reset, an error block detector 44 detects that the data stored in the buffer 41 is false if the flag indicates errors, a multiplexer 45 selects outputs from the buffer 41 or from a frame buffer 46 to output to the buffer 46 responding to results of the detector 44.例文帳に追加
エラーブロックデテクタ44は、データ量カウンタ42がリセットされると、エラーフラグがエラーを示していればバッファ41が記憶しているデータが誤りであると判断し、マルチプレクサ45は、エラーブロックデテクタ44の結果に応じてバッファ41の出力またはフレームバッファ46の出力を選択してフレームバッファ46に出力する。 - 特許庁
The CAN module includes a message buffer 3 capable of buffering a message to be transmitted and a plurality of received messages, a ring buffer 6 capable of storing history information indicating a position in the message buffer 3 where update is performed by as much as a designated number of times, and a message handling section 2 which manages messages in the message buffer 3.例文帳に追加
CANモジュールは、送信するメッセージ及び受信したメッセージを複数バッファ可能なメッセージバッファ3と、メッセージバッファ3上の更新が行われたバッファの位置を示す履歴情報を所定回数分格納可能なリングバッファ6と、メッセージバッファ3上のメッセージの管理を行うメッセージハンドリング部2とを備える。 - 特許庁
An input buffer controller 20221 determines the volume of data occupied by a data buffer section 20222 and, based on the determination results, read out of image data being transferred to an RAM from the data buffer section 20222 is switched between a main buffer and a subbuffer while limiting writing in the subbuffer.例文帳に追加
入力バッファコントローラ20221がデータバッファ部20222のデータ占有量を判定し、該データ占有量判定結果に基づいて、データバッファ部20222に格納されたRAMに転送すべき画像データの読み出しをメインバッファ又はサブバッファで切り替えるとともにサブバッファへの書き込みを制限する構成を特徴とする。 - 特許庁
An ATM function section 22 includes a transmission path termination function section 21; an S/P conversion section 35 for performing serial communication; a cell buffer 37 wherein an ATM switch stores an ATM cell; and a cell monitor section 38 for monitoring the ATM cell in the cell buffer to output a 'buffer ENP' signal when no ATM cell is resident in the cell buffer.例文帳に追加
ATM機能部22は、伝送路終端機能部21とシリアル通信を行うS/P変換部35と、ATMスイッチがATMセルを格納するセルバッファと37、セルバッファ内のATMセルを監視しATMセルの滞留がない場合に「バッファENP」信号を出力するセル監視部38を含む。 - 特許庁
The controller 104 monitors the transmission buffer, and clears specified coded data in the transmission buffer 103 after intra-coding by the coder as required, thus efficiently clearing the coded data residing in the transmission buffer 103 by a simple logic to solve the coding delay or buffer overflow of the coded data.例文帳に追加
制御部104により、送信バッファを監視し、必要に応じて符号化部にてイントラ符号化を行った後に、送信バッファ部103の所定の符号化データをクリア処理できるので、送信バッファ内に溜まった符号化データを簡単なロジックで効率的にクリア処理でき、符号化データの復号遅延やバッファ溢れを解消できる。 - 特許庁
A buffer failure predicting part 201 calculates whether buffer failure occurs and outputs a switching signal S of an encoding mode on the basis of the calculation when all of "the remaining macroblock" is encoded with a minimum encoding amount from a real buffer occupied amount RBO inputted from a real buffer occupied amount calculating part 108.例文帳に追加
バッファ破綻予測部201は、実バッファ占有量算出部108から入力した実バッファ占有量RBOから、「残りのマクロブロック」の全てを最小の符号量で符号化した場合、バッファ破綻が生じるか否かを算出し、それに基づいて符号化モードの切替信号Sを出力する。 - 特許庁
A format conversion processing part 3 is provided with a first input buffer 10 for storing input data ID: an output buffer 14 for storing output data OD; a conversion processing part 12 connected between the first input buffer 10 and the output buffer 14; and a register 13 which can be referred by the conversion processing part 12.例文帳に追加
フォーマット変換処理部3は、入力データIDを格納可能な第1入力バッファ10と、出力データODを格納可能な出力バッファ14と、第1入力バッファ10と出力バッファ14との間に接続された変換処理部12と、変換処理部12が参照可能なレジスタ13とを備える。 - 特許庁
When the compression processing is not performed, transfer of the image data of the copy buffer 2 or copy buffer 3 to a VRAM 23 is requested to the driver function 15, and when the compression processing is performed, transfer of the compressed image data of the compression buffer 4 or compression buffer 5 is requested to the driver function 15.例文帳に追加
そして、前記圧縮処理されなかった場合は、コピーバッファ2又はコピーバッファ3の画像データをVRAM23へ転送することをドライバ機能15に要求し、前記圧縮処理された場合は圧縮バッファ4又は圧縮バッファ5の圧縮画像データを圧縮バッファ21へ転送することをドライバ機能15に要求する。 - 特許庁
The buffer server 20 independently accumulates, upon receipt of data transferred respectively from the disk server 30, the disk server 40, and the disk server 50, the data received from the disk server 30 to the buffer 21, the data received from the disk server 40 to the buffer 22, and the data received from the disk server 50 to the buffer 23 respectively.例文帳に追加
そして、バッファサーバ20は、ディスクサーバ30、ディスクサーバ40およびディスクサーバ50から転送されてきたデータをそれぞれ受け付けると、ディスクサーバ30から受け付けたデータをバッファ21に、ディスクサーバ40から受け付けたデータをバッファ22に、ディスクサーバ50から受け付けたデータをバッファ23にそれぞれ個別に蓄積する。 - 特許庁
The first inlet buffer section 52 has a first dedicated buffer region 52a contiguous to an oxidant gas inlet interconnection hole 30a and distributes the oxidant gas while regulating distribution of fuel gas on the second inlet buffer section 60 side, and a common buffer region 52b contiguous to a first oxidant gas passage 50.例文帳に追加
第1入口バッファ部52は、酸化剤ガス入口連通孔30aに隣接して酸化剤ガスを流通させるとともに、第2入口バッファ部60側で燃料ガスの流通を規制する第1専用バッファ領域52aと、第1酸化剤ガス流路50に近接する共通バッファ領域52bとを有する。 - 特許庁
An I/O (master) unit 10 directly writes data in a buffer RAM (buffer RAM (B)) 33 without using a control (CPU) unit 20, which data is only displayed on a display screen without any special change among data which are stored in the buffer RAM (buffer RAM (B)) being shared between the controller 100 and the display device.例文帳に追加
制御装置100と表示装置との間で共有しているバッファRAM(バッファRAM(B))33に格納されるデータのうち、特に変更を伴わない表示画面に表示するだけのデータを制御(CPU)ユニット20を介さずにI/O(マスタ)ユニット10が直接バッファRAM(バッファRAM(B))33に書き込む。 - 特許庁
In the damper of a piano, in which a sound volume of string struck time is lowered, by striking a hammer head through the buffer member, by moving a muffler rail with the buffer member up and down, the buffer member is made a single scale buffer member in which each single scale striking is performed for independent action for each hammer head.例文帳に追加
緩衝部材を備えたマフラーレールを上下動させることにより、ハンマーヘッドを、該緩衝部材を介して打弦して打弦時の音量を減少させ得るピアノの弱音装置において、該緩衝部材は単音階ずつ打弦するハンマーヘッド個々に独立作用する単音階緩衝部材を有して成ることを特徴とする。 - 特許庁
The alarm code storage device for storing alarm codes corresponding to alarms, in the order of occurrence in the buffers at the occurrence of alarms has the buffer A(1) for storing alarm codes deleted from the buffer when there is no alarm factor, and the buffer B(2) for storing alarm codes not deleted from the buffer even if there is no alarm factor.例文帳に追加
アラームが発生した際に、アラームに対応するアラームコードを発生順にバッファに格納するアラームコード格納装置において、アラーム要因が無くなるとバッファから削除されるアラームコードを格納するバッファA(1)と、アラーム要因が無くなってもバッファから削除されないアラームコードを格納するバッファB(1)を持つものである。 - 特許庁
Further, it monitors the spare capacity of a reception buffer of a receiving part, avoids an overrun problem the reception buffer by changing the priority of a DMA request, and avoids an underrun problem of the reception buffer by controlling data stored in the reception buffer in a packet unit about DMA request start timing.例文帳に追加
さらに受信部の受信バッファの空き容量を監視し、DMA要求の優先度を変更することで、受信バッファのオーバーラン問題を回避し、DMA要求開始タイミングを、受信バッファに格納済みのデータをパケット単位で制御することで、受信バッファのアンダーラン問題を回避することを特徴とするものである。 - 特許庁
There are provided the thin film transistor including: a primary buffer layer formed of an amorphous silicon film located on a substrate; a secondary buffer layer located on the primary buffer layer; a semiconductor layer located on the secondary buffer layer; and a gate electrode located on the semiconductor layer, and the method of manufacturing the thin film transistor.例文帳に追加
基板上に設けられた非晶質シリコン膜で形成された第1バッファ層と、前記第1バッファ層上に設けられた第2バッファ層と、前記第2バッファ層上に設けられた半導体層と、前記半導体層上に設けられたゲート電極と、を含む薄膜トランジスタとその製造方法を提供する。 - 特許庁
A first N-channel MOS (metal oxide semiconductor) transistor 20 of a first buffer circuit and a second P-channel MOS transistor 41 of a second buffer circuit are added to an output circuit provided with a first control circuit 50, a level conversion circuit 11, the first buffer circuit 20, the second buffer circuit 40, and an over-voltage protection circuit 70.例文帳に追加
第1の制御回路部50と,レベル変換回路11と,第1のバッファ回路20,第2のバッファ回路40,過電圧保護回路70とを備えた出力回路において,第1のバッファ回路の第1のNチャネル型MOSトランジスタ22,および第2のバッファ回路の第2のPチャネル型MOSトランジスタ41を付加した。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|