「clock value」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The rate of change of a voltage value of the drive signal COM per unit time is made variable by making the frequency of the clock signal CLK2 variable in accordance with the deformation rate of the pressure generation element per unit time.例文帳に追加

本発明は、クロック信号ＣＬＫ２の周波数を圧力発生素子の単位時間当たりの変形率に応じて可変させることにより、駆動信号ＣＯＭの単位時間当たりの電圧値の変化率を可変にしている。 - 特許庁

Service hubs are in place every several hundred meters with around-the-clock services, and people can get as many as goods they want—such a “convenience” is the value added convenience store business model of Japan as described above.例文帳に追加

このようなサービスのハブが、24 時間営業で数百メートルおきに存在し、かつそこでは欲しい商品が欲しい量だけ手に入るという「便利さ」、これを付加価値とするのが先述の通り、我が国のコンビニ・ビジネスモデルである。 - 経済産業省

Afterwards, the frequencies of an original clock signal PCLKA from a first oscillator 310 are compared with the frequencies of an original clock signal PCLKB from a second oscillator 320 in a prescribed interval, and the count value of an addition/subtraction counter 360 is added/subtracted according to the compared result, and the added/subtracted count value is re-fetched in the data register 340.例文帳に追加

初期設定で、ＣＰＵ４００から分周器３３０の分周比データをデータレジスタ３４０に取込むことにより分周器３３０からクロック信号を出力し、その後、第１発振器３１０からの原クロック信号ＰＣＬＫＡの周波数と第２発振器３２０からの原クロック信号ＰＣＬＫＢの周波数とを所定間隔で比較して、この高低に応じて加算／減算計数器３６０のカウント値を加減算させ、この加減算させたカウント値をデータレジスタ３４０に取込み直す。 - 特許庁

This power saving control method in the incorporated system defines hardware resources to be used in each application belonging to the incorporated system, defines weighted values to be a reference value of a clock frequency required to operate the hardware resources in each of the hardware resources, and sets a clock frequency of the incorporated system on the basis of the largest weighted value among the weighted values of the hardware resources used by the active application.例文帳に追加

本発明に係る組み込みシステムにおける省電力制御方法は、組み込みシステムの有するアプリケーション毎に使用するハードウェア資源を定義すると共に、前記ハードウェア資源の動作に必要なクロック周波数の参照値となる重み付け値を前記ハードウェア資源毎に定義し、起動中の前記アプリケーションが使用する前記ハードウェア資源の前記重み付け値のうち、もっとも大きい前記重み付け値に基づいて組み込みシステムのクロック周波数を設定するものである。 - 特許庁

This circuit includes a data transmitting section including many fuses to receive an input of data and transmit it, a count reset section generating a reset signal to set the data transmitted from the data transmitting section as an initial count value, and a count section setting the data as an initial count value by the reset signal and counts successively from the initial count value set in accordance with a clock signal.例文帳に追加

データの入力を受けて伝達するために、多数のヒューズを含むデータ伝送部と、前記データ伝送部から伝達される前記データを初期カウント値として設定するようにするため、リセット信号を生成するカウントリセット部と、前記リセット信号によって前記データを初期カウント値として設定し、クロック信号に応じて設定された初期カウント値からカウントを順次行うカウント部とを含む。 - 特許庁

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁

A method of operating a display device comprising an internal clock for use with 3D glasses having left and right shutters comprises: detecting a 3D synchronization signal for the display device corresponding to a display frame; and determining an actual time value for the clock of the display device if the 3D synchronization signal for the display device is detected.例文帳に追加

左シャッタおよび右シャッタを有する３Ｄ眼鏡と共に用いられる内部クロックを含む表示装置を作動させる方法に、表示フレームに対応する前記表示装置用の３Ｄ同期信号を検出するステップと、前記表示装置用の前記３Ｄ同期信号が検出された場合、前記表示装置の前記クロックの実際の時間値を決定するステップと、を含ませる。 - 特許庁

A variable dispersion compensation control method which varies a dispersion compensation value by controlling a variable part of a variable dispersion compensator and which compensates a dispersion characteristic of an optical transmission line gets an optical signal received from the optical transmission line, extracts a clock component from the optical signal, and stops the control of the variable dispersion compensator when the clock component is not extracted.例文帳に追加

可変分散補償器の可動部分を制御して分散補償値を可変し、光伝送路の分散特性を補償する可変分散補償制御方法において、前記光伝送路から受信した光信号を供給されて、前記光信号からクロック成分を抽出し、前記クロック成分が抽出されないときに前記可変分散補償器の制御を停止する。 - 特許庁

A frequency control device 1 is provided with an observation means 3 for observing the operating state of a control object 2 operating on the basis of a variably controlled frequency, a frequency determination means for determining a clock frequency in accordance with the operating state, and a frequency limiting means 5 for limiting the range or value of the clock frequency determined by the frequency determination means 4.例文帳に追加

周波数制御装置１において、可変制御される周波数に基いて動作する制御対象２の稼動状態を観測する観測手段３と、稼動状態に応じてクロック周波数を決定する周波数決定手段４と、周波数決定手段４により決定されるクロック周波数について、その範囲又は値を制限する周波数制限手段５を設ける。 - 特許庁

A plurality of different test condition data A-N are successively outputted from a test controller 1, the output number of the test condition data is counted by a counter circuit 3, and the data writing clock outputted from the test controller 1 according to the counted value is distributed by a clock distributing circuit 4 to write corresponding test condition data in analog and digital characteristic measuring circuits 61-6n, respectively.例文帳に追加

テストコントローラ１から順次複数の異なる試験条件データ「Ａ」〜「Ｎ」を出力し、カウンタ回路３にて試験条件データの出力数を計数し、その計数値に応じてテストコントローラ１から出力されるデータ書込クロックをクロック分配回路４によって分配して、各アナログ・ディジタル特性測定回路６１〜６ｎに夫々対応する試験条件データを書き込ませる。 - 特許庁

In the clock oscillator for semiconductor devices of a type that compares a reference voltage with first and second voltages shifting gradually generated in accordance with a preset RC delay value and generates a reference clock by inverting a logic circuit based on a result of the comparison, a reference voltage generation part is provided for changing the reference voltage in proportion with a change in the power supply voltage.例文帳に追加

基準電圧と予め設定されたＲＣ遅延値に応じて生成される徐々に遷移する第一及び第二の電圧とを比較し、その比較結果に基づいて論理回路を反転させることにより基準クロックを生成するタイプの半導体装置用クロック発信器において、前記基準電圧を電源電圧の変化に比例して変化させる基準電圧生成部を設ける。 - 特許庁

A phase error detection unit 4 determines a difference between terms of an output word clock LRCKo and an input word clock LRCKi using an LRCK term counter 41 and a 256 subtracter 42, the difference is cumulatively added by a cumulative addition unit 43, a comparison unit 414 performs comparison on whether the cumulatively added value exceeds one term of LRCKo and if it exceeds one term, a phase delay/progress signal is outputted.例文帳に追加

位相差検出部４は、出力ワードクロックＬＲＣＫｏと入力ワードクロックＬＲＣＫｉの周期の差をＬＲＣＫ周期カウンタ４１と２５６減算器４２により求めて累積加算部４３で累積加算し、その累積加算値がＬＲＣＫｏの１周期分を超えたかどうかを比較部４１４で比較し、１周期分を超えると位相遅れ／進み信号を出力する。 - 特許庁

The DSP is equipped with a start address register where a value is set and a comparing circuit which compares the start address register with an output address for outputting digital voice data; when those values match each other, the clock of the DSP is turned on and then even when the processor is applied to a different voice compression system or equipment, the power consumption can be reduced by optimum clock control through a simple circuit.例文帳に追加

ＤＳＰが値をセットする起動アドレスレジスタと、この起動アドレスレジスタとデジタル音声データを出力する出力アドレスを比較する比較回路を備え、これらの値が一致したときにＤＳＰのクロックをオンすることで、これまでと異なる音声圧縮方式や機器に対応する場合でも、簡単な回路で最適なクロック制御による消費電力の削減が可能である。 - 特許庁

From the time point of the start of rotation, when a lapse of time counted by a clock unit 115 reaches a predetermined time, a motor controller 110 decides whether the rotational speed detected by a rotational speed detector 114 is slower than a predetermined value.例文帳に追加

回転を開始した時点から時計部１１５が計時している経過時間が所定時間に達した場合、モータ制御部１１０は、回転速度検出部１１４が検出している回転速度が所定値よりも遅いか否かを判定する。 - 特許庁

A clock control unit 11 is provided for outputting the control signal according to the count value of the fast slot counter 20 and the slow slot counter 21, while making the fast slot counter 20 and the slow slot counter 21 continue to count.例文帳に追加

高速スロットカウンタ２０のカウント値と低速スロットカウンタ２１のカウント値とにより、前記制御信号を出力すると共に、高速スロットカウンタ２０と低速スロットカウンタ２１との間にてカウント値を継続してカウントさせるクロック制御部１１を設ける。 - 特許庁

A performance control board 80 defines timekeeping values of present date/hour by a real-time clock as standard values based on an input of a date/hour standard value command from a connector 801, or an existing constitution to be input with a performance control command.例文帳に追加

演出制御基板８０において、演出制御コマンドが入力される既存の構成であるコネクタ８０１から日時標準値コマンドを入力させることに基づいて、リアルタイムクロックによる現在日時の計時値を標準値に設定する。 - 特許庁

To provide a liquid crystal driving device capable of correcting image signals correspondingly to an S-shaped characteristic of a liquid crystal and also simplifying the constitution, by changing over clock frequencies (speed) according to a pulse count value in PWM (pulse width modulating) control.例文帳に追加

ＰＷＭ制御におけるパルスカウント値に応じてクロックの周波数（速度）を切り替えることにより、画像信号を液晶のＳ字状特性に対応して補正するとともに、構成を簡素化することができる液晶ドライバ装置を提供する。 - 特許庁

A representative path timing calculation section 105 uses the a(n) and the Ave (|a(n)|2) to output the representative path timing value such as power weight of a path to control the spread code generator 108 via a loop filter 106 and a clock control section 107.例文帳に追加

代表パスタイミング算出部１０５は、ａ（ｎ）及びＡｖｅ（｜ａ（ｎ）｜^２）により、パスの電力重心等の代表パスタイミング値を出力し、ループフィルタ１０６及びクロック制御部１０７を介して、拡散符号発生器１０８の制御が行われる。 - 特許庁

After cumulative addition is performed m+n-1 times according to the clock signal CLK, the lower m+m-1 bits of the cumulative addition value in the data latch circuit 14 is held in a data latch circuit 16, and outputted as a multiplication result Z of two's complement display.例文帳に追加

クロック信号ＣＬＫに従ってｍ＋ｎ−１回の累積加算を行った後、データラッチ回路１４の累積加算値の下位ｍ＋ｎ−１ビットがデータラッチ回路１６に保持され、２の補数表示の乗算結果Ｚとして出力される。 - 特許庁

The computation processing unit 9 computes an angular error θerr of the roller 1 based on a desired count value C(0) stored in a control data memory 8 and the ratio ω0/fc of a desired angular velocity ω0 to a frequency fc of the clock pulse.例文帳に追加

演算処理部９は送られたカウント値Ｃ（ｎ）と、制御データ記憶部８に記憶した目標カウント値Ｃ（０）と目標角速度ω０とクロックパルスの周波数ｆｃの比ω０／ｆｃによりローラ１の角度偏差θerrを算出する。 - 特許庁

Succeedingly a chain search arithmetic circuit 3 receives the calculation results successively output from the error position polynomial-numerical polynomial arithmetic circuits 2a, 2b, 2c without interruption, and carries out the arithmetic operation by n/P clock, and obtains an error position and an error numerical value.例文帳に追加

続くチェンサーチ演算回路３は誤り位置多項式・数値多項式演算回路２ａ，２ｂ，２ｃが次々に出力する演算結果を途切れることなく受け取ってｎ／Ｐクロックで演算を行なって、誤り位置および誤り数値を求める。 - 特許庁

A transfer rate mode determination part 440 determines the ratio of the measured effective transfer rate to a specified transfer clock frequency in each candidate transfer rate mode, and determines a maximum efficiency transfer rate mode deemed most efficient according to the value of the ratio.例文帳に追加

転送速度モード判定部４４０は、候補の転送速度モードごとに、計測された実効転送速度と規定の転送クロック周波数との比を求め、この比の値に基づいて最も効率がよいとされる最大効率転送速度モードを判定する。 - 特許庁

To provide a spread spectrum communication system that can accurately detect a maximum correlation value without being affected by a frequency error of a reference oscillator by correcting a chip clock phase without using a highly accurate receiver-side reference oscillator.例文帳に追加

高精度の受信側基準発振器を使用することなくチップクロック位相の補正を行うことで、基準発振器の周波数誤差の影響を受けることなく最大相関値の正確な検出を可能にするスペクトラム拡散通信方式を提供する。 - 特許庁

Also, in response to the user selection of a function and a use condition of the image forming apparatus, the power consumption is reduced by automatically selecting and setting an optimal power-saving set value to the clock oscillator.例文帳に追加

また、ユーザが画像形成装置の機能および使用条件を選択することに応答して、最適化された省電力用設定値を自動的に選択し、これを上記クロック発振器に設定することによって、消費電力を削減する。 - 特許庁

Then revising the setting value of the sampling point described in the program revises the setting state of the setting section 18 in response to the result of execution of the program by the arithmetic processing section 4 to control the phase of the sampling clock signal.例文帳に追加

そして、プログラムに記述されるサンプリングポイントの設定値を変更することにより、演算処理部４による当該プログラムの実行結果に応じて設定部１８の設定状態が変更されて、サンプリング用クロック信号の位相が制御される。 - 特許庁

In the case that a channel 0 is a channel for transmitting a master system, a value of the register 9 and a difference 0 of the channel 0 from the storage section 11 are summed and a difference between the sum and a PCR 0 from the storage section 5 is taken to control an operation of a system time clock generating section 19.例文帳に追加

チャンネル０がマスターストリームの場合は、レジスタ９の値と記憶部１１からのチャンネル０の差分値０を加算し、その加算値と記憶部５からのＰＣＲ０の差分をとり、システムタイムクロック発生部１９の動作を制御する。 - 特許庁

Timing adjusting circuits 124, 125 include a latch circuit 719 delaying a column address in synchronization with an internal clock YCLK3 generated based on at least the setting value, and a delay circuit 717 for adjusting timing, for adjusting delay amount.例文帳に追加

タイミング調整回路１２４，１２５は、少なくとも設定値に基づき生成される内部クロックＹＣＬＫ３に同期して列アドレスを遅延させるラッチ回路７１９と、遅延量を調整するためのタイミング調整用遅延回路７１７とを含んでいる。 - 特許庁

The signal generating unit 13 detects phase states of the distributed multiphase clock MP1 and, based on the detected phase states, generates analog voltage signals LV0 and LV1 having a voltage value indicative of a phase error in the multiphase clocks MP1.例文帳に追加

信号生成部１３は、当該分配された多相クロックＭＰ１の位相状態を検出し、当該検出された位相状態に基づいて多相クロックＭＰ１の位相誤差を表す電圧値を持つアナログ電圧信号ＬＶ０，ＬＶ１を生成する。 - 特許庁

With reference to the predetermined time, an operation process, such as division of an acquired counter value by the predetermined time, acquires an error of the clock frequency (or period) of the oscillation circuit driving the slave CPU, and corrects the error, thereby improving the accuracy thereof.例文帳に追加

予め決められた所定時間を基準とし、得られたカウンタ値を所定時間で除算する等の演算処理によって、スレーブＣＰＵを駆動する発振回路のクロック周波数（又は周期）の誤差を求め、補正することによりその精度を高める。 - 特許庁

Since the time can be maintained for each preset channel by using the time of the slave clock 5 for an initial value of the spread code generator, the generator can generate a spreading code at the time coincident for each system even when the time of each system differs.例文帳に追加

このスレーブ時計５の時刻を拡散符号発生器の初期値として用いることにより、各プリセットチャネルごとに時刻を維持することができるため各系の時刻が異なっている場合でも各系に一致した時刻で拡散符号を発生できる。 - 特許庁

To provide a semiconductor device which has a PWM (pulse width modulation) waveform generation circuit and highly accurately converts a quickly changing input signal into an analog value in a simple constitution while using a clock of a low frequency of the PWM waveform generation circuit.例文帳に追加

ＰＷＭ波形発生回路の低い周波数のクロックを用いながらより簡単な構成で高速に変化する入力信号に対し高い精度でアナログ値に変換するＰＷＭ波形発生回路を有する半導体装置を提供する。 - 特許庁

To provide a time measuring device capable of outputting quantitatively comparable measured values and making an optimum phase adjustment based on the indicated value of an analog meter in the measurement of the plural time differences between two signals having different clock frequencies.例文帳に追加

異なるクロック周波数の複数の２信号時間差測定において、夫々を定量的に比較できる測定値を出力し、且つ、アナログメータの指示値に基づいて最適な位相調整を行うことができる時間測定装置を提供する。 - 特許庁

When white data used as reference in image processing are read (S31), the phase of an analog sampling clock in the A/D converter is changed for moving a sampling point in one pixel period (S34), and an output level peak value at each sampling point is confirmed(S32, S33).例文帳に追加

画像処理の際に基準となる白データの読み取り時（Ｓ３１）に、ＡＤコンバータのアナログサンプリングクロックの位相を変更して１画素期間内でサンプリングポイントを移動させ（Ｓ３４）、各サンプリングポイントにおける出力レベルピーク値を確認する。 - 特許庁

To provide a signal output control device, and a signal output control method providing observation via an output terminal on a real time basis of a value of a signal operated at a predetermined reference clock and carried through a plurality of signal lines.例文帳に追加

所定の基準クロックで稼動する複数の信号線を流れる信号の値を、出力端子を介してリアルタイムに外部から観測することができるようにする信号出力制御装置、および信号出力制御方法を提供する。 - 特許庁

A leading phase detection circuit 7 outputs a control signal for inverting the synchronous reproduction clock signal to the VCO circuit when the PLL circuit is judged to be in a synchronized state and when the phase difference detected by the phase comparator circuit exceeds the set value.例文帳に追加

進み位相検出回路７は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を反転させるための制御信号をＶＣＯ回路へ出力する。 - 特許庁

To reduce current consumption by simplifying a circuit for specifying a sampling clock nearest to the time when the level of a received signal becomes a peak value, in a distance measuring apparatus for measuring the distance to an object by radiation of a laser beam.例文帳に追加

レーザ光の照射により対象物までの距離を測定する距離計測装置において、受信信号のレベルがピーク値となる時刻に最も近いサンプリングクロックの特定を目的とした回路を単純化し消費電流を削減する。 - 特許庁

A transfer thyristor for a 1st bit is turned off by supplying a transfer clock Φ1 (B) and a start pulse ΦS (A) so that the gate-cathode potential of the transfer thyristor for the 1st bit is below a specific value for a specific time up to T1 after the start of transfer.例文帳に追加

１ビット目の転送用サイリスタのゲート・カソード間電位を転送開始後のＴ１までの所定時間、所定値以下とするように転送クロックΦ１（Ｂ）およびスタート・パルスΦＳ（Ａ）を付与して１ビット目の転送用サイリスタをオフさせておく。 - 特許庁

Since a clock CLK given to the counter 22 is masked by a down counting prohibiting circuit 24 and AND gates 25 and 27 in a case when counting down is designated by the change of the logical value of a signal S14 then, the counter 22 does not count down.例文帳に追加

ここで、信号Ｓ１４の論理値の変更でダウン計数が指定された場合には、ダウン計数禁止回路２４及びＡＮＤゲート２５，２７により、上位カウンタ２２に与えるクロックＣＬＫ_1 がマスクされるので、上位カウンタ２２はダウン計数を行わない。 - 特許庁

To provide a frequency control device for a reference clock signal in which a free run frequency is controlled into a specified frequency value with a change of the free run frequency caused by a change in a circuit component with the passage of time, repair, a circuit change and the like.例文帳に追加

回路部品の経年変化、修理、回路変更等々に起因するフリーラン周波数の変化に伴って当該フリーラン周波数を規定の周波数値に制御することができる基準クロック信号の周波数制御装置を提供する。 - 特許庁

A delay phase detection circuit 6 outputs a control signal for delaying the synchronous reproduction clock signal to the VCO circuit 4 when the PLL circuit is determined to be in a synchronized state and when the phase difference detected by the phase comparator circuit exceeds a set value.例文帳に追加

遅れ位相検出回路６は、同期した状態と判定され、且つ位相比較回路で検出された位相差が設定値を超えた時に同期再生クロック信号を遅延させるための制御信号をＶＣＯ回路４へ出力する。 - 特許庁

In the latter half of clock cycle, the condition flag calculation part 51 controls invalidation of the condition executable instruction by outputting the new condition flag value to a gate corresponding to a condition executable instruction of one of gate 451 to 453.例文帳に追加

当該クロックサイクルの後半において、条件フラグ演算部５１は、当該新たな条件フラグ値をゲート４５１乃至４５３の何れか条件実行命令に係るゲートへ出力することにより当該条件実行命令の無効化を制御する。 - 特許庁

By using a part of an output value of the counting circuit directly as the dividing clock, it is possible to reduce the number of comparison circuits to one where the two is required conventionally and an output flip-flop becomes unnecessary, so the circuit scale is reduced.例文帳に追加

上記構成において計数回路の出力値の一部を直接分周クロックとして用いることにより、従来は２個必要であった比較回路を１個削減でき、また出力用フリップフロップが不要となるので回路規模が削減される。 - 特許庁

The variation of the delay value of the variable delay devices VD1 to VD4 on the signal line of the arbitrary clock with a timing error occurred remedies a setup error or a hold error existing on the semiconductor integrated circuit after manufactured to certify the predetermined operation.例文帳に追加

タイミングエラーが生じた任意のクロックの信号線上の可変遅延器ＶＤ１〜ＶＤ４の遅延値を変化させることで、製造後の半導体集積回路上に存在するセットアップエラーまたはホールドエラーを救済し、所期の動作を保証する。 - 特許庁

The load measuring instrument comprises a measuring function for measuring the gas consumption, a memory for storing the measured value of the gas consumption measured by the measuring function, an external memory for storing the gas consumption per fixed time for a maximum of 40 days, a communicating function, and a clock function.例文帳に追加

ガス使用量を計測する計測機能と、計測機能で計測したガス使用量の計測値を記憶するメモリーと、更に一定時間毎のガス使用量を最大４０日分記憶する外部メモリーと、通信機能と、時計機能とを備える。 - 特許庁

Detection results S2 and S3 are sampled at a high speed, data D2 and D3 are decoded with a distribution of signal levels of the detection signals S2 and S3, and the data are decoded by detecting a correlation value indicating the identity between a clock and a detection signal.例文帳に追加

本発明は、検波結果Ｓ２、Ｓ３を高速度でサンプリングし、検波信号Ｓ２、Ｓ３の信号レベルの分布よりデータＤ２、Ｄ３を復号し、またクロックと検波信号との間の同一性を示す相関値を検出してデータを復号する。 - 特許庁