「clock」に関連した英語例文の一覧と使い方(497ページ目) - Weblio英語例文検索

In communication devices 2b to 2d, an LOS signal which indicates reception disconnection of a first transmission line set to a management table as a transmission line that preferentially extracts a network synchronous clock and a VP-AIS signal to be transmitted from a communication device located on an upstream side of its own device of a route including the first transmission line are monitored.例文帳に追加

通信装置２ｂ〜２ｄは、網同期クロックを優先的に抽出すべき伝送路として管理テーブルに設定されている第１伝送路の受信断を示すＬＯＳ信号と該第１伝送路を含むルートの自装置よりも上流側に位置する通信装置より送出されるＶＰ-ＡＩＳ信号を監視する。 - 特許庁

To enhance an operation delay time of a domino logic circuit by excluding an N channel transistor(TR) that has been required for a domino logic circuit represented as a carry chain for a Manchester carry adder in a conventional technology and is turned off when a clock signal is zero and used for avoiding destruction of a pre-charge state of a pre-charge node.例文帳に追加

従来の技術において、マンチェスタ桁上げ加算器の桁上げ連鎖部に代表されるドミノ論理回路において必要であった、クロック信号が０の期間にオフになりプリチャージノードのプリチャージ状態を破壊してしまわないためのＮチャンネルトランジスタを排除し、ドミノ論理回路の動作遅延時間を向上する。 - 特許庁

A time information acquiring part 11 of an access request terminal 1 digitally signs for the time information acquired from a clock source 23 by a time information acquiring part 22 via a transmitting-receiving part 21 of an NTP server 2, and transmits the information to an access authentication server 3 together with a public key certificate issued by an authentication station system 5.例文帳に追加

アクセス要求端末１の時間情報取得部１１は、ＮＴＰサーバ２の送受信部２１を介して時間情報取得部２２がクロックソース２３から取得した時間情報に対してデジタル署名し、認証局システム５が発行した公開鍵証明書とともにアクセス認証サーバ３に送信する。 - 特許庁

When the specified tag has not been read by a reading unit 11 by the time when a present time at a clock functional unit 14 and the designated time stored in the storage unit 13 become a specified relationship, the processing unit 16 outputs a sound to urge, e.g., an action regarding the article from a sound outputting unit 15.例文帳に追加

処理部１６は、時計機能部１４における現在時刻と記憶部１３に記憶されている指定時刻がある一定の関係になるまでに所定のタグが読取部１１によって読み取られなかったときには、音声出力部１５から、例えばその物品に係わる行動を促す音声を出力する。 - 特許庁

When a memory section 1 is in a standby mode, a power supply breaking circuit 2 supplies electric power to the memory section 1 synchronously with the timing of refresh operation generated by a clock circuit 3 only in a period that the refresh operation is performed, and breaks the electric power to be supplied to the memory section 1 in a period when the refresh-operation is not performed.例文帳に追加

メモリ部１がスタンドバイモードにあるときには、電源供給遮断回路２は、時計回路３が発生するリフレッシュ動作のタイミングに同期してメモリ部１にリフレッシュ動作を行う期間だけ電力を供給し、リフレッシュ動作を行っていない期間にはメモリ部１への電力供給を遮断する。 - 特許庁

A shift register has a value of most significant bit which is in relation of logical NOT with the value of a bit being transmitted at first in the bit pattern of a unique word being detected as an initial value, converts the received data from series data to parallel data in synchronism with a received data clock synchronous with the received digital data and then outputs parallel received data.例文帳に追加

シフトレジスタは、初期値として検出すべきユニークワードのビットパターンの最初に送信されるビットの値と論理否定の関係にある値を最上位ビットの値を持ち、受信したディジタルデータと同期した受信データクロックに同期して受信データをシリアルデータからパラレルデータに変換しパラレル受信データとして出力する。 - 特許庁

This electronic equipment 11 has the internal power source 12 for generating the voltage required on the inside of the electronic equipment 11 based on the electric power supplied from a battery E, and a clock signal output part 23 for outputting a pulse signal to a communication part 18 by receiving starting of the CPU 14 in an ON state of the internal power source 12.例文帳に追加

電子機器１１は、バッテリＥから供給される電力を基に、電子機器１１の内部で必要な電圧を生成する内部電源１２と、内部電源１２がオン状態においてＣＰＵ１４が起動されたことを受けて、パルス信号を通信部１８へ出力するクロック信号出力部２３とを備えている。 - 特許庁

The table lamp consisting of a lamp stand, a lamp support and a lamp shade, is provided with a clock, a photo plaque and a storage part such as shelves and drawers at side face parts of the stand, and a pattern formed with two figures shifted depicting a honeycomb pattern on the whole or a part of the surface of the lamp shade.例文帳に追加

スタンド台、電灯支持部およびスタンド笠からなる電気スタンドにおいて、スタンド台の側面部に時計、写真額、棚、引き出し等の収納部を設け、スタンド笠の全面または一部の面に亀甲模様を描いた２枚の図形をずらせて形成される模様を設けた多機能付き電気スタンド。 - 特許庁

A CPU 1 enables an SDRAM 2, which is for operating a common BOOT program 31 of a ROM 3, to operate by means of an SDRAM controller 11 and an operational frequency setting controller 12 based on RAM size information and an input clock frequency value which are both acquired in an IN order of an IN order circuit group 4.例文帳に追加

ＣＰＵ１は、ＳＤＲＡＭコントローラ１１と動作周波数設定コントローラ１２により、ＩＮオーダー用回路群４のＩＮオーダーで取得するＲＡＭサイズ情報と入力クロック周波数値を元にしてＲＯＭ３の共通ＢＯＯＴプログラム３１が動作するためのＳＤＲＡＭ２を動作可能とする。 - 特許庁

At this time, a pattern detecting section 23 detects whether the fluctuation pattern of the regenerative signal is a certain specific pattern (for example, a 3T pattern in the case of a DVD disk) and controls a selecting section 24 to restrain the phase error estimation value of low reliability from being utilized for the control of a PLL for clock extraction.例文帳に追加

このとき、パターン検出部２３は、再生信号の変動パターンがある特定パターン（例えばＤＶＤディスクであれば３Ｔパターン）であるか否かを検出し、信頼性の低い位相誤差推定値がクロック抽出用ＰＬＬの制御に利用されることがないように、選択部２４を制御する。 - 特許庁

A swimming training board 101 has a recessed part 151 having almost the same size and depth as a waterproof clock device 102 on an almost central surface, a recessed part 152 having almost the same size as a switch 103 and a through hole 153 for connecting the recessed part 151 and the recessed part 152.例文帳に追加

水泳練習板１０１は、略中央状面に防水計時装置１０２と略同じ大きさ及び深さの凹部１５１と、スイッチ１０３と略同じ大きさの凹部１５２と、凹部１５１と凹部１５２とを連絡する通し穴１５３を備え、防水計時装置１０２は、凹部１５１に装着され、スイッチ１０３は凹部１５２に装着される。 - 特許庁

Also, when the phase of an output signal of an EXOR circuit 41 does not coincide with the phase of a signal inputted from an input terminal 382 being in-phase with the clock original signal, the subsequent phases of both of them are made to coincide with each other by forcibly setting the 'L' level to the D terminal of a 2nd D-FF43.例文帳に追加

また、ＥＸＯＲ回路４１の出力信号と、クロック原信号と同相となる入力端子３８_2から入力される信号との位相が一致しない場合、第２のＤ−ＦＦ４３のＤ端子に強制的に“Ｌ”レベルを設定させることで、これ以降両者の位相が合うようにしている。 - 特許庁

This device has a means for performing first protocol processing in a logic circuit, a means for performing second protocol processing in a logic circuit and the communication control circuit, to which a circuit for storing a storage device and the storage device are connected, and processing can be performed in real time with the operating clock of low speed almost several times as high as a communication rate.例文帳に追加

第一のプロトコル処理を論理回路で処理する手段と第二のプロトコル処理を論理回路で処理する手段及び、記憶装置を制御する回路及び記憶装置を接続した通信制御回路を有し、通信レートの数倍程度の低速な動作クロックでリアルタイムに処理できる。 - 特許庁

To reduce power consumption and also to prevent outputs SL1-SLn of a shift register from overlapping one another in a shift register 11, in which level shifters LS1-LSn for shifting the level of clock signals CK, CKB having a smaller amplitude than that of a drive voltage for applying to respective flip flops F1-Fn are provided for each block.例文帳に追加

駆動電圧よりも振幅が小さなクロック信号ＣＫ，ＣＫＢをレベルシフトして、各フリップフロップＦ１〜Ｆｎへ印加するレベルシフタＬＳ１〜ＬＳｎが各ブロック毎に設けられているシフトレジスタ１１において、消費電力を削減し、またシフトレジスタの出力ＳＬ１〜ＳＬｎが互いに重ならないようにする。 - 特許庁

In the frequency correction circuit 5, a counter 10 generates a signal of a frequency fa by frequency division by 1/i (an integer of i;2 or more) of an input clock signal CK of a frequency fi, and outputs a frequency division signal Da by correcting the number of pulses of the signal of the frequency fa by a correction signal Scp.例文帳に追加

周波数補正回路５において、カウンタ１０は、入力される周波数ｆｉのクロック信号ＣＫを１／ｉ（但し、ｉ；２以上の整数）分周することにより周波数ｆａの信号を生成し、且つ、補正信号Ｓｃｐによりその周波数ｆａの信号のパルス数を補正して分周信号Ｄａを出力する。 - 特許庁

The microcomputer 10 calculates SOC of the lead battery 1 in a normal mode when the power is supplied from the generator 7, and is operated in a sleep mode not for calculating the battery charging state by reducing the operational clock frequency of a CPU when the power is supplied from the lead battery 1, and the power consumption is lower than that in the normal mode.例文帳に追加

マイコン１０は、発電機７から電力が供給されたときにノーマルモードで鉛電池１のＳＯＣを演算し、鉛電池１から電力が供給されたときにＣＰＵの動作クロック周波数が下げられバッテリの充電状態を演算しないスリープモードで動作し、ノーマルモードより低消費電力となる。 - 特許庁

An operation control unit 43 refers to information in a clock 44, an access information section 45, and a telephone book 8 based on the conditions of use set within a range registered in the restricted information registration section 7 without inputting the lock code from the operation section 5; and simultaneously provides operation instructions to each section in the cellular phone.例文帳に追加

動作制御部４３は、操作部５から暗証コードの入力なしで制限情報登録部７に登録された範囲内で設定した使用条件に基づいて、時計部４４、アクセス情報部４５及び電話帳８の情報も参照しつつ、携帯電話機各部に対し動作指示を行う。 - 特許庁

A slit plate provided with a slit 112A and a slit plate provided with a slit 112A are arranged so that even when the photographic film 22 is carried zigzag, the border line between a clock-side area and a data-side area of a DX code 107 is positioned opposite one of the slit 112A and slit 114A.例文帳に追加

写真フィルム２２が蛇行して搬送される場合等であっても、ＤＸコード１０７のクロック側領域とデータ側領域との境界線がスリット１１２Ａ及びスリット１１４Ａの何れか一方と対向する箇所に位置するように、スリット１１２Ａを設けたスリット板及びスリット１１４Ａを設けたスリット板を配置する。 - 特許庁

To provide a digital modulation circuit that selects the sampling frequency of a digital/analog(D/A) converter, asynchronously with and different from a sampling frequency of a digital signal processor(DSP) of the digital modulation circuit with a standardized symbol frequency and an outputs a modulation wave with a desired symbol frequency, without causing timing deviation of a data clock.例文帳に追加

規準化されたシンボル周波数をもつディジタル変調回路のＤＳＰ内のサンプリング周波数に対し、Ｄ／Ａ変換器のサンプリング周波数を非同期の異なる周波数にし、データクロックのタイミングずれが発生することなく、所望のシンボル周波数の変調波を出力するディジタル変調回路を提供する。 - 特許庁

To manage information about alarm generation and the like, by associating with time information, related to equipment A1-A12 to be monitored even when the equipment A1-A12, provided in a monitored device 2 and to be monitored, have not a clock function, in a monitoring system in which a monitoring device 1 monitors the monitored device 2.例文帳に追加

監視装置１が被監視装置２を監視する監視システムで、被監視装置２に備えられる監視対象となる機器Ａ１〜Ａ１２が計時機能を有さない場合においても、当該監視対象となる機器Ａ１〜Ａ１２に関するアラーム発生などの情報を時間情報と対応させて管理する。 - 特許庁

The write-in instruction word latency control section 140 and the read-out instruction word latency control section 160 receive respectively a write-in instruction word and a read-out instruction word outputted from a instruction word decoder 120, and output them by delaying them by (N/2) times of a cycle of a clock signal while responding to a latency control signal.例文帳に追加

書込み命令語レイテンシ制御部１４０及び読出し命令語レイテシ制御部１６０は命令語デコーダ１２０から出力される書込み命令語及び読出し命令語を各々受信し、それらを、レイテンシ制御信号に応答して、クロック信号のサイクルの（Ｎ／２）倍だけ遅延させて出力する。 - 特許庁

In the drive apparatus, in drive pulses supplied to a 3 line color CCD line sensor 100, among a plurality of drive pulses except an RS pulse and ϕ2B pulse which are drive pulses determining the phase of the output signal, arbitrary drive pulses, for example, transfer pulses ϕ1 and ϕ2 are set as pulses synchronized with a frequency-modulated clock.例文帳に追加

３ラインカラーＣＣＤラインセンサ１００に供給する駆動パルスのうち、出力信号位相を決定する駆動パルスであるＲＳパルス，φ２Ｂパルス以外の複数の駆動パルスの内、任意の駆動パルス例えば、転送パルスφ１，φ２を周波数変調されたクロックに同期したパルスとする。 - 特許庁

This read/reset system is so formed that after reading stored data, write data to the random access memory is changed over into reset information by an output differentiating a signal, which makes the address to be read/reset into read enabling one, by a write clock of the random access memory and an address to be written in the random access memory is changed into the address.例文帳に追加

格納されているデータをリードした後にリード・リセットすべきアドレスをリード・イネーブルにする信号を該ランダム・アクセス・メモリのライト・クロックによって微分した出力により、該ランダム・アクセス・メモリへのライト・データをリセット情報に切り替え、該ランダム・アクセス・メモリにライトするアドレスを当該アドレスに切り替えるように構成する。 - 特許庁

To variably set an operation frequency corresponding to the bandwidth of image data when the image data in signal format differing in bandwidth are processed into an image and to make power consumption less than when image processing etc., is evenly performed according to a clock signal of fixed operation frequency.例文帳に追加

帯域幅が異なる信号フォーマットの画像データを画像処理する場合に、その画像データの帯域幅に対応した動作周波数を可変設定できるようにすると共に、動作周波数固定のクロック信号に基づいて一律に画像処理等する場合に比べて無駄な消費電力を低減できるようにする。 - 特許庁

The specified position for performing clock correction is varied arbitrarily in the subscanning direction, and the variation pattern is controlled to be insensitive to the visual characteristics of human being in order to realize good positional correction generating no low frequency noise, thus preventing failure of image due to shift in the irradiating position of laser.例文帳に追加

クロック補正をおこなう所定箇所を、副走査方向に対して任意に変化させ、その変化のパターンが人間の視覚特性に感度の低い様に制御をおこなうことで，低周波ノイズの発生しない良好な位置補正を実現し、レーザーの照射位置のズレによる画像不良を防止する。 - 特許庁

The sub subscribers use data transmission devices to directly communicate with one another and/or the main subscriber exchanges data to be exchanged between the subscribers in accordance with a transmission clock between connecting terminals of the data transmission device, so that communication is indirectly performed using the main subscriber and the data transmission device.例文帳に追加

副加入者がデータ伝送装置を用いて直接相互に通信するおよび／または主加入者が副加入者間で交換されるべきデータをそのデータ伝送装置の接続端子間で伝送クロックに従って交換することによって主加入者およびデータ伝送装置を用いて間接的に通信する。 - 特許庁

An antenna body 204 of the antenna 101 has the plurality of antenna coils which are wound in layers one over another, and the antenna coil differing in inductance value is selected and used as the antenna for a wave clock by changing the fitting direction of the antenna coil in the housing.例文帳に追加

アンテナ１０１のアンテナ本体２０４は、複数の層に重ね巻きされた複数のアンテナコイルを有しており、電波時計の筐体の材質に応じて、前記筐体内における前記アンテナコイルの取り付け方向を変えることによって、インダクタンス値の異なるアンテナコイルを電波時計のアンテナとして選択して使用する。 - 特許庁

The controlling flip-flop 3 can be configured so as to beset to perform operation to toggle the data output in synchronization with the clock by an external control signal and a macro mode switching signal supplied to an external control input 51 and a macro test mode switching input 53 provided separately from a data input 52.例文帳に追加

制御用フリップフロップ３は、データ入力５２とは別に設けられた外部制御入力５１及びマクロテストモード切換入力５３に供給される外部制御信号及びマクロモード切換信号により、そのデータ出力を前記クロックに同期してトグルする動作を行うように設定可能であるように構成されている。 - 特許庁

The resource board also provides the logic and balanced signal paths needed to deliver clock signals to the respective PLDs and reduces the number of signals needed to communicate with external test equipment by implementing much of the pattern generation and data acquisition functionality needed to test an emulated circuit.例文帳に追加

リソースボードは、また、クロック信号を各ＰＬＤに配信するのに必要なバランスのとれた論理信号通路も提供し、更に、エミュレートされた回路を試験するのに必要な多くのパターン発生とデータ獲得機能を実行することによって外部の試験機器との通信を行うために必要な信号の数を減らす。 - 特許庁

A system simulation device for simulating LSI device operations comprises the cycle simulation means for simulating functional modules constituting LSI on clock signal cycles, and the simulation means for simulating functions of functional modules constituting the LSI if the functional modules satisfy driving conditions.例文帳に追加

ＬＳＩを構成する機能モジュールを複数クロック信号サイクルでシミュレーションするサイクルシミュレーション手段と機能モジュールへの入力を仮定して、実行される前に仮シミュレーションする手段を備え、仮実行された結果を後ほど用いることで、実シミュレーションを高速に行うことで、容易にシミュレーション速度を向上させる。 - 特許庁

The exclusive logical sum of the output signals of the first FF circuit 114 and the second FF circuit 116 is operated by an exclusive logical sum circuit 117 so that when the cycle of the clock signal is shorter than the delay time of the signal delay means 115, the output signal of the exclusive logical sum circuit 117 can be inverted.例文帳に追加

第一ＦＦ回路１１４と第二ＦＦ回路１１６との出力信号を排他的論理和回路１１７が排他的論理和するので、クロック信号の周期が信号遅延手段１１５の遅延時間より短時間となると排他的論理和回路１１７の出力信号が反転する。 - 特許庁

A terminal telegram processor 3 acquires display information (namely, display information included in the transmission information), and also, acquires the transmission time information from a clock device 5 connected to the terminal telegram processor 3 immediately after acquiring the display information so as to convert the transmission time information to elapsed-time information.例文帳に追加

末端電文処理装置３が、表示情報（即ち、送信情報に含まれる表示情報）を取得し、該表示情報を取得した直後に、該末端電文処理装置３に接続された時計装置５から送信時刻情報（即ち、送信時刻情報）を取得し、該送信時刻情報を経過時間情報に変換する。 - 特許庁

The clock circuit 12 counts time in seconds by inputting one second pulse in a second counter; and counts the current time composed of hours, minutes, and seconds by outputting the pulse from the second counter to a minute counter when the second counter becomes 60, and outputting the pulse from the minute counter to an hour counter when the minute counter becomes 60.例文帳に追加

時計回路１２は１秒パルスを秒カウンタに入力して秒単位の時間を計数し、秒カウンタが６０になると秒カウンタから分カウンタにパルスを出力し、分カウンタが６０になると分カウンタから時間カウンタにパルスを出力することによって、時、分、秒からなる現在の時刻を計時する。 - 特許庁

The respective terminal devices (elevator monitoring device) 1 receive the standard time signal included in the standard time radio wave 16 transmitted from the standard time radio wave transmission station 9 or the GPS radio wave 18 transmitted from the GPS satellite 17 with a receiving device 10 in the device, and correct the time data for the clock IC11.例文帳に追加

各端末装置（エレベータ監視装置）１は、標準時刻電波送信局９から送信される標準時刻電波１６又はＧＰＳ衛星１７から送信されるＧＰＳ電波１８に含まれる標準時刻信号を、装置内の受信装置１０で受信し、時計ＩＣ１１に時刻データの補正を行う。 - 特許庁

That is, the time difference between the time shown by the clock device and the setting desired time at the time the desired setting time is set is calculated, the time interval from the time stored in a set time register 10 to the desired setting time is calculated and the calculated time difference is divided by the calculated time.例文帳に追加

すなわち、設定希望時刻が設定された時点に本時計装置の示す時刻と設定希望時刻との時間差を算出するとともに、設定時刻レジスタ１０に記憶された時刻から設定希望時刻までの時間を算出し、算出された時間差を算出された時間で除算する。 - 特許庁

To provide a device and a method for circuit emulation clock generation which make it possible to adjust the optimum buffer storage depth when data transmission delay is reduced by an adaptive block method and also make it possible to adjust buffer storage depth even in operation by providing a protection buffer for underflow prevention.例文帳に追加

アダプティブクロック法においてデータ伝送遅延を低減する際に、最適なバッファ格納深さの調整することを可能にすると共に、アンダフロー防止用の保護バッファを設けることで運用中でもバッファ格納深さを調節することを可能とするサーキットエミュレーションクロック再生装置及びその方法を提供する。 - 特許庁

Disks of a plurality of types are discriminated by using the magnitude of a wobble signal or a wobble PLL clock signal through PLL in a state in which only focusing control is performed in a recordable disk in which wobble of the prescribed frequency including the absolute address and/or various information of the disk is formed.例文帳に追加

絶対アドレス及び／またはディスクの多様な情報が含まれた所定周波数のウォッブルが成形されている記録可能なディスクをフォーカシング制御だけを行った状態でウォッブル信号の大きさを用いるか、ＰＬＬを経たウォッブルＰＬＬロック信号を用いて複数タイプのディスクを判別する。 - 特許庁

The switching control circuit 30 latches a selection signal ISEL for controlling the switching operation of the internal selector circuit 20 in the start timing of a period when the input clock signals ICLKA and ICLKB to the internal selector circuit 20 are both turned into an H level, and always instructs switching to the internal selector circuit 20 in the start timing.例文帳に追加

切り替え制御回路３０は、内部セレクタ回路２０の切り替え動作を制御する選択信号ＩＳＥＬを、内部セレクタ回路２０への入力クロック信号ＩＣＬＫＡおよびＩＣＬＫＢがともにＨレベルとなる期間の開始タイミングでラッチし、内部セレクタ回路２０には常にこの開始タイミングで切り替えが指示される。 - 特許庁

To provide a semiconductor integrated circuit constituted so that a semiconductor integrated circuit of a receiver can satisfactorily receive a data signal based on a clock signal for informing a timing of fetching the data signal even though a phase comparator circuit and a phase adjustment circuit are not provided in the semiconductor integrated circuit of the receiver.例文帳に追加

通信相手の半導体集積回路に位相比較回路および位相調整回路を設けなくとも、通信相手の半導体集積回路がデータ信号の取り込みタイミングを知らせるクロック信号を元にデータ信号を良好に受信することができるようにした半導体集積回路を提供する。 - 特許庁

Even in the case of carrying out the same series of data processing, power consumption states are prevented from being the same by thinning a clock signal A supplied to circuit resources 105 to 109 in accordance with an output signal B that changes with time so that the data processing can not be analyzed from power consumption.例文帳に追加

回路資源１０５〜１０９に供給するクロック信号Ａを経時的に変化する出力信号Ｂに対応して間引きすることにより、同一の一連のデータ処理を実行する場合でも電力の消費状態が同一とならないようにし、消費電力からデータ処理を解析できないようにする。 - 特許庁

A device information deciding circuit 201 reads kind information of the optical module 202 from a register existing in the optical module 202, decides device information of the optical module 202, identifies an interface rate, extracts the clock from the data, executes waveform shaping, and executes the rate setting of the CDR circuit 203.例文帳に追加

デバイス情報判定回路２０１は、光モジュール２０２の種別情報を光モジュール２０２内に存在するレジスタから読み出し、光モジュール２０２のデバイス情報を判定し、インタフェース速度を識別してデータからクロックを抽出し波形整形をおこないＣＤＲ回路２０３の速度設定を行う。 - 特許庁

A waveform measuring pad 26 connected by a through hole 25 is arranged at a rear face just below a pad 24 to which an IC pin measuring the waveform, the IC pin 23 to which the clock signal is inputted, for example, is connected at every IC which is loaded on a module substrate 22 and which is to measure the waveform.例文帳に追加

モジュール基板２２に搭載され波形測定を行う必要がある各ＩＣごとに、波形測定を行うＩＣピン、例えばクロック信号入力されるＩＣピン２３が接続されるパッド２４の直下の裏面に、スルーホール２５で接続された波形測定用パッド２６をそれぞれ設けるようにした。 - 特許庁

Even when generation of the clock is permitted, when pulse width of the write signal WRX is shorter than the prescribed pulse width, a current of a current value in which boosting voltage VPP does not reach the write voltage of the nonvolatile memory device flows from an output node NQ to a VSS side.例文帳に追加

リミッタ回路６０は、クロック生成が許可された場合にも、書き込み信号ＷＲＸのパルス幅が所与のパルス幅よりも短い場合は、不揮発性メモリ装置の書き込み電圧に昇圧電圧ＶＰＰが達しないようにする電流値の電流を、出力ノードＮＱからＶＳＳ側に流す。 - 特許庁

To provide a reception timing estimating circuit for radio communication equipment and a reception timing estimate method, that enable high accuracy measurement of the frequency deviation of a low speed clock signal used for generating an estimated reception timing, while suppressing increase in the power consumption, to enable high accuracy estimation of the reception timing of a radio signal.例文帳に追加

推定受信タイミング生成に用いられる低速クロック信号の周波数偏差を、消費電力の増大を抑圧しつつ高精度に測定し、無線信号の受信タイミングを精度良く推定することが可能な無線通信装置の受信タイミング推定回路及び受信タイミング推定方法を提供する。 - 特許庁

A level adjustment amount of the digital signal in the equalizer part 10 is controlled by loop processing by the equalizer part 10, the sampler part 20 and the equalizer part 40, on the other hand, when phase difference between the clock signal CK and the digital signal is larger than a predetermined value, the control is stopped by the phase monitoring part 50.例文帳に追加

イコライザ部１０、サンプラ部２０およびイコライザ制御部４０によるループ処理により、イコライザ部１０におけるデジタル信号のレベル調整量の制御が行われるが、一方で、クロック信号ＣＫとデジタル信号との間の位相差が所定値より大きいときには当該制御が位相モニタ部５０により停止される。 - 特許庁