「clock」に関連した英語例文の一覧と使い方(501ページ目) - Weblio英語例文検索

When the valid permission signal Gnt-x from the arbitration circuit 1 is matched with the permission signal before one clock, and another request to the arbitration circuit 1 is present, a diagnostic circuit 22 judges that the arbitration circuit 1 breaks down, and outputs an interruption signal INT to a central processing unit.例文帳に追加

診断回路２２は、現在有効なアービトレーション回路１からの許可信号Ｇｎｔ_ｘと前記１クロック前の許可信号とが一致し、かつアービトレーション回路１へ他のリクエストがあるときは、アービトレーション回路１が故障しているとして、中央処理装置へ割込み信号ＩＮＴを出力する。 - 特許庁

To fix an interpolation arithmetic output value on a specific parameter gradient value is detected and throughout the detection period when parameters of pixels for drawing an arbitrary body as three-dimensional video are linearly interpolated and to reduce the power consumption needed to charge and discharge a clock wire.例文帳に追加

任意の物体を３次元映像で描画するための画素のパラメータを線形補間する場合に、特定のパラメータ傾き値を検出された場合及びその検出期間中、その補間演算出力値を固定できるようにすると共に、クロック配線の充電放電に伴う電力消費を低減できるようにする。 - 特許庁

A first clock phase includes shifting data from a first latch element 110 of a normal execution context 104 to a second latch element 112 of the normal execution context, and shifting shadow data from a third latch element 116 of a shadow execution text 106 to a fourth latch element 118 of the shadow execution context.例文帳に追加

第１のクロック・フェーズでは、ノーマル実行コンテキスト１０４の第１のラッチ・エレメント１１０から前記ノーマル実行コンテキストの第２のラッチ・エレメント１１２へデータをシフトしかつシャドウ実行コンテキスト１０６の第３のラッチ・エレメント１１６からシャドウ実行コンテキストの第４のラッチ・エレメント１１８へシャドウ・データをシフトすることを含む。 - 特許庁

When a user moves a cover part 78 in a remote control unit 70 from a closed position to an opened position and depresses a release button 72, the remote control unit 70 reads the present time clocked by a radio wave clock circuit and emits an infrared signal corresponding to the present time from an infrared outputting part 74.例文帳に追加

ユーザがリモコンユニット７０における蓋部７８を閉鎖位置から開放位置へ移動させ、レリーズボタン７２を押下すると、リモコンユニット７０は電波時計回路により計時されている現在時刻を読み取り、この現在時刻に対応する赤外線信号を赤外線出力部７４から出射する。 - 特許庁

A CLK signal 101 and a CLKB signal 102 being its inversion signal are inputted to a clock generating circuit 1, the circuit generates respectively signals of short pulse based on the rise of both signals, and they are inputted into a signal generating section 2 as an ICLK signal 104 and an ICLKB signal 105.例文帳に追加

クロック生成回路１は、ＣＬＫ信号１０１とその反転信号であるＣＬＫＢ信号１０２とが入力され、双方の信号の立上りに基づいて短パルス幅の信号を夫々発生し、ＩＣＬＫ信号１０４及びＩＣＬＫＢ信号１０５として信号生成部２に入力する。 - 特許庁

After the determination, upon the change of the clock frequency of the transfer device, the element is applied to the transfer device after transition to a state where there is no task on a pipeline determining a transmission destination based on route information required for packet transfer.例文帳に追加

転送デバイスを同期化させる為に必要な要素を決定するテストを行うテスト領域で当該要素の決定後、転送デバイスのクロック周波数の変更に際し、パケット転送に必要な経路情報に基づいて送信先を決定するパイプライン上にタスクが存在しない状態へ遷移させた後、転送デバイスへ要素を適用する。 - 特許庁

This microcomputer includes the CPU for receiving a supply of a CPU clock to execute a command, the input and output circuit for receiving a CPU processing request from an external circuit, and a monitoring control circuit for carrying out a monitoring operation of accessing the input and output circuit, in a sleep period of the CPU, to detect the CPU processing request.例文帳に追加

マイクロコンピュータは、ＣＰＵクロックの供給を受けて、命令を実行するＣＰＵと、外部回路からＣＰＵ処理要求を受ける入出力回路と、ＣＰＵのスリープ期間に、入出力回路にアクセスして、ＣＰＵ処理要求を検出する監視動作を行う監視制御回路とを具備する。 - 特許庁

Each network node generates a difference between two finally decided times and a frequency of a user clock supply section is synchronized on the basis of the difference between the finally decided two times between the two final time values and the difference between the two recent times of the selected network node.例文帳に追加

各ネットワークノードは、決定された最後の２つの時刻値の間の差分を生成し、最後の２つの時刻値の間の差分決定された最後の2つの時刻値の間の差分と、選択されたネットワークノードの最近の2つの時刻値の間の差分との比較に基づき、ユーザクロック供給部の周波数を同期化させる。 - 特許庁

The preprocessing utilizes synchronization of the common system clock, synchronization of channel decoding according to a different channel protocol matching the interfaces of the different types, and synchronization to form a sample word which is stored in an intermediate storage device for supplying the sample word to central arithmetic processing from a PCM bit stream.例文帳に追加

このプリプロセスは、共通のシステムクロックに対する同期、異なるタイプのインタフェースに符合する異なるチャネルプロトコルに従うチャネルデコードに対する同期、及び該ＰＣＭビットストリームから、これよりサンプルワードが中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように同期を利用する。 - 特許庁

In a CMOS circuit chip forming the semiconductor integrated circuit apparatus, a performance measuring circuit PMC is provided, and there are provided at every circuit function module CFM present in the CMOS circuit chip, a storage-table circuit MTC, a clock-frequency controlling circuit CFC, a power-supply-voltage controlling circuit SVC, and a board-bias controlling circuit BBC.例文帳に追加

半導体集積回路装置を形成するＣＭＯＳ回路チップにおいて、性能測定回路ＰＭＣを有し、ＣＭＯＳ回路チップ内の各回路機能モジュールＣＦＭ毎に記憶テーブル回路ＭＴＣ、クロック周波数制御回路ＣＦＣ、電源電圧制御回路ＳＶＣ、基板バイアス制御回路ＢＢＣを有する。 - 特許庁

To provide an amorphous alloy essentially consisting of an Fe-Ti-Ni-Zr alloy, an Fe-Nb-Ni-Zr alloy, an Fe-Co-Ni-Ti alloy, an Fe-Nb-Mo alloy or an Fe-Nb-Mo-Zr alloy, and having high hardness and good corrosion resistance, its production method, and clock external parts.例文帳に追加

Ｆｅ−Ｔｉ−Ｎｉ−Ｚｒ合金、Ｆｅ−Ｎｂ−Ｎｉ−Ｚｒ合金、Ｆｅ−Ｃｏ−Ｎｉ−Ｔｉ合金、Ｆｅ−Ｎｂ−Ｍｏ合金またはＦｅ−Ｎｂ−Ｍｏ−Ｚｒ合金を主成分とし、高硬度で耐蝕性のよいアモルファス合金とその製造方法および時計外装部品を提供すること。 - 特許庁

The radio controlled clock 1 comprises a wave receiving means 2 for receiving wave information by using an antenna 21, a reception state judging means 32 for judging reception state, a second hand as a time indication means driven by a mechanical drive means and indicating the time, and a control means 3 for driving the time indication means.例文帳に追加

電波修正時計１は、アンテナ２１を用いて電波情報を受信する電波受信手段２と、受信状態を判別する受信状態判別手段３２と、機械的駆動手段で駆動されて時刻を表示する時刻表示手段である秒針と、時刻表示手段を駆動する制御手段３とを備える。 - 特許庁

Pressure fluctuation due to clogging of the filter to a lapse time is calculated by the control section 8 on the basis of clock time data, P-Q data and filter data incorporated in the control section 8, thus the number of days to final pressure loss of the filter is calculated, and the replacement time of the filter 6 can be predicted.例文帳に追加

制御部８に内蔵された時刻データ、Ｐ−Ｑデータ、フィルターデータから経過時間に対するフィルター目詰まりによって生ずる圧力変動を制御部８にて演算することにより、フィルターの最終圧損に至るまでの日数を演算し、フィルター６の交換時期を予測することが出来る。 - 特許庁

A member management server which receives a member ID from an inter-stand machine raises a flag corresponding to the received member ID at the point of time of receiving the member ID from the inter-stand machine, monitors the present time on the basis of a clock provided inside and waits for the arrival of the mail distribution time stipulated in a mail distribution table.例文帳に追加

台間機から会員ＩＤを受信した会員管理サーバは、台間機から会員ＩＤを受信した時点で、受信した会員ＩＤに対応付けてフラグを立てるとともに、内部的に備えたクロックに基づいて現在時刻を監視して、メール配信テーブルに規定されたメール配信時間の到達を待機する。 - 特許庁

To acquire accurate observation waveform data by using an internal clock in a device itself and an inexpensive AD converter without requiring a highly accurate clocking system, and to provide characteristic rocking information caused by the ground, a building, a structure or the like, including facial rocking information not only at an observation point but also in the periphery.例文帳に追加

高精度の計時システムを必要とせず、装置自身の内部時計と安価なＡＤ変換器を用いて精度よい観測波形データを取得でき、観測点のみでなく周辺の面的な揺れ情報も含めて、地盤や建物、構造物などに起因する特徴的な揺れ情報を提供できるようにする。 - 特許庁

Then, an estimated frequency of the wobble signal to which synchronization is performed out of the identified each oscillation characteristics is set as an approximate center of the frequency region that can be oscillated in the oscillation characteristics, and an oscillation characteristic having a little gain is set to the voltage controlled oscillator 16, thereby the clock being generated.例文帳に追加

そして、この同定された各発振特性のうち、同期の対象とするウォブル信号の想定される周波数がそれら発振特性において発振可能な周波数範囲の略中心となって且つ、ゲインのより小さい発振特性が前記電圧制御発振器１６に設定されてクロックの生成が行われる。 - 特許庁

In a hunting state wherein the state transition decision circuit 43 cannot find a frame synchronous pattern, a synchronizing clock is supplied to the detecting circuit 41 and decision circuit 43 only when the circuit is enabled with the receive frame enable signal 52.例文帳に追加

そして、状態遷移判定回路４３によりフレーム同期パタンが見つからずに探している状態であるハンチング状態のときには、この受信フレームイネーブル信号５２によってイネーブル状態にあるときのみ同期クロックをフレーム同期パタン検出回路４１および状態遷移判定回路４３に供給する。 - 特許庁

Then the light is transmitted to the free space, a demultiplexer reception section 111 demultiplexes the received signal, a photoelectric conversion section 112 decodes the signal into the data signal and the strobe so as to facilitate clock recovery.例文帳に追加

ＩＥＥＥ１３９４のデータ信号とストローブ信号とを、それぞれ発光素子１０４により光信号に変換し、偏向部１０５により直交偏向し、レンズ１０６により多重化し、空間に送出し、分離受信部１１１により分離し、光／電気変換部１１２によりデータ信号とストローブ信号に復号し、クロック再生を容易化する。 - 特許庁

The horizontal scanning circuit 11 includes a shift register 11a which outputs first output signals HSR synchronously with the second clock signal HCK, and an AND circuit 11b which outputs second output signals HOUT that are logical sums of the sampling control signals with the first output signal to a transfer circuit part.例文帳に追加

水平走査回路１１は第２のクロック信号ＨＣＫに同期して第１の出力信号ＨＳＲを出力するシフトレジスタ１１ａと、サンプリング制御信号と第１の出力信号との論理積の第２の出力信号ＨＯＵＴを転送回路部に出力するアンド回路１１ｂと、を具備する。 - 特許庁

To provide a method of manufacturing a piezoelectric vibrator which can improve bondability between a piezoelectric vibration piece and a package by keeping a surface of a finished metal layer in a good state and the piezoelectric vibrator manufactured by the manufacturing method, an oscillator having the piezoelectric vibrator, electronic equipment, and a radio wave clock.例文帳に追加

仕上金属層の表面を良好な状態に保つことで、圧電振動片とパッケージとの接合性を向上させることができる圧電振動子の製造方法並びにこの製造方法により製造された圧電振動子、前記圧電振動子を有する発振器、電子機器及び電波時計を提供する。 - 特許庁

An optimizing procedure is executed by a calibration phase called by a user or the system at every time when an alteration such as addition or deletion of slave stations 11-2 to 11-N, change of data/clock lines, and some alteration possibly affecting electric characteristics and timing characteristics of the two-wire type communication system is introduced into the system.例文帳に追加

最適化手順は、スレーブ・ステーションの追加または削除、データ/クロックラインの変更、もしくは２線式通信システムの電気的特性およびタイミング特性に影響する可能性がある何らかの変更などの変更が、システムに導入されるたびに、ユーザまたはシステムによって呼び出される校正フェーズで実行される。 - 特許庁

This clock is provided with a generator 20 for converting mechanical energy transmitted from a spring 1a via a wheel train into electric energy, a hand connected to the train, and a rotation controlling means 50 driven by the converted electric energy to control a rotational period of the generator 20.例文帳に追加

電子制御式機械時計は、ゼンマイ１ａから輪列を介して伝達される機械エネルギを電気エネルギに変換する発電機２０と、前記輪列に結合された指針と、変換した前記電気エネルギにより駆動されて前記発電機２０の回転周期を制御する回転制御手段５０とを備える。 - 特許庁

When outside noise detected by means of an outside noise detecting section 607 coincides with one of the noise patterns registered in the section 606, a control section 604 sets a terminal 601 to a state where the terminal 601 is not able to originate and receive calls and simultaneously acquires a present time from a clock section 613.例文帳に追加

外部雑音検出部６０７により検出した外部雑音が、雑音パターン記憶部６０６に登録された雑音パターンのどれかと一致したときに、制御部６０４は、移動機端末６０１を発着信ができない状態に遷移させ、同時に時計部６１３から現在の時刻を取得する。 - 特許庁

A PES(packetized elementary stream) time stamp replacing section 109 detects a packet including a PES header from the 2nd TS packet J, regenerates time stamp information from PCR(packet clock reference) information, the time stamp information and 2nd STC information K included in the packet, and outputs a 2nd packet M including the replaced time stamp information.例文帳に追加

ＰＥＳタイムスタンプ付替部１０９では第２のＴＳパケットＪからＰＥＳヘッダを含むパケットを検出し、そのパケットに含まれているＰＣＲ情報とタイムスタンプ情報と第２のＳＴＣ情報Ｋとからタイムスタンプ情報を再生成し、付け替えたタイムスタンプ情報を含む第２のパケットＭを出力する。 - 特許庁

The JTAG test system includes a test data collection section 3 for collecting test data in synchronization with a clock with a TAP controller, and a JTAG analysis software processing section, and has a TAP state analysis processing section for performing TAP state analysis between the TAP controller 1 and the collection section 3.例文帳に追加

TAPコントローラとクロックに同期してテストデータ収集を行うテストデータ収集部とＪＴＡＧ解析ソフトウェア処理実行部とを含むＪＴＡＧテストシステムであって、TAPコントローラとテストデータ収集部の間に、TAPステート解析をリアルタイムで実行するTAPステート解析処理部を設けたことを特徴とするもの。 - 特許庁

An input differential amplifier circuit 100 output s differential currents according to a voltage difference between an input signal Vin and a reference voltage Vref, and when a clock signal CK1 is at a low level, a hold circuit 100 is turned into a hold mode, and the output voltage of the input differential amplifier circuit is held by capacitors C1 and C2.例文帳に追加

入力差動増幅回路１００は入力信号Ｖ_inと基準電圧Ｖ_ref との電圧差に応じて差動電流を出力し、クロック信号ＣＫ１がローレベルのとき、ホールド回路１１０がホールドモードにあり、入力差動増幅回路の出力電圧がキャパシタＣ１，Ｃ２によって保持される。 - 特許庁

When the scan speed of a laser beam is not fixed because of aberration property or the like of an fθ lens 120, the degree of unevenness of the scan speed of the laser beam is preliminarily measured by test exposure, and the frequency of a clock signal for reading out image data in one scanning of the laser beam is corrected in accordance with this degree.例文帳に追加

ｆθレンズ１２０の収差特性などによりレーザビームの走査速度が一定とならない場合に、テスト露光によりレーザビームの走査速度の不均一の度合を測定しておき、その度合に応じてレーザビームの１走査中における画像データを読み出すためのクロック信号の周波数を補正する。 - 特許庁

When it is known that a calling signal is to be sent to an RT modem, the calling signal identifier of a CO modem is set, a calling signal stand-by command is sent to the RT modem to interrupt the transmission of a pilot tone and the synchronization of a clock frequency with data transmission, and a characteristic parameter for transmitting the momentary data by two modems.例文帳に追加

ＲＴモデムに呼出し信号を送ることが判ったとき、ＣＯモデムの呼出し信号識別子を設定し、ＲＴモデムに呼出し信号待機指令を送り、データ伝送を伴うパイロット・トーンの伝送とクロック周波数の同期化を中断し、２つのモデムで、その瞬時データ伝送用特性パラメータを保存する。 - 特許庁

A buffer part 21, on the other hand, outputs the sample data stored in the first storage area 200_1 to a DAC 601 and transfers the sample data stored in the second storage area 200_2 to the first storage area 200_1 according to a clock signal A output from a timer 501 in each sampling cycle.例文帳に追加

一方、バッファ部２１は、サンプリング周期毎にタイマ５０１から出力されるクロック信号Ａに従って、先頭の格納領域２００＿１に格納されているサンプルデータをＤＡＣ６０１へと出力し、２番目の格納領域２００＿２に格納されているサンプルデータを先頭の格納領域２００＿１に転送する。 - 特許庁

To provide a reservation time setting device and a system capable of executing, easily and surely, setting of a reservation time of a cooking domestic electric appliance, by providing a communication function in an appliance having an alarm time setting function such as an alarm clock, and connecting the appliance to the cooking domestic electric appliance having the same communication function.例文帳に追加

目覚まし時計のようなアラーム時刻設定機能を有する機器に通信機能を設け、同じく通信機能を有する調理家電機器と接続することにより、調理家電機器の予約時刻の設定を容易かつ確実に行うことができる予約時刻設定装置及びシステムを提供する。 - 特許庁

In order that every optical frequency carriers in the photonic network come into optical frequency synchronous state each other, the photonic network node has optical frequency reference synchronized with a high precision clock that can be commonly used, and a light source provided to an optical communication device synchronizes with the optical frequency reference for functioning.例文帳に追加

フォトニックネットワーク内のいかなる光周波数キャリアも互いに光周波数同期状態にするために、広く共通に利用可能な高精度クロックに同期した光周波数基準をフォトニックネットワークノードが装置として備え、当該光周波数基準に光通信装置に備えられた光源が同期して機能させる。 - 特許庁

To provide a signal generating circuit for selecting just one of many output terminals sequentially and generating a signal (for example, making only one of many output terminals "0" and all the others "1", and sequentially changing an output terminal to be "0" according to an input clock) with a simpler circuit structure.例文帳に追加

多数の出力端子の１つだけを順次選択して信号を発生させる（例えば多数の出力端子の内１つだけを“０”、他は全て“１”にして、入力クロックに従って“０”となる出力端子が順次変ってゆく）ような信号発生回路をより簡単な回路構成で提供すること。 - 特許庁

As a result, time can be known by the electronic clock hand display section 8, and information can be displayed on both of the first and second liquid crystal display sections 9, 10, thus displaying more information as compared with displaying information only at the first liquid crystal displays section 9 and achieving multifunctional display.例文帳に追加

従って、指針表示部８で時刻を知ることができるほか、第１、第２液晶表示部９、１０の両方に情報を表示させて見ることができ、これにより第１液晶表示部９のみで情報を表示する場合に比べて、より多くの情報を表示することができると共に多機能表示ができる。 - 特許庁

In this circuit, the connection to a sampling register SMR is controlled by dividing it into the first half and the second half by providing switches SW1, SW2 in the bisected routes of a clock line CL supplying clocks to the SMR and by providing switches SW11, SW12 in the routes of a data bus line DL supplying data to the SMR similarly.例文帳に追加

サンプリングレジスタＳＭＲへクロックを供給するクロックラインＣＬを２分割して経路にスイッチＳＷ１、ＳＷ２を設け、同様にデータを供給するデータバスラインＤＬの経路にスイッチＳＷ１１、ＳＷ１２を設け、サンプリングレジスタＳＭＲへの接続を前半と後半とで分割して制御する。 - 特許庁

The operation state measuring unit 123 measures a character input speed and a character input frequency using a key input unit 103 by a user in the character input operation state, the power control unit 104 controls the operation clock and the voltage of the character input control unit 121 based on the speed and the frequency.例文帳に追加

操作状態計測部１２３は、文字入力操作状態として、利用者によるキー入力部１０３を用いた文字入力の速度や文字入力の頻度を計測し、これら速度や頻度を元に、電源制御部１０４は、文字入力制御部１２１の動作クロックおよび電圧を制御する。 - 特許庁

To provide a phase locked loop oscillation circuit that smoothly locks together a synchronizing signal of a received image signal even on the occurrence of a VTR signal whose horizontal synchronizing signal is partially changed or of switching of input image signal at a transmitter side and generates a sampling clock so as not to cause a reproduction error at a decoder of a receiver side.例文帳に追加

送信側で、水平同期が部分的に変化するＶＴＲの信号又は入力画像信号の切替え等が発生しても、引き込みを円滑に行い且つ受信側で復号化装置に再生エラーが発生しないように標本化クロックを発生する標本化回路の位相同期発振回路を提供する。 - 特許庁

When testing the chip, the performance measuring circuit so measures such performances of the circuit function module as its operational speed and consuming power as to store the performance data in the corresponding storage-table circuit, and the storage-table circuit so measures the data amount fed to the circuit function module as to select its optimal clock frequency, power-supply voltage, and board bias.例文帳に追加

チップテスト時に、性能測定回路が回路機能モジュールの動作速度、消費電力などの性能を測定し該当する記憶テーブル回路に性能データを記憶させ、記憶テーブル回路は該当する回路機能モジュールに供給されるデータ量を計測して最適なクロック周波数、電源電圧、基板バイアスを選択する。 - 特許庁

Furthermore, the data collection device allocates the node information included in the failure list distributively to each of clocks obtained from the total number of nodes of the network and the number of nodes collectable by a clock unit and corresponding to the number of clocks which is less than the predetermined number of clocks, and creates a collection list for determining the data collection order of the next cycle.例文帳に追加

また、データ収集装置は、ネットワークの全ノード数及びクロック単位で収集可能なノード数から求められる、所定クロック数より少ないクロック数に対応する各クロックに、失敗リストに含まれるノード情報を分散して割り当てて、次周期のデータ収集順序を決定する収集リストを生成する。 - 特許庁

A solid-state imaging apparatus includes: the plurality of pixels arranged in a first pixel region 1 which is not light-shielded and a second pixel region 2 which is light-shielded, and including a photoelectric converting means for converting an optical signal into an electric signal; and a scanning means for selectively scanning the plurality of pixels by a pixel selecting signal 5 synchronized with a clock signal.例文帳に追加

遮光されていない第１の画素領域１と、遮光されている第２の画素領域２とに配置され、光信号を電気信号へ変換する光電変換手段を有する複数の画素と、クロック信号に同期した画素選択信号５により複数の画素を選択して走査する走査手段と有する。 - 特許庁

When data volume to be stored in the buffer 8 is reduced due to jitter in the received image data or clock asynchronization (frequency deviation) between the transmitting side and the receiving side and an underflow inclination is generated, slow reproduction or a display image is freezed for a short period, the data volume to be stored in the buffer 8 is increased to solve the underflow inclination.例文帳に追加

受信映像データでのジッタや送信側と受信側のクロックの同期ずれ（周波数のずれ）により、バッファ８で蓄積データ量が減少し、アンダーフローの傾向になると、短い期間、スロー再生または表示画像をフリーズし、バッファ８での蓄積データ量を増加させてアンダーフロー傾向を解消する。 - 特許庁

A counting section 3 for counting the laps of a pulse signal in a pulse delay circuit 2 comprises a plurality of sub counters (first and second counters 31, 32) connected in series such that the most significant bit output of the first counter 31 (lower sub counter) is an operation clock CK2 for the second counter 32 (higher sub counter).例文帳に追加

パルス遅延回路２でのパルス信号の周回数をカウントするカウント部３を、複数の部分カウンタ（第１および第２カウンタ３１，３２）で構成し、第１カウンタ３１（下位の部分カウンタ）の最上位ビットの出力が第２カウンタ３２（上位の部分カウンタ）の動作クロックＣＫ２となるように直列接続する。 - 特許庁

The physical random number generator 1 is provided with a control circuit 6 which sequentially holds the parallel random number in the registers 5 every time the parallel random number is generated, reads out the parallel random number from the registers 5 according to a readout clock signal to output, and shifts the parallel random number from another register 5 into a register 5 having completed reading, thereby updating the contents thereof sequentially.例文帳に追加

パラレル乱数が生成される度にレジスター５に順次パラレル乱数を保持し、かつ、読出しクロック信号に応じてレジスター５からパラレル乱数を読み出して出力するとともに、読み出しの終了したレジスター５に他のレジスター５からパラレル乱数をシフトさせて内容を逐次更新する制御回路６を備える。 - 特許庁

Actual distribution of operators is currently be studied. Conceivably, they might be located in a single site, or respond uniformly from multiple sites, or be part of facilities that already work round the clock, or workers with mobile phones from a single location might respond.例文帳に追加

オペレーターについては、単独事業所に駐在している場合のほか、複数の事業所について一括で対応する場合、24時間体制の既存施設と兼務する場合、単独事業所で携帯電話等を所持した職員が対応する場合等が考えられるが、具体的な配置の在り方については、今後検討 - 厚生労働省

Since the reference clock signal 3 is low frequency, when the oscillated frequency of a voltage control oscillator 12 reaches the minimum of the input voltage to the oscillated frequency characteristics, a selection signal 7 is outputted by a frequency detector circuit 9 so that a selector circuit 8 may select a signal from flip-flop circuit 4.例文帳に追加

基準クロック信号３が低周波数のため、電圧制御発振器１２の発振周波数が入力電圧対発振周波数特性の下限に達した場合は、周波数検出回路９により、セレクタ回路８がフリップフロップ回路４からの信号を選択するようにセレクト信号７を出力する。 - 特許庁

To accurately receive a data pulse signal without any malfunction even by an asynchronous type transmission and reception device having an oscillation circuit on a transmission device side and on a reception device side respectively even if the phase of clock pulses of the reception device side leads or lags behind that of the data pulse signal from the transmission device side.例文帳に追加

送信装置側と受信装置側にそれぞれ発振回路を有している非同期型の送受信装置の場合でも、送信装置側からのデータパルス信号に対して受信装置側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずにデータパルス信号を正確に受信できるようにすること。 - 特許庁