「memory」に関連した英語例文の一覧と使い方(993ページ目) - Weblio英語例文検索

To avoid excessive increase of the size of the chip layout by providing an extension memory area inside a ferroelectric memory apparatus for utilizing a conventional control circuit as is, and arranging another control circuit only for special functions.例文帳に追加

強誘電体メモリ装置の内部に拡張メモリ領域を備え、従来の制御回路をそのまま利用することができ、特殊な機能のためにのみ別の制御回路を配置することにより、チップのレイアウトの大きさが過度に増加しないようにする。 - 特許庁

To provide an ink container having a memory element constituted so as to be capable of efficiently storing the data related to the ink container such as the residual amt. of ink in the memory element while reducing cost and a printing apparatus using this ink container.例文帳に追加

記憶素子を有するインク容器のコストを低減しつつ、記憶素子内にインク残量等のインク容器に関する情報を効率よく格納することのできるインク容器、およびそのインク容器を用いる印刷装置を提供すること。 - 特許庁

The center microprocessor programs the corresponding positions of LLMAC and the system memory buffers by a method for forming a chain which is called a linkage chain and which links the addresses of the data pumps to be processed by pointer information stored in the system memory buffer.例文帳に追加

中央マイクロプロセッサは、LLDMACおよびシステムメモリバッファの対応する位置を、連結チェーンと呼ばれる処理すべき各データポンプのアドレスを連結するチェーンがシステムメモリバッファ内に格納されるポインタ情報によって形成されるようなやり方にてプログラムする。 - 特許庁

In a nonvolatile memory cell which includes a MONOS transistor Q_1 for memory and a MIS transistor Q_2 for cell selection, a nitrogen introduced region 20 wherein nitrogen is introduced is formed in alignment with the gate electrode 8 of the MONOS transistor Q_1.例文帳に追加

メモリ用のＭＯＮＯＳ型トランジスタＱ_1とセル選択用のＭＩＳ型トランジスタＱ_2とを含む不揮発性メモリセルにおいて、ＭＯＮＯＳ型トランジスタＱ_1のゲート電極８に整合して、窒素を導入した窒素導入領域２０を形成する。 - 特許庁

To disclose a technology that can independently control bank interleave by realizing a memory interleave structure using a nonvolatile ferroelectric register in particular about an interleave controller using a nonvolatile ferroelectric memory.例文帳に追加

本発明は不揮発性強誘電体メモリを利用したインタリーブ制御装置に関し、特に不揮発性強誘電体レジスタを用いたメモリインタリーブ構造を具現して独立的にバンクのインタリーブを制御することができるようにする技術を開示する。 - 特許庁

At this time, the mantissa in the Little Endian form is stored in a 1st memory word between word borders 430 and 432 and the exponent and sign are stored in a 2nd memory word between word borders 432 and 434.例文帳に追加

エンディアン制御ビットの第２状態に応じて、浮動小数点数は、仮数が完全に第１メモリワードに含まれ、符号および指数が完全に第２メモリワードに含まれるよう、リトル・エンディアン形式で第１および第２の連続するメモリワードに記憶される。 - 特許庁

The S/P converting part 103 converts the transmitting signal from a serial data format to a parallel data format, reads a re-sending signal twice out of a memory in first re-sending and reads the re-sending signal four times from the memory in second re-sending.例文帳に追加

Ｓ／Ｐ変換部１０３は、送信信号をシリアルデータ形式からパラレルデータ形式に変換するとともに、１回目の再送の時には再送信号をメモリより２回読み出し、２回目の再送の時には再送信号をメモリより４回読み出す。 - 特許庁

A game program issues a connecting order from a control section for connecting a game machine to a server and then stores real-time information of the server in a memory unit 2 and causes the control section 1 to recognize the real-time information data stored in the memory unit 2.例文帳に追加

本ゲームプログラムでは、ゲーム機をサーバに接続するための接続命令が制御部から発行された後に、サーバのリアルタイム情報が記憶部２に格納され、記憶部２に格納されたリアルタイム情報データが制御部１に認識される。 - 特許庁

In each game machine, when updated game data after moving the character or the like by data communication are written to a backup memory, the updated game data are written to the backup memory by dividing the data into two parts and separately writing respective parts in first write processing and second write processing.例文帳に追加

各ゲーム機では、データ通信によってキャラクタ等を移動した後の更新後のゲームデータをバックアップメモリに書き込むときに、更新後のゲームデータが、第１書き込み処理と第２書き込み処理の２回に分けてバックアップメモリに書き込まれる。 - 特許庁

A program counter switching part 109 is controlled so that an address value of the program counter 101 is selected when the address of the memory 117 is detected in the program counter 101 and an address value of the program counter 108 for test when the address of the external memory is detected in a test mode.例文帳に追加

プログラムカウンタ切替部109は、テストモード時に、プログラムカウンタ101にメモリ117のアドレスを検出したとき、プログラムカウンタ101のアドレス値を選択し、プログラムカウンタ101に外部メモリのアドレスを検出したとき、テスト用プログラムカウンタ108のアドレス値を選択するよう制御する。 - 特許庁

When the computer system accepts directions of memory dump, the read cache domain and write cache domain which completes write-in to the data storing part 25 among the write cache domain are assigned as a dump cache domain 23d which maintains the dumped memory contents temporarily.例文帳に追加

メモリダンプの指示があった場合に、リードキャッシュ領域と、ライトキャッシュ領域の内でデータ格納部２５への書き込みが終了しているライトキャッシュ領域とを、ダンプするメモリ内容を一時保持するダンプキャッシュ領域２３ｄとして割り当てる。 - 特許庁

In the case that received image data include raster image data and the rotation of the raster image data is required, a memory consumption capacity required for printing out the image data including a work memory capacity required for rotating the image data is obtained at the analysis of the received image data.例文帳に追加

入力画像データがラスタイメージデータを含み、かつ、その回転が必要である場合、入力画像データの解析時に、当該画像の回転に必要な作業用メモリ容量を含む、当該画像印字に要するメモリ消費量を求める。 - 特許庁

To solve problems of the conventional searching apparatus that it is difficult to obtain the same access time at all times when a block unit is adaptively changed and wasteful accesses to a frame memory are caused since read positions of pixel data used for searching a motion vector from the memory are complicated.例文帳に追加

従来は動きベクトル探索のために用いる画素データのメモリからの読み出し位置が複雑で、ブロック単位が適応的に変化されると常に同じアクセスタイムを得ることが困難であり、また、フレームメモリへのアクセスに無駄が生じる。 - 特許庁

The phase adjustment circuit uses separate memories 7, 11 to carry out clock synchronization with respect to a reference clock signal and phase adjustment to a reference synchronizing signal so that a low cost SDRAM or FPGA built-in memory can be employed for the line memory 11.例文帳に追加

基準クロック信号に対するクロック同期と、基準同期信号に対する位相調整とを、別々のメモリ７，１１により行う様にして、ラインメモリ１１を、安価なＳＤＲＡＭやＦＰＧＡ内蔵のメモリを使用することができる。 - 特許庁

To provide a semiconductor memory device such as a flash memory device for obtaining a program verification voltage that is requested by a program verification operation without any charge loss when an operation mode changes from program operation to the program verification operation.例文帳に追加

プログラム動作からプログラム検証動作へ動作モードが変化する時電荷損失なしでプログラム検証動作で要求されるプログラム検証電圧を得られる半導体メモリ装置、一具体例としてはフラッシュメモリ装置を提供すること。 - 特許庁

To provide a semiconductor memory in which read-out fault caused by overshoot of a data signal can be prevented even if a reference signal giving reference when a logic value of a data signal from a memory cell is discriminated is constantly generated.例文帳に追加

メモリセルからのデータ信号の論理値を判定する際の基準を与える参照信号を定常的に発生させておいても、データ信号のオーバーシュートによる読み出し障害を回避することが可能な半導体記憶装置を提供すること。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

In five memory cells corresponding to the ROM code '1' out of eight memory cells belonging to m-th row, a part 2m projecting in the Y direction from a trunk part 1 toward each drain region 3m is formed in a source line SLa.例文帳に追加

第ｍ行に属する８個のメモリセルのうちＲＯＭコード「１」に対応する５個のメモリセルにおいて、ソースラインＳＬａには、幹部１から各ドレイン領域３ｍに向かってＹ方向に突出する突出部２ｍがそれぞれ形成されている。 - 特許庁

To provide a method for controlling a non-volatile semiconductor memory having a floating gate by which the dispersion of the threshold values of each cell in a memory cell array can be suppressed, the controllability of threshold distribution can be improved, and program speed can be improved.例文帳に追加

浮遊ゲートを有する不揮発性半導体メモリにおいて、メモリセルアレイ内の各セルの閾値のばらつきの抑制と、閾値分布の制御性の向上と、プログラム速度の向上を図れる不揮発性半導体メモリの制御方法を提供する。 - 特許庁

Similarly, in four memory cells corresponding to the ROM code '1' out of eight memory cells belonging to n-th row, a part 2n projecting in the Y direction from a trunk part 1 toward each drain region 3n is formed in the source line SLa.例文帳に追加

同様に、第ｎ行に属する８個のメモリセルのうちＲＯＭコード「１」に対応する４個のメモリセルにおいて、ソースラインＳＬａには、幹部１から各ドレイン領域３ｎに向かってＹ方向に突出する突出部２ｎがそれぞれ形成されている。 - 特許庁

In a semiconductor circuit(MCP) having the flash memory chip 6 and CPU chip 4 mounted on one package, a signature code read out of the flash memory chip 6 and a security resetting data inputted from an outside are compared by a comparison register 4f.例文帳に追加

フラッシュメモリチップ６とＣＰＵチップ４とを１つのパッケージに実装した半導体集積回路（ＭＣＰ）において、フラッシュメモリチップ６から読み出したシグネチャコードと、外部から入力されたセキュリティ解除用データとがコンペアレジスタ４ｆにより比較される。 - 特許庁

This device is equipped with replaceable consumables having memory tags which information can be read from and written to by radio and a control part which conducts a specific job for image formation and controls the reading and writing of data from and to the memory tags through a reader writer.例文帳に追加

無線により情報の読み出し／書き込みが可能なメモリタグを有する交換可能な複数の消耗品と、画像形成の所定のジョブとメモリタグに対しリーダ／ライタを介してデータの読み出し／書き込み制御を行う制御部とを備える。 - 特許庁

Diffused layers 4 are formed on each side of the control gate 3 on the silicon substrate 1 through ion implantation to serve as a source region and a drain region for the formation of a memory transistor, and thus a MONOS- type semiconductor nonvolatile memory device is fabricated.例文帳に追加

コントロールゲート３の両側の部分のシリコン基板１に、イオン注入によりソース領域およびドレイン領域としての拡散層４を形成してメモリトランジスタを形成し、ＭＯＮＯＳ型半導体不揮発性記憶装置を製造する。 - 特許庁

When compression musical data stored in a memory card 30 is reproduced, the CPU 21 reads management data (FAT) from a memory card 30 before reproduction for analysis, and gives sector order information to a DSP 25a based on the analysis result.例文帳に追加

メモリカード３０に記憶された圧縮音楽データを再生する際に、再生に先立ちＣＰＵ２１がメモリカード３０から管理データ（ＦＡＴ）を読み出して解析し、この解析結果に基づいてセクタ順序情報をＤＳＰ２５ａに与える。 - 特許庁

Based upon memory information of a specified external memory means 113, which is connected with the connection means 110M, a function limit means 110H provides limits to information processing functions (image processing functions and other functions) executed by start-up of any software.例文帳に追加

機能制限手段１１０Ｈは、接続手段１１０Ｍへ接続された所定の外部記憶手段１１３の記憶情報に基づいて、任意のソフトウェアの起動により実施される情報処理機能（画像処理機能等）に対して制限を与える。 - 特許庁

The control program 22 accesses to a final address assumed as the capacity of the flash memory and an address exceeding the final address by using the code set thus determined, and the storage capacity of the flash memory is established according to success or failure in the access (Sequence 4 to 7).例文帳に追加

制御プログラム２２は、前述で決定したコードセットを用い、フラッシュメモリの容量として想定される最終アドレスや、最終アドレスを超えるアドレスについてアクセスを行い、その成否により、フラッシュメモリの記憶容量を確定する（シーケンス▲４▼〜▲７▼）。 - 特許庁

To provide a new method for evaluating characteristics of a ferroelectric material which is capable of easily evaluating the characteristics of a micro region of ferroelectric material such as an LSI memory using the ferroelectric material as a memory medium with high resolution at a high speed.例文帳に追加

強誘電体特性を評価する新たな方法を提供し、強誘電体材料をメモリー媒体とするＬＳＩメモリーのような微小領域の強誘電体特性を高速に、高分解ので、かつ、簡易に評価できる方法を提供する。 - 特許庁

When an engineer who visits the installed place of the terminal 10-k for the remote conference inserts an SD memory card to the card slot of the terminal 10-k for the remote conference, an ID intrinsic to the terminal 10-k is stored in the SD memory card 90.例文帳に追加

遠隔会議用端末１０−ｋの設置先を訪れたエンジニアが、その遠隔会議用端末１０−ｋのカードスロットにＳＤメモリカードを挿入すると、その端末１０−ｋに固有のＩＤがＳＤメモリカード９０に記憶される。 - 特許庁

The information communication terminal 100 comprises a CPU 110; a main operation section 120 for accepting the input of an instruction; a flush memory 144 for storing the play list; and a memory card drive section 180 for accepting the attachment of a removable recording medium.例文帳に追加

情報通信端末１００は、ＣＰＵ１１０と、指示の入力を受け付けるメイン操作部１２０と、プレイリストを格納するフラッシュメモリ１４４と、着脱可能な記録媒体の装着を受け付けるメモリカード駆動部１８０とを備える。 - 特許庁

A control part 105 controls an external memory control part 102 so as to supply contents data Dc stored in an external memory 2 to a reproduction part 103 if detecting switching to an imaging mode, and makes the reproduction part 103 reproduce the contents data Dc.例文帳に追加

制御部１０５は、撮像モードへの切換を検知すると、外部メモリ２に格納されたコンテンツデータＤｃが再生部１０３に供給されるように外部メモリ制御部１０２を制御し、コンテンツデータＤｃを再生部１０３に再生させる。 - 特許庁

In the judging device 2, the number of printed sheets stored in a memory chip 90, that is, the number of printed sheets in accordance with the residual toner amount in the process cartridge 46 with the attached memory chip 90 is input by the reading part 400 of a judgement program 4.例文帳に追加

判定装置２において、判定プログラム４の読込部４００は、メモリチップ９０に記憶されている印刷枚数であって、このメモリチップ９０が取り付けられていたプロセスカートリッジ４６のトナー残量に応じた印刷枚数を入力する。 - 特許庁

Security protection of the data is enabled by a fact that read data of the nonvolatile memory 1-1 are scrambled by a data scramble circuit 1-5 and outputted to the outside by the contents of a security bit 1-3 provided in the nonvolatile memory 1-1.例文帳に追加

不揮発メモリ１−１内に設けられた、セキュリティービット１−３の内容により、不揮発メモリ１−１の読み出しデータが、データスクランブル回路１−５によりスクランブルされ外部に出力されることにより、データの機密保護を可能とする。 - 特許庁

To provide a method of controlling an image forming apparatus capable of avoiding a condition that a life of an external memory device is ended during the using of the image forming apparatus and extending the life of the external memory device and to provide the image forming apparatus.例文帳に追加

画像形成装置の使用中に外部記憶装置が寿命となる事態を回避することができるとともに、外部記憶装置の長寿命化を図った画像形成装置の制御方法および画像形成装置を提供する。 - 特許庁

To provide a semiconductor memory device having circuit constitution in which stress is not applied to ferroelectric capacitors even if the other element of a memory cell is driven by controlling a signal applied to a word line, plate line, and a bit line at the time of test of stress.例文帳に追加

ストレス試験時に、ワード線、プレート線及びビット線にかかる信号を制御することにより、メモリセルの他の素子を駆動しても、強誘電体キャパシタにはストレスがかからないようにする回路構成を有する半導体記憶装置を提供する。 - 特許庁

A sound source driver 140 reads the performance data from the memory 160, reads the correction data from the memory 170 and corrects the velocity of the performance data by substituting the performance data and the correction data into a prescribed equation.例文帳に追加

音源ドライバ１４０は、ＳＭＦメモリ１６０から演奏データ読み出すとともに、ＤＢメモリ１７０から補正データを読み出し、さらに、当該演奏データおよび補正データを所定の演算式に代入することにより演奏データのベロシティを補正する。 - 特許庁

In the memory 32, the quantity of current flowing from one source/drain diffusion region 13 to the other source/drain diffusion region 13 upon application of a voltage to the gate electrode 3 can be varied depending on the quantity of charges held in the memory function body 25.例文帳に追加

半導体記憶素子３２では、メモリ機能体２５に保持された電荷の多寡により、ゲート電極３に電圧を印加した際の一方のソース／ドレイン領域１３から他方のソース／ドレイン領域１３に流れる電流量を変化させ得る。 - 特許庁

The IO interface circuit 12 can be connected to a memory interface circuit 21 of the host 20 and applies a protocol of the parallel interface for communication with the HDC unit 112 and applies a protocol of a serial interface for communication with the memory interface circuit 21, respectively.例文帳に追加

ＩＯインタフェース回路１２は、ホスト２０のメモリ用インタフェース回路２１と接続可能であり、ＨＤＣユニット１１２との通信にはパラレルインタフェースのプロトコルを、メモリ用インタフェース回路２１との通信にはシリアルインタフェースのプロトコルを、それぞれ適用する。 - 特許庁

To provide a semiconductor memory device capable of relieving a defective cell surely even if causing the program mistake of a fuse in the semiconductor memory device in which redundancy information is data-compressed and stored in a fuse set.例文帳に追加

リダンダンシ情報をデータ圧縮してヒューズセットに記憶する半導体記憶装置において、ヒューズのプログラムミスが生じた場合においても、不良セルを確実に救済することが可能な半導体記憶装置を提供することを目的とする。 - 特許庁

The data storage deletion processing circuit 25 creates a recording signal for selectively recording first type data or second type data selected by the menu selection key 14 and the data storage deletion key 17 into a first data memory 23 or a second data memory 24.例文帳に追加

データ保存消去処理回路２５は、メニュー選択ボタン１４とデータ保存消去ボタン１７とにより選択される第１種データ又は第２種データを選択的に第１データメモリ２３又は第２データメモリ２４に記録する記録信号を生成する。 - 特許庁

To provide a method of forming a floating gate of a flash-memory device capable of perfectly eliminating the influence on a moat and EFH, simplifying the manufacturing process, and solving the wafer stress by a nitride film, to effectively enhance the coupling ratio of the flash-memory device.例文帳に追加

モウト及びEFHに対する効果を完全に除去するうえ、工程の単純化及び窒化膜によるウェーハストレスを解決し、フラッシュメモリ素子のカップリング比を効果的に向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供する。 - 特許庁

To provide a nonvolatile memory element which is allowed to compensate for a cell threshold voltage in order to prevent various errors caused by fluctuation in cell threshold voltage occurring depending on characteristics of the nonvolatile memory element, and its self compensation method.例文帳に追加

不揮発性メモリ素子の特性に応じてセルしきい電圧に変動を生じることで発生する種々のエラー不良を防ぐためにセルしきい電圧を補償できるようにした不揮発性メモリ素子とその自己補償方法を提供する。 - 特許庁

on the contrary, when music of the USB memory 23 is recorded in the MD10, a MD group is made in the MD10 to be recorded corresponding to a folder to which music of the USB memory 23 belongs, and music is recorded in the corresponding MD group for each folder.例文帳に追加

逆に、ＵＳＢメモリ２３の楽曲をＭＤ１０に記録する際に、ＵＳＢメモリ２３の楽曲が属するフォルダに対応して、記録先のＭＤ１０にＭＤグループを作成し、フォルダごとに、対応するＭＤグループに楽曲を記録する。 - 特許庁

An interpolation circuit 38 creates an interpolated image between two images captured continuously by the CCD 16 based on the images stored into the image memory A 20, the image memory B 22 and the motion vectors detected by the detecting circuit 36.例文帳に追加

画像補間回路３８は、画像メモリＡ２０、画像メモリＢ２２に記憶された画像と、動き検出回路３６により検出された動きベクトルと、に基づいて、ＣＣＤ１６により連続して得られた２つの画像間の補間画像を生成する。 - 特許庁

A translation processing section I/F 74 receives data, concerning documents which a coupling I/F received from a WWW server via the Internet from a memory controller 65, translates into the language demanded by a user beforehand, etc., and answers again to the memory controller 65.例文帳に追加

翻訳処理部７４は、連結Ｉ／Ｆ７４がインターネットを通じてＷＷＷサーバから受け取った文書に係わるデータをメモリコントローラ６５から受け取り、予めユーザ等から要求された言語に翻訳し、再びメモリコントローラ６５に返信する。 - 特許庁

An interface circuit 4 is used for controlling access from a first CPU 1 and a second CPU 2 to a memory 3 and enables execution of simultaneous read/write access fro the first CPU 1 and the second CPU 2 to the memory 3.例文帳に追加

インターフェース回路４は、第１のＣＰＵ１および第２のＣＰＵ２からのメモリ３へのアクセスを制御するための回路であり、第１のＣＰＵ１および第２のＣＰＵ２からメモリ３に同時にリード・ライトアクセスを実行することを可能とする。 - 特許庁