「semiconductor processes」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

This method comprises processes for: alternately laminating multiple semiconductor layers with different etching rates; patternizing the laminated semiconductor layers through the dedicated masks; selecting and etching at least one kind of semiconductor layer to form an air gap and forming a mesa structure made up of residual semiconductor layers; and evaporating the materials with good thermal conductivity to pad the air gap.例文帳に追加

半導体基板上にエッチング比の異なる２種以上の半導体層を交互に積層する工程と、所定のマスクを用いて、積層された半導体層をパターニングする工程と、少なくとも１種以上の半導体層を選択エッチングしてエアギャップを形成することにより、残留した半導体層からなるメサ構造が形成されるようにする工程と、エアギャップが埋め込まれるように、伝熱特性の良好な物質を蒸着する工程とを含む。 - 特許庁

In the method of manufacturing the compound semiconductor board having the pn junctions using the epitaxial growth method including the selective growth process, the maximum temperature of the epitaxial growth processes after the selective growth process is made lower than that of the entire epitaxial growth processes before the selective growth process.例文帳に追加

選択成長工程を含むエピタキシャル成長法により、ｐｎ接合を有する化合物半導体基板を製造する方法において、選択成長工程より前のすべてのエピタキシャル成長工程における最高温度より、該エピタキシャル成長工程より後の工程における最高温度を低くすることを特徴とする化合物半導体基板の製造方法。 - 特許庁

In a sequence where processes from a first through a fourth are performed retaining a semiconductor substrate 3 in the chamber 5, the magnitude of the RF power is selected from P1-P4 according to each process treatment and the process treatments from the first to the fourth processes are performed in consecutive steps of 21A-21D.例文帳に追加

開示される半導体装置の製造方法は、半導体基板３をプロセスチャンバ５内に保持したままで第１〜第４のプロセス処理を施す場合、それぞれのプロセス処理に応じてその都度高周波電力Ｐ１〜Ｐ４の大きさを切り替えて、第１〜第４のプロセス処理を連続した第１〜第４のステップ２１Ａ〜２１Ｄのステップで行う。 - 特許庁

Fluorine (F) is added at the benzene ring central part in the long chain direction of an acene compound to increase stability of oxidation resistance and the like and functional groups are added at both ends in the long chain direction to increase solubility to organic solvents so that the acene compound is widely usable in production of electronic devices as an organic semiconductor not only in dry processes but also in wet processes.例文帳に追加

アセン化合物の長鎖方向のベンゼン環中心部にフッ素（Ｆ）を付加し、耐酸化性等の安定性を向上させ、かつ、長鎖方向の両端に官能基を付加して、有機溶媒への溶解性を向上させ、有機半導体としてドライプロセスだけでなくウェットプロセスでも電子デバイスの製造に広く適用するものである。 - 特許庁

An APC system 10 for controlling semiconductor device manufacturing processes collects the manufacturing data of a semiconductor device by inquiring the data to an MES/CC system 20 that manages the manufacturing, applies a filtering process to the collected manufacturing data, and using the filtered data and a specific algorithm, generates a recipe for controlling the process of a semiconductor manufacturing apparatus.例文帳に追加

半導体装置の製造プロセスを制御するＡＰＣシステム１０が、製造管理を行うＭＥＳ／ＣＣシステム２０に対して問い合わせを行って半導体装置の製造データを収集し、その収集した製造データにフィルタ処理を施して、フィルタ処理後のデータと特定のアルゴリズムとを用いて半導体製造装置の処理を制御するレシピを生成するようにした。 - 特許庁

The packaging method for flip-chip packaging a semiconductor element on the substrate comprises processes of: joining an electrode on the substrate and an electrode of the semiconductor element; and forming a film at the junction part of the electrode on the substrate and the electrode of the semiconductor element with the aid of an atmospheric pressure plasma method.例文帳に追加

半導体素子を基板上にフリップチップ実装する半導体素子実装方法において、前記基板上の電極と前記半導体素子の電極とを接合する工程と、前記基板上の電極と前記半導体素子の電極とを接合した接合部に大気圧プラズマ法にて膜を形成する工程と、を有することを特徴とする半導体素子実装方法。 - 特許庁

The semiconductor integrated circuit device 1 includes: an input means 2; a division means 4 for dividing image data input from an input means 2, into a desired size; an output means 5 which is newly disposed on a semiconductor circuit for outputting the output of one of the division means 4 to an external part; and a processing means 6 which processes the output of the other one of the division means 4 in the semiconductor circuit.例文帳に追加

入力手段２と、入力手段２から入力された画像データを所望のサイズに分割する分割手段４と、分割手段４の一方の出力を外部に出力する半導体集積回路に新たに設けた出力手段５と、分割手段４の他方の出力を半導体集積回路内で処理する処理手段６とを具備する。 - 特許庁

This method for manufacturing a semiconductor comprises processes of: preparing a semiconductor chip 10 formed with a ball bump 20 whose leveling processing has not be carried out; also preparing a substrate 30 formed with an electric connection part 32 on a surface; and mounting the semiconductor chip 10 on the substrate 30, and bringing the ball bump 20 into contact with the electric connection part 32.例文帳に追加

半導体装置の製造方法は、レベリング処理のされていないボールバンプ２０が形成された半導体チップ１０を用意する工程と、表面に電気的接続部３２が形成された基板３０を用意する工程と、半導体チップ１０を基板３０に搭載して、ボールバンプ２０と電気的接続部３２とを接触させて電気的に接続する工程と、を含む。 - 特許庁

The method for manufacturing a semiconductor light emitting element comprising processes for providing a lift-off layer including at least a crystal defect or void on a substrate; providing a layer made of a nitride semiconductor on the lift-off layer; and separating the substrate from the layer made of the nitride semiconductor.例文帳に追加

半導体発光素子の製造方法であって、基板上に結晶欠陥または空隙の少なくともいずれかを含んだリフトオフ層を設ける工程と、前記リフトオフ層の上に窒化物系半導体からなる層を設ける工程と、前記基板と前記窒化物系半導体からなる層とを分離する工程と、を備えたことを特徴とする半導体発光素子の製造方法である。 - 特許庁

The method of manufacturing the semiconductor device includes the processes of: forming a wettability improving film on a surface of a semiconductor substrate; coating a surface of the wettability improving film with a dopant diffusing agent containing dopants of a first conductivity type and a second conductivity type; and forming a dopant diffusion layer by diffusing the dopants in the semiconductor substrate from the dopant diffusing agent.例文帳に追加

半導体基板の表面上にぬれ性改善膜を形成する工程と、ぬれ性改善膜の表面上に第１導電型または第２導電型のドーパントを含有するドーパント拡散剤を塗布する工程と、ドーパント拡散剤から半導体基板にドーパントを拡散させることによってドーパント拡散層を形成する工程とを含む半導体装置の製造方法である。 - 特許庁

In the semiconductor device having fuse elements, the fuse elements are formed in a wiring layer present on the side of the lower layer than the uppermost wiring layer of the semiconductor device, and at the time point when completing the manufacturing process of the wiring layer, a fuse trimming is performed, and thereafter, the manufacturing processes of residual wiring layers are completed constitutionally.例文帳に追加

ヒューズ素子を備えた半導体装置において、前記ヒューズ素子を半導体装置における最上配線層よりも下層側の配線層にて形成し、その配線層の製造工程が完了した時点で、ヒューズトリミングを行い、その後に残りの配線層の製造工程を完了する構成とする。 - 特許庁

To provide a method of manufacturing a semiconductor device in which an overlay vernier can be formed without performing additional drain key open mask and drain key open etch processes by forming a step in a semiconductor substrate when the overlay vernier is formed and forming a hard mask having a stack layer formed thereon so that the shape of the step can be maintained.例文帳に追加

オーバーレイバーニア形成時に半導体基板に段差を形成し、段差の形態が維持され得るように上部に積層膜を形成してハードマスクを形成することで、ドレインキーオープンマスク工程とドレインキーオープンエッチ工程を別途設けるずとも、オーバーレイバーニアの形成が可能な半導体素子の製造方法を提供する。 - 特許庁

To provide a semiconductor device and its manufacturing method in which the resistance of a lower electrode for a capacitance element is lowered while excellent heat-insulating properties are ensured regarding the lower electrode, the manufacturing process of the capacitance element and the manufacturing processes of other semiconductor elements are shared and the increase of the manufacturing cost is avoided.例文帳に追加

容量素子の下部電極についてその低抵抗化を図るとともに優れた耐熱性を確保し、しかも、容量素子の製造工程と他の半導体素子の製造工程とを共有化して製造コストの上昇を抑えた、半導体装置とその製造方法の提供が望まれている。 - 特許庁

To provide a nitride semiconductor substrate, which facilitates discrimination of a protective film from other regions on the substrate and also recognizing the protective film, after growing a nitride semiconductor layer and is expected to improve the accuracy and the efficiency in manufacturing processes of light-emitting diodes, laser elements, etc., on a substrate.例文帳に追加

窒化物半導体基板において、保護膜とそれ以外の領域との識別を容易にし、窒化物半導体層を成長後の保護膜の認識を容易にし、基板上に形成する発光ダイオード、レーザ素子等の製造工程の正確性及び効率向上に期待できる窒化物半導体基板を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor element which can provide elements having various structures and various conditions by applying various conditions to a single wafer, so as to minimize the number of wafers and cost related to various process evaluations required for various processes required for manufacture of the semiconductor elements.例文帳に追加

半導体素子の製造時に必要な多様な工程に対して必要とする多様な工程評価にかかるウェーハ枚数及びコストを最小化するように１枚のウェーハに対して多様な条件を適用して多様な構造及び多様な条件を有する素子を具現しうる半導体素子の製造方法を提供する。 - 特許庁

To provide a manufacturing line of a semiconductor device or the like, that can execute processes with high resolution to semiconductor device make very fine, without being substantially affected by electromagnetic noise, viblations, and the like generated by a carrier device or the like in a charged particle beam process device, such as an SEM apparatus.例文帳に追加

ＳＥＭ装置などの荷電粒子ビームプロセス装置において、搬送装置等から発生する電磁波ノイズや振動等に対して影響を殆ど受けることなく超微細化された半導体デバイスなどに対して高分解能でプロセスを実行できるようにした半導体デバイス等の製造ラインを提供することにある。 - 特許庁

A measuring means is provided, which measures within the projection type display system the characteristics of semiconductor light emitting elements 1, 2, 3 constituting its light source; and a processing means is provided, which processes and characterizes the data measured by the measuring means for a judgement on the characteristics or state, or on changes therein, of the semiconductor light emitting elements.例文帳に追加

光源である半導体発光素子１，２，３の素子特性を当該投射型表示装置内部で測定する測定手段と、該測定手段で測定された測定データを処理・判定することにより当該半導体発光素子の特性状況もしくは特性変化を判断する処理手段とを備える。 - 特許庁

This electrode manufacturing method includes processes of: forming an impurity diffusing agent layer on a semiconductor substrate; selectively heating the impurity diffusing agent layer by using a laser to diffuse an impurity diffusing agent in the heated part into the semiconductor substrate; and removing the impurity diffusing agent layer.例文帳に追加

半導体基板上に不純物拡散剤層を形成する工程と、レーザーを使用して前記不純物拡散剤層を選択的に加熱し、加熱した部分の不純物拡散剤を前記半導体基板内に拡散させる工程と、前記不純物拡散剤層を除去する工程と、を有する電極の製造方法による。 - 特許庁

To provide a forming method for a semiconductor which can shorten an operation time and lower manufacture cost by greatly decreasing the defect density of structure defects in the semiconductor layer, especially the density of penetration dislocation, without requiring complicated processes.例文帳に追加

煩雑な工程を必要とすることなしに、当該半導体層中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を大幅に低減させることができるようにして、作業時間の短縮化を図ることができるとともに、製造コストを低減することのできる半導体層の形成方法を提供する。 - 特許庁

The control section 50 calculates the flow volume of the processed gas based on the processed result processing the semiconductor wafer W on the process condition and the gas film thickness-flow volume relational model, controls the flow adjustment portion 21-25, and processes the semiconductor wafer W while changing the flow volume of processed gas into the calculated flow volume of processed gas.例文帳に追加

制御部５０は、プロセス条件で半導体ウエハＷを処理した処理結果と、膜厚流量関係モデルとに基づいて、処理ガスの流量を算出し、流量調整部２１〜２５を制御して、処理ガスの流量を算出した処理ガスの流量に変更して半導体ウエハＷを処理する。 - 特許庁

The manufacturing method of the semiconductor integrated circuit device has processes of: removing a rear surface of a semiconductor wafer containing Si; depositing a metallic film which is oxidized more easily than Si; and thermally treating it in a range of ≤250°C and forming a compound with the metallic film between the metallic film and Si.例文帳に追加

Ｓｉを含む半導体ウエハーの裏面を除去する工程と、Ｓｉよりも酸化されやすい金属膜を成膜する工程と、２５０℃以下の温度範囲で熱処理し、金属膜とＳｉとの間に金属膜とＳｉとの化合物を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法。 - 特許庁

The semiconductor wafer W held on a chuck table 17 in such a state that it is not rotated is sent to a cutting unit 20 in which the cutter 26 rotates, and made to reciprocate to make the cutter 26 act to the semiconductor wafer W in both the processes of sending on an approach route (a first cutting process) and that on a return route (a second cutting process).例文帳に追加

バイト２６が回転する切削ユニット２０に対して、チャックテーブル１７に回転しない状態で保持した半導体ウエーハＷを送り込んで往復動させ、往路送り（第１の切削工程）、復路送り（第２の切削工程）のいずれの過程においても、バイト２６を半導体ウエーハＷに作用させる。 - 特許庁

To prevent a breakage and a chip of a substrate, by using the same apparatus continuously for processes from a grinding work to an elimination of a working distortions to the back face of the substrate, while keeping the state of suction of a semiconductor substrate to a suction chuck, without adhering a protection tape or the like to the surface of the substrate, when the semiconductor substrate is thinned.例文帳に追加

半導体基板を薄板化する際に、基板表面に保護テ−プなどを貼らずに吸着チャックに半導体基板を吸着させた状態のまま、基板裏面に対して研削加工から加工歪の除去までの工程を同一装置によって連続して行うことにより、基板の割れや欠けを防ぐこと。 - 特許庁

To provide a semiconductor device with low level noise that can be easily manufactured by simple processes, can improve a yield, and at the same time can obtain large output power as an oscillation element, and its manufacturing method, and at the same time to provide a millimeter wave band oscillator that uses the semiconductor device, and a millimeter wave band communication device.例文帳に追加

簡単なプロセスで容易に製造でき、歩留りを向上できると共に、発振素子として大きな出力パワーが得られる低位相雑音の半導体装置およびその製造方法を提供すると共に、その半導体装置を用いたミリ波帯発振器およびミリ波帯通信装置を提供する。 - 特許庁

In the process of executing the electric inspection of a semiconductor element formed in a chip area by bringing a plurality of probes of a probe card into contact with a plurality of pads respectively formed in the plurality of chip areas of a wafer among the manufacture processes of the semiconductor device, the wafer is sucked and held by an inspection stage 30.例文帳に追加

半導体装置の製造工程のうち、プローブカードの複数のプローブをウエハの複数のチップ領域にそれぞれ形成された複数のパッドに接触させてチップ領域に形成された半導体素子の電気的検査を行う工程において、ウエハを検査ステージ３０に吸着保持させる。 - 特許庁

To provide a method for manufacturing a semiconductor device for forming a nonvolatile memory transistor and a MOS field-effect transistor on an identical semiconductor substrate capable of decreasing a fluctuation in film thickness of a top film of the nonvolatile memory with the reduced number of processes and an improved yield.例文帳に追加

不揮発性メモリトランジスタとＭＯＳ電界効果トランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、工程数を削減し、歩留まりを向上させ、不揮発性メモリトランジスタのトップ膜の膜厚ばらつきを低減可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a method of forming a pattern for stably forming an accurate fine pattern to be used in semiconductor manufacturing process such as IC or the like, manufacturing of a circuit board for a liquid crystal, thermal head or the like, and other photo fabrication processes.例文帳に追加

ＩＣ等の半導体製造工程、液晶、サーマルヘッド等の回路基板の製造、さらにその他のフォトファブリケーション工程などに使用される、高精度な微細パターンを安定的に形成する為のパターン形成方法を提供する。 - 特許庁

To provide a method of detecting and analyzing foreign matter on a sample such as a semiconductor board, a liquid crystal board and the like in the stage of manufacturing processes in the same apparatus which enables accurate inspection in a short time, and an apparatus using it.例文帳に追加

製造プロセス段階の半導体基板や液晶基板などの試料上の異物検出と分析を同一装置内で行い、検査時間が短く高精度な異物検査分析方法およびそれを用いた装置を提供する。 - 特許庁

To provide an IC socket that can be inspected by the number of processes equivalent to an inspection device for pressing a conventional package and without pressing the package, and to provide an inspection device of a semiconductor device having the IC socket and the inspection method therefor.例文帳に追加

従来のパッケージを押圧する検査装置と同等の工程数で、かつパッケージを押圧することなく検査することが可能なＩＣソケット及びこれを備えた半導体装置の検査装置、並びにその検査方法を提供する。 - 特許庁

Respective elements are mounted (or arranged) on substrates 20 (20a, 20b) so that the semiconductor radiation detector 21 (or its conductor) is in close proximity to an analog ASIC 24 (or its conductor) which processes a signal detected by the detector 21.例文帳に追加

半導体放射線検出器２１と、この検出器２１の検出した信号を処理するアナログＡＳＩＣ２４との距離（導線の距離）が近接するように基板上に各素子を基板２０（２０ａ，２０ｂ）上に搭載した（レイアウトした）。 - 特許庁

To provide a semiconductor device reduced in cost, by enabling a crack to be detected when the crack occurs in an interlayer insulating film at the time of contacting of a probe needle with a bonding pad, and, by thereby improving a yield in subsequent assembling processes.例文帳に追加

ボンディング用パッドに対するプローブ針の接触時に層間絶縁膜にクラックが入った場合に、そのクラックの有無を検出できるようにし、後の組み立て時の歩留りの向上を図り、もってコストの低減化を図ること。 - 特許庁

To provide a bipolar transistor that has a low saturation voltage between the collector and emitter, has a small size, and can be manufactured by a small number of processes, and to provide a semiconductor device in which the bipolar transistor and a MOS transistor are formed on the same substrate.例文帳に追加

コレクタ−エミッタ間飽和電圧が低く、サイズか小さく、少ない工程数で製造できるバイポーラトランジスタおよびこのバイポーラトランジスタとＭＯＳトランジスタとを同一基板上に形成した半導体装置を提供する。 - 特許庁

To provide a thin film semiconductor device, a differential amplifier, and a display device, which form an n-channel TFT and a p-channel TFT suitable for circuit characteristics on a polycrystalline silicon film without complicating manufacturing processes.例文帳に追加

工程を複雑にすることなく、多結晶シリコン膜に回路特性に適したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを形成することができる薄膜半導体装置及び差動増幅回路及び表示装置の提供。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein the number of processes for forming a connection hole and a wiring trench on an insulating film composed of low permittivity insulating material is reduced, and manufacturing cost and TAT can be reduced.例文帳に追加

低誘電率絶縁材料の絶縁膜に接続孔及び配線溝を形成するための工程数を減少させ、製造コストの低減やＴＡＴの短縮を図ることができる半導体装置の製造方法を提供する。 - 特許庁

To provide a high-reliability device configuration by achieving secure element isolation by a simple technique minimizing the increase of processes without causing warpage in a substrate nor degrading crystallinity of a compound semiconductor layer on the upper side of the substrate.例文帳に追加

工程増を最小限とした簡便な手法で、基板に反りを生ぜしめることなく、また基板上方の化合物半導体層の結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い装置構成を得る。 - 特許庁

A channel stopping section 90 is formed by a plurality of impurity ion implantation processes and impurity regions 90A, 90B, 90C, and 90D in multiple stages are formed in the direction of a depth (bulk depth direction) of a semiconductor substrate 100.例文帳に追加

チャネルストップ部９０は、複数回の不純物イオン注入工程によって形成されており、半導体基板１００の深さ方向（バルク深さ方向）に多段階の不純物領域９０Ａ、９０Ｂ、９０Ｃ、９０Ｄが形成される。 - 特許庁

The surface electrode and back electrode can be simultaneously subjected to the sintering processing at high temperature (for example, 900°C or above) needed for the back Ni-based electrode to have the ohmic junction with the semiconductor substrate, so the manufacturing processes can be simplified.例文帳に追加

裏面Ｎｉ系電極が半導体基板とオーミック接合するために必要な高温（例えば９００℃以上）で、表面電極と裏面電極のシンター処理を同時に行うことができるため、製造工程が簡略化される。 - 特許庁

To provide a method for manufacturing a thin film transistor with a stable characteristic by suppressing the dispersion of etching amount of a lower layer semiconductor film in dry-etching a metallic film to form source-drain electrodes without increasing the number of manufacturing processes.例文帳に追加

製造工程数の増加なく、ソース・ドレイン電極形成のための金属膜のドライエッチングに際して、下層の半導体膜の削れ量のばらつきを抑え特性の安定した薄膜トランジスタを製造する方法を提供する。 - 特許庁

To provide a distributed feedback semiconductor laser allowed to be manufactured at high yield by using easy manufacturing processes, capable of realizing stable single vertical mode oscillation even when a large current is injected and having high slope efficiency.例文帳に追加

容易な製造プロセスを用いて歩留まり良く製造可能であって、大電流注入時においても安定した単一縦モード発振を実現でき、高いスロープ効率を有する分布帰還型半導体レーザを提供する。 - 特許庁

To provide a working method of thinning a semiconductor wafer which surely prevents the thinned wafer from breaking at working or processes thereafter, and improves the production efficiency of the device.例文帳に追加

加工時或いはその後の工程において、厚みが薄くなった半導体ウエーハの破損を確実に防止することができると共に、デバイスの生産効率を向上させることが可能な半導体ウエーハの薄肉加工方法を提供する。 - 特許庁

To provide an apparatus and a method capable of accurately inspecting very small foreign matter and pattern defects which occur in manufacturing processes at high speed in a device manufacturing process for forming circuit patterns on substrates of semiconductor devices etc.例文帳に追加

半導体デバイス等の基板上に回路パターンを形成するデバイス製造工程において、製造工程中に発生する微小な異物やパターン欠陥を、高速で高精度に検査できる装置および方法を提供すること。 - 特許庁

To provide a semiconductor testing apparatus that reduces the number of unusable tester pins even when a pin multiplex function is used, and also reduces the number of processes for creating data necessary for generation of a test signal.例文帳に追加

ピンマルチプレクス機能を用いる場合であっても使用不可となるテスタピンの数を減らすことができ、且つ試験信号の生成に必要なデータ作成の作業工数を低減することができる半導体試験装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor element which can planarize a device region, without the further addition of processes to a conventional STI formation process flow, and to provide a photomask which is used for the manufacturing method.例文帳に追加

従来のＳＴＩ形成工程フローに対して新たな工程を追加することなく、デバイス領域の平坦化を図ることが可能な半導体素子の製造方法、およびその製造方法に用いられるフォトマスクを提供する。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の大きな増加なくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁