「semiconductor processes」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide an adhesive sheet for laser machining whereby cutting such a machined object as a semiconductor wafer by using a laser beam, the cutting of a base-material film itself is so minimized, and the local sticking of the base-material film to a machining table is so prevented as to be able to perform easily and efficiently the processes followed thereafter.例文帳に追加

レーザ光を用いて半導体ウェハ等の被加工物を切断する場合に、基材フィルム自体の切断を最小限にとどめ、基材フィルムの加工用テーブルへの局所的な付着を防止して、その後の工程を容易かつ効率よく行うことができるレーザ加工用粘着シートを提供することを目的とする。 - 特許庁

A planar magnetic element 22 and an integrated circuit 21 are joined together through the intermediary of an insulating film with a contact hole 6 so as to electrically connect the planar magnetic element 22 to the integrated circuit 21 integrally, where the side wall of the contact hole 6 is forward tapered, by which a semiconductor device of this constitution can be lessened in number of processes and fraction defective.例文帳に追加

集積回路２１上に平面型磁気素子２２を電気的に接続して一体型にするために、両者をコンタクトホール６を有する絶縁膜を介して接合するとき、そのコンタクトホール６の側壁形状が順傾斜を持つようにすることで、工程を減らし良品率を高める。 - 特許庁

A method of manufacturing a semiconductor device comprises processes of forming a wiring, providing an Al oxide film 4 on the Al alloy film 3, forming a Ti film 5 on the Al oxide film 4, and depositing a TiN film 7 on the Ti film 5.例文帳に追加

本発明に係る半導体装置の製造方法は、配線を形成する工程を備えており、Ａｌ合金膜３上にＡｌ酸化被膜４を形成する工程と、このＡｌ酸化被膜４上にＴｉ膜５を形成する工程と、このＴｉ膜５上にＴｉＮ膜７を形成する工程と、を具備するものである。 - 特許庁

With respect to manufacturing of the variable curvature mirror device, a single crystal silicon wafer and an SOI wafer are available as a starting material of the thin base plate (1), and a manufacturing method comprising manufacturing processes using individual or combination of techniques such as semiconductor processing techniques and MEMS is applicable.例文帳に追加

この可変曲率ミラーデバイスの製造に当たっては、基材薄板（１）の出発原料として単結晶シリコンウェハ、ＳＯＩウェハが使用可能であり、半導体加工技術、ＭＥＭＳなどの技術を個々にまたは組み合わせた製造プロセスからなる可変曲率ミラーデバイスの製造方法が適用可能である。 - 特許庁

To provide a method for measuring the quake of an ingot in a CZ type semiconductor single crystal pulling device, wherein the method uses a dummy ingot, enables the accurate measurement of the quake width of the ingot by the use of numerical values, and further enables the separated measurements of the quake characteristics at respective processes with the growth of the ingot, and to provide the device therefor.例文帳に追加

ＣＺ式半導体単結晶引上装置において、インゴットの振れ幅を数値によって正確に測定することができるとともに、インゴットの成長に伴った各工程における振れ特性を個別に測定可能とした、ダミーインゴットを用いたインゴットの振れ測定方法とその装置を提供する。 - 特許庁

To obtain a semiconductor device whose operating characteristic and reliability are enhanced, whose power consumption is lowered, in which the number to processes is reduced, whose production costs are lowered and whose yield is enhanced by a method wherein the structure of thin-film transistors(TFTs) arranged in various circuitsd is made proper according to the function of the circuits.例文帳に追加

各種回路に配置されるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。 - 特許庁

To provide a resin paste for die bonding which can be easily supplied/applied by a printing method to a substrate to which a semiconductor chip needs to be pasted at a comparatively low temperature, enables following processes even when time is shortened and working temperature is lowered in transition to a B stage, and causes less volatile matter content in the transition to the B stage.例文帳に追加

比較的低い温度で半導体チップを貼り付ける必要がある基板に対して、印刷法によって容易に供給・塗布でき、かつＢステージ化における時間短縮、作業温度を低温化しても、以降の工程が可能であり、さらにＢステージ化における揮発分が少ないダイボンディング用樹脂ペーストを提供する。 - 特許庁

To provide a method of forming nickel silicide which can reduce the number of processes for forming nickel silicide capable of being used for various purposes in the semiconductor and advanced packaging technology such as formation of gate electrodes, ohmic contacts, interconnection lines, Schottky barrier diode contacts, photovoltaics, solar cells and optoelectronic components.例文帳に追加

半導体及び先端実装技術、例えば、ゲート電極、オーミック接触、相互接続ライン、ショットキー障壁ダイオード接触、光起電力、太陽電池及び光電子部品形成などにおける様々な目的のために使用されうるケイ化ニッケルの形成工程数を削減する形成方法を提供する。 - 特許庁

To provide an adhesive resin film capable of preventing cell crack generated in a laminate process that is one among manufacturing processes of a solar cell module using a thinned cell, and of reducing false mounting between the solar battery cell and a light emitting element, and between the cell and an adhesive resin, and to provide a manufacturing method of a semiconductor module.例文帳に追加

薄型化されたセルを用いた太陽電池モジュール製造工程の一つであるラミネート工程において発生するセル割れを防止し、かつ、太陽電池セルや発光素子と接着樹脂との実装不良を低減することができる、接着樹脂フィルムおよび半導体モジュールの製造方法を提供すること。 - 特許庁

To solve the problem wherein a via land is prevented from being mistaken (mistake) for an alignment mark so as to eliminate a misalignment independently of a state of interconnect lines connected to the via land, when the installation position and direction of a wiring board are measured using the wiring board in processes of assembling and mounting the semiconductor device.例文帳に追加

半導体装置の組み立てや実装工程において、アライメントマークを使って配線基板の設置状態の位置、方向を測定する際に、ビアランドに接続する配線の状態に係わらず、ビアランドをアライメントマークと誤って認識すること（誤認識）を防止し、位置あわせ不良を解消することを目的とする。 - 特許庁

To provide a method for manufacturing a semiconductor device which simplifies manufacturing processes and reduces manufacturing costs by primarily omitting a difficult process such as a process for forming a resist of a given shape on the surface of a substrate having a through hole, and prevents reduction in yield caused by residues of the resist or the like.例文帳に追加

主として、貫通穴が形成された基板表面への所定形状のレジストの形成等の困難な工程を省略して製造工程の簡略化を図るとともに製造コストを低下させ、更にはレジストの残渣等の原因による歩留まりの低下を起こすことがない半導体装置の製造方法を提供する。 - 特許庁

To provide a porous substrate used as a base substrate for growing GaN crystals, which enables epitaxial growth of GaN single crystals through a conventional crystal-growth process but with a smaller defect density than that of a conventional one, a substrate onto which a GaN semiconductor is mounted and their manufacturing processes.例文帳に追加

従来の結晶成長方法がそのまま適用可能で、かつ従来よりも大幅に欠陥密度の少ないＧａＮ単結晶のエピタキシャル成長を可能とするＧａＮ結晶成長用下地基板としての多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法を提供する。 - 特許庁

To provide such a transistor structure that can make a nonvolatile memory semiconductor device, having a flash memory section in which a memory transistor and a select transistor are formed and a logic section, in which a peripheral circuit transistor is formed on the same substrate to operate at high speed by suppressing the gate depletion, particularly in, the select transistor without making the processes complicated.例文帳に追加

メモリトランジスタとセレクトトランジスタとが形成されたフラッシュメモリ部と周辺回路トランジスタが形成されたロジック部とを同一基板上に有する不揮発性メモリ半導体装置において、工程を煩雑化することなく、特にセレクトトランジスタにおけるゲート空乏化を抑制し、高速動作可能なトランジスタ構造を提供する。 - 特許庁

Various processes of applying a wire solder on the works 3, mounting semiconductor elements on the works 3 and unloading the works 3 from the transfer passage to house are carried out, while works 3 fed onto a transfer passage 6 by a feed station 1 are fed successively and intermittently pitch by pitch by a transfer unit 2.例文帳に追加

供給ステーションＩで供給された搬送路６上のワーク３を搬送装置２により順次１ピッチずつ間欠送りしながら、各作業、即ちワーク３上にワイヤはんだを塗布したり、該ワーク３上に半導体素子を装着したり、該ワーク３を搬送路６上から取出して収納したりする。 - 特許庁

To provide a pickup device, etc. capable of preventing an increase of manufacturing processes, an increase of manufacturing costs and upsizing as pickup by preventing an increase of error rate resulting from difference in positions of light emission points by each of a plurality of semiconductor laser elements without being accompanied by physical addition of components to the conventional pickup.例文帳に追加

従来のピックアップに対して物理的な部品の追加を伴うことなく、複数の半導体レーザ素子毎の発光点の位置の相違に起因するエラーレートの増大等を防止することで、製造工程の増大、製造コストの増大並びにピックアップとしての大型化を防止することが可能なピックアップ装置等を提供する。 - 特許庁

A method of manufacturing the electronic device includes the processes of: forming a first resin portion 141' which is heated to foam on the circuit board 110; forming a second resin portion 142' over the first resin portion; and arranging the semiconductor device 120 having a bonding material 132 over the second resin portion.例文帳に追加

電子装置の製造方法は、回路基板１１０上に加熱により発泡する第１の樹脂部１４１’を形成する工程と、第１の樹脂部の上方に第２の樹脂部１４２’を形成する工程と、第２の樹脂部の上方に、接合材１３２を備える半導体装置１２０を配置する工程とを有する。 - 特許庁

To provide a non-organic solvent type resist stripper composition with which resist residue produced during wiring in the manufacturing processes of a device circuit or the like for a semiconductor or a liquid crystal can be removed with high performance as well as corrosion of a metal thin film such as aluminum wires on a substrate can be favorably prevented.例文帳に追加

半導体又は液晶用の素子回路等の製造工程における配線形成時に生成するレジスト残渣を高性能で除去することができるとともに、基板上のアルミニウム配線等の金属薄膜の腐食を良好に防止できる非有機溶剤型レジスト剥離剤組成物を提供する。 - 特許庁

A method for forming a plurality of transistors having first and second transistors is constituted of processes for giving a semiconductor surface, forming a gate dielectric 30 adjacent to the surface of the semiconductor 20, forming a first transistor electrode 90 having a metallic part in a relation fixed to the gate dielectric, and forming a second transistor gate having the silicide of the metallic part in the fixed relation with respect to the gate dielectric.例文帳に追加

半導体表面を与え、前記半導体２０表面に隣接したゲート誘電体３０を形成し、前記ゲート誘電体に対し固定された関係に金属部分を有する第一トランジスタゲート電極９０を形成し、そして前記ゲート誘電体に対し固定された関係に前記金属部分の珪化物を有する第二トランジスタゲート電極を形成する、工程からなる第一及び第二トランジスタを有する複数のトランジスタを形成する方法。 - 特許庁

This method of manufacturing a semiconductor device includes processes of: forming an etching mask on a processing object 10 formed of a compound semiconductor containing indium as an essential constituent element; introducing a mixture gas comprising two constituents such as hydrogen iodide gas and silicon tetrachloride gas onto the processing object 10 and converting the mixture gas to plasma; and entering the mixture gas converted to plasma into the processing object to selectively etch the processing object.例文帳に追加

この製造方法は、インジウムを必須の構成元素とする化合物半導体からなる被加工物１０の上にエッチングマスクを形成する工程と、被加工物１０の上にヨウ化水素ガスおよび四塩化ケイ素ガスの２成分からなる混合ガスを導入するとともに混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物に入射させて被加工物を選択的にエッチングする工程と、を含む。 - 特許庁

This method for manufacturing hydrogen and oxygen comprises processes of: subjecting an aqueous solution containing the semiconductor photocatalyst and an iodine compound, which can be changed from a reduced state to an oxidized state, to irradiation with light to manufacture hydrogen; and subjecting an aqueous solution containing a semiconductor photocatalyst and an iodine compound which can be changed from an oxidized state to a reduced state to irradiation with light to manufacture oxygen.例文帳に追加

）半導体光触媒及び還元状態から酸化状態に変化させることができるヨウ素化合物を含む水溶液に、光照射を行って水素を製造する工程、及び半導体光触媒及び酸化状態から還元状態に変化させることができるヨウ素化合物を含む水溶液に、光照射を行って酸素を製造する工程からなることを特徴とする水素及び酸素の製造方法。 - 特許庁

To provide a semiconductor element enhancing the reliability of data transmission in a semiconductor element operating at a high-speed and enhancing the reliability of data that may be distorted in input and output processes, by outputting a data strobe signal for data output in response to a read command, as well as data for cyclic redundancy check CRC through a pad outputting an error detection code EDC according to an operation mode.例文帳に追加

高速で動作する半導体素子において、データ伝達の信頼性を高め、動作モードに応じて誤り検出符号ＥＤＣを出力するパッドを介して巡回冗長検査ＣＲＣ用データだけでなく、読み出し命令に対応して出力されるデータのためのデータストローブ信号を出力することにより、入出力の過程で歪み得るデータの信頼性を高めることができるようにする半導体素子を提供すること。 - 特許庁

To provide an electronic device which has first and second semiconductor devices disposed on a mounting substrate and differing in thickness and a wiring board having a conductor pattern connecting a first terminal electrode and a second terminal electrode formed on top portion surfaces of the first and second semiconductor devices to each other, the electronic device capable of suppressing variation in high frequency characteristics without making manufacturing processes complicated.例文帳に追加

実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を有する電子装置において、製造プロセスを煩雑化することなく、高周波特性のばらつきを抑制できる電子装置を提供する。 - 特許庁

The method for manufacturing semiconductor devices related to the present invention has processes of: forming a conductive membrane on a semiconductor substrate; forming a sacrificial membrane on the conductive membrane; patterning the sacrificial membrane; forming a side wall on the side of the patterned sacrificial membrane; removing the patterned sacrificial membrane; and patterning the conductive membrane by using the side wall as a mask and form wiring.例文帳に追加

半導体基板上に導電性膜を形成する工程と、前記導電性膜上に犠牲膜を形成する工程と、前記犠牲膜をパターニングする工程と、パターニングされた前記犠牲膜の側面に、サイドウォールを形成する工程と、パターニングされた前記犠牲膜を除去する工程と、前記サイドウォールをマスクとして用いて前記導電性膜をパターニングして、配線を形成する工程とを有する方法により、半導体装置を製造する。 - 特許庁

This semiconductor wafer machining method comprises processes for fixing a wafer formed with a circuit, to a semiconductor wafer support member 14 made of plastic and provided with a data carrier 1 sending a reply to an inquiry from an interrogator regarding input information, inputting information required for machining the wafer, to the data carrier, and reading the information from the data carrier to machine the wafer based on the information.例文帳に追加

半導体ウエハの加工方法は、入力された情報について質問器からの質問に対して応答を返信するデータキャリア１を備えたプラスチック製の半導体ウエハ支持部材１４に、回路が形成されたウエハを固定する工程、ウエハの加工に必要な情報をデータキャリアに入力する工程、および情報をデータキャリアから読み取り、該情報に基づいてウエハの加工を行う工程からなることを特徴とする。 - 特許庁

This silicon optical element 10 with the built-in circuit for a switching function and/or amplifying function can execute the light-emitting/light-receiving operations selectively without using an external amplifying circuit or switching circuit, control light-emitting/light-receiving durations easily, and can be manufactured through a series of semiconductor manufacturing processes.例文帳に追加

スイッチング機能及び／または増幅機能を行う回路が内蔵された構造のシリコン光素子１０は、外部的な増幅回路及びスイッチング回路を使用せずに、発光及び受光動作を選択的に行うことができ、発光持続時間及び受光持続時間を容易に制御でき、一連の半導体製造工程を通じて製造可能である。 - 特許庁

To provide a method of manufacturing a semiconductor device, which allows manufacturing of a high-performance and very reliable dual gate CMOS transistor reduced in size, wherein a short channel effect is suppressed and off-state current is reduced and depletion a gate electrode is suppressed and penetration of boron through a gate insulation film is prevented, without increasing the number and the time of manufacturing processes.例文帳に追加

製造工程の増加及び長時間化を招くことなく、短チャネル効果を抑制し、オフ電流を低減させ、ゲート電極の空乏化を抑制し、ボロンのゲート絶縁膜突抜けを防止する高性能で高信頼性を有する微細化したデュアルゲート型ＣＭＯＳトランジスタを製造することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which Vpp can be transferred without voltage drop of Vth (threshold voltage) of a transfer transistor, also processes are decreased and a cost is reduced by using normal LVP (low voltage P type transistor), in a transfer circuit for transferring Vpp selectively or a decode circuit.例文帳に追加

Ｖｐｐを取捨選択的に転送するための転送回路あるいはデコード回路において、転送トランジスタのＶｔｈ（スレッシュホルド電圧）の電圧降下なくＶｐｐを転送することができ、かつ、通常のＬＶＰ（ロウボルテージＰ型トランジスタ）を使用することによってプロセスを削減しコストを低減した不揮発性半導体記憶装置を提供すること。 - 特許庁

When the power-source voltage variation dV/dt is generated at a high voltage side, sufficient allowance in the timing of this masking prevents an erroneous signal from being transmitted to a flip-flop, and a control signal is transmitted from a low voltage side circuit not giving malfunction to a high voltage side circuit, even when there is a production variation in each element in semiconductor processes.例文帳に追加

このマスクするタイミングに充分、余裕をとることにより、半導体プロセスにおける製造ばらつきが個々の素子にあったとしても、高電圧側の電源電圧変動ｄＶ／ｄｔが発生時の誤信号がフリップフロップに伝わるのを防止でき、誤動作しない低電圧側回路から高電圧側回路に制御信号を伝達する。 - 特許庁

This polishing device 1 is configured to set a gain value and a dress time of a polishing pad 13 in a dress position control of a dresser 30 according to a dress rate by a polishing control section 60 in an adjust process before start of a series of polishing processes for polishing a plurality of semiconductor wafers W successively by a polishing tool 10.例文帳に追加

本発明に係る研磨装置１は、研磨工具１０により複数の半導体ウェハＷを連続的に研磨する一連の研磨工程を開始する前のアジャスト工程において、研磨制御部６０により、ドレッサ３０のドレスポジション制御におけるゲイン値および研磨パッド１３のドレス時間をドレスレートに応じて設定するようになっている。 - 特許庁

The semiconductor manufacturing method includes processes of forming a first silicon oxide film 1c on a silicon substrate 1 wherein the concave portion is formed using high-density plasma CVD, treating the first silicon oxide film with O_2 plasma, and forming a second silicon oxide film on the first silicon oxide film which has been treated with O_2 plasma using high-density plasma CVD.例文帳に追加

凹部の形成されたシリコン基板１上に、高密度プラズマＣＶＤを用いて第１のシリコン酸化膜１ｃを形成する工程と、前記第１のシリコン酸化膜をＯ_２プラズマ処理する工程と、前記Ｏ_２プラズマ処理された第１のシリコン酸化膜上に、高密度プラズマＣＶＤ法を用いて第２のシリコン酸化膜を形成する工程を備える。 - 特許庁

To provide a manufacturing method for semiconductor devices whereby there is so improved the adhesiveness of the interface between a silicon nitride film of a passivation film formed by a plasma CVD method, and a foundational insulating film of a silicon oxide film formed by a plasma CVD method using especially a TEOS gas as its raw material as to be able to prevent the interface from peeling in post-processes.例文帳に追加

パッシベーション膜であるプラズマＣＶＤ法により形成されるシリコン窒化膜と下地絶縁膜、特に、ＴＥＯＳガスを原料としてプラズマＣＶＤ法により形成されるシリコン酸化膜との界面の密着性を向上させ、後工程で界面が剥離することを防止することのできる半導体装置の製造方法を提供することにある。 - 特許庁

The camera module 10 includes: a lens barrel 93 and a holder 94 for supporting a lens 92; an image sensor part 8 for outputting an imaging signal on the basis of light made incident via the lens 11, a signal processing IC 2 which processes the imaging signal output from the image sensor part 8, and a semiconductor IC 3 as a different body from the signal processing IC 2.例文帳に追加

本発明にかかるカメラモジュール１０は、レンズ９２を支持する鏡筒９３及びホルダ９４と、レンズ９２を介して入射した光に基づき撮像信号を出力するイメージセンサ部８と、イメージセンサ部８から出力される撮像信号を処理する信号処理ＩＣ２と、信号処理ＩＣ２とは別体の半導体ＩＣ３を備えている。 - 特許庁

The mask consists of plural masks for multiple exposure, into each of which at least one mark is formed, the mark pattern that consists of the marks of each mask is formed on a substrate plate, mask alignment in the succeeding processes using this mark pattern, and the pattern is formed by copying the mask pattern that is formed on the mask into the semiconductor substrate.例文帳に追加

また、前記マスクが多重露出のための複数のマスクからなり、前記複数のマスクの夫々に少なくとも１つのマークを形成し、夫々のマスクのマークからなるマークパターンを半導体基板に形成し、このマークパターンを用いて以降の工程のマスクの位置合わせを行ない、該マスクに形成されたマスクパターンを半導体基板に転写してパターンを形成する。 - 特許庁

To provide a tape carrier for a semiconductor device and its manufacturing method wherein no copper corrosive cracking on a conductor pattern occurs, nor thickness abnormality on a pure tin part in a tin plating layer occurs, while an insulating film such as a high temperature hardening solder resist can be adopted without increasing the number of processes and complicating a manufacturing process.例文帳に追加

導体パターンの銅食われや錫めっき層における純錫部の厚さ異常を生じる虞がなく、かつ工程数の増大や製造工程の煩雑化等を招くことなしに高温硬化型のソルダレジストのような絶縁性被膜を採用することができる半導体装置用テープキャリアおよびその製造方法を提供する。 - 特許庁

A means of neutralizing the excess charge on workpieces, such as semiconductor wafers, that results from ion-implantation processes, wherein the excess positive charge on a small area of the workpiece surface is locally sensed, and in response, an appropriate dose of charge-compensating electrons is delivered from an electron emission source to the area of excess charge on the workpiece.例文帳に追加

イオン注入に起因する半導体ウェーハ等のワークピース上の過剰電荷を中和させるための手段であって、ワークピース表面の小さい領域上の過剰な正電荷を局所的に検出し、それに応答して、適切なドーズ量の電荷補償電子を電子放射源からワークピース上の上記過剰電荷領域に付加する。 - 特許庁

The method of manufacturing the semiconductor device comprises processes of grinding the rear face of the silicon wafer having a circuit formed on the surface, oxidizing the rear face of the silicon wafer to form the oxide film, pasting the dicing tape to the rear face of the silicon wafer, and then dicing the wafer into chips, and picking up the silicon chips.例文帳に追加

本発明に係る半導体装置の製造方法は、 表面に回路が形成されたシリコンウエハの裏面を研削する工程、 シリコンウエハ裏面を酸化処理し、酸化膜を形成する工程、 シリコンウエハ裏面にダイシングテープを貼着し、該ウエハをダイシングしチップ化する工程、および シリコンチップをピックアップする工程を含むことを特徴としている。 - 特許庁

To provide a control technique for leveling the number of in-process items in a semiconductor device manufacturing line which can level the number of in-process items between the processes of the manufacturing line by determining the priority lot of commencement of work responding to the number of shipping request within the range of the upper limit according to the upper limit number of the priority lot of commencement of work of the manufactruing line.例文帳に追加

製造ラインの優先着工ロットの上限数に従い、且つその上限数の範囲内で品名毎の出荷要求数に応じて優先着工ロットを決定し、製造ラインの工程間での仕掛りを平準化することができる半導体デバイス製造ラインの仕掛り平準化制御技術を提供する。 - 特許庁

Thus, even when the internal encryption processing is tried to be analyzed on the basis of a measurement result of a current, a voltage, or a power supplied to the semiconductor integrated circuit through the power line, the information associated with the processing of the two encryption processing circuits (1, 2) is mixed in the measurement result and it is very difficult to discriminate both the encryption processes.例文帳に追加

これにより、電源ラインを通じて半導体集積回路に供給される電流や電圧、電力の測定結果から内部の暗号処理を解析しようとしても、この測定結果には２つの暗号処理回路（１、２）の処理に関わる情報が混ざり合っており、両者の暗号処理を判別することが非常に困難になる。 - 特許庁

A method of manufacturing the semiconductor device comprises processes of forming a resin layer 4a, getting round the electrodes, patterning the conductive layer 5 on the electrodes and on the resin layer 4a in correspondence with the projections 4, and forming the projections 4 by removing the resin layer 4a located between the conductive layers 5, with the patterned conductive layer 5 as a mask.例文帳に追加

半導体装置１に電極を避けて樹脂の層４ａを形成する工程と、電極上及び樹脂の層４ａ上に導電層５を突起体４に応じてパターニングする工程と、パターニングされた導電層５をマスクとし、導電層５の間に位置する樹脂の層４ａを除去して突起体４を形成する工程とを有する。 - 特許庁

A method of selectively forming a germanium structure within semiconductor manufacturing processes removes the native oxide in a chemical oxide removal (COR) process and then exposes the heated nitride surface and a oxide surface to a heated germanium containing gas to selectively form germanium only on the nitride surface but not the oxide surface.例文帳に追加

半導体製造プロセス中でゲルマニウム構造体を選択的に形成する方法は、化学的酸化物除去（ＣＯＲ）プロセスにおいて自然酸化物を除去し、次いで、加熱された窒化物及び酸化物表面を加熱されたゲルマニウム含有ガスに曝して、ゲルマニウムを選択的に窒化物表面上にだけ形成し、酸化物表面上には形成しない。 - 特許庁

The method of manufacturing a semiconductor device equipped with a ferroelectric capacitor comprises processes of forming the lower electrode layer of the ferroelectric capacitor on the semiconductor wafer provided with an underlying structure for the ferroelectric capacitor, forming an amorphous ferroelectric layer on the lower electrode layer, thermally treating the ferroelectric layer in an atmosphere containing a prescribed gas, and forming an upper electrode on the ferroelectric layer that has been crystallized through a thermal treatment.例文帳に追加

本発明による強誘電体キャパシタを有する半導体装置の製造方法は、強誘電体キャパシタに対する下地構造を有する半導体ウエハに、強誘電体キャパシタの下部電極層を形成する工程と、下部電極層に、アモルファス相の強誘電体層を形成する工程と、所定のガスを含む雰囲気中で、強誘電体層に熱処理を行う工程と、熱処理により結晶化した強誘電体層に、上部電極を形成する工程より成る。 - 特許庁

This method of manufacturing a semiconductor device includes processes of: supplying a hydrogen chloride gas into a reaction chamber simultaneously with supply at least a B source out of a material gas including the B source containing Cl and a Si source containing H when growing a polysilicon film doped with B on a semiconductor substrate by supplying the material gas into the reaction chamber; and supplying a purge gas into the reaction chamber to discharge the material gas and the hydrogen chloride gas.例文帳に追加

Ｃｌを含むＢ源と、Ｈを含むＳｉ源を有する原料ガスを反応室内に供給して、半導体基板上にＢがドープされたポリシリコン膜を成長させる際に、前記原料ガスのうち、少なくともＢ源の供給と同時に塩化水素ガスを前記反応室内に供給する工程と、パージガスを前記反応室内に供給して、前記原料ガス及び前記塩化水素ガスを排出する工程と、を具備してなることを特徴とする半導体装置の製造方法。 - 特許庁

The sealing method protects electrical connections of a semiconductor chip by supplying a sealant having a semisolid property which is flexible under a room temperature in a prescribed size to processes, and relatively positioning and temporarily placing it on electrical connections and melting and solidifying the sealant to seal and protect the electrical connections.例文帳に追加

半導体チップの電気接合部の保護を行う封止方法において、常温下で可撓性を有する半固形状態の性状を有する封止剤を所定の寸法にて工程へ供給し、電気接合部に対する相対的な位置合わせおよび仮置きを行い、該封止剤を溶融硬化させることで該電気接合部の封止保護を行うことを特徴とする電気接合部の封止方法。 - 特許庁

A semiconductor apparatus manufacturing method comprises processes of patterning a bottom electrode 11 on a base film 8; applying the dielectric substance onto the bottom electrode 11 using an ink jet-type application mechanism, forming the dielectric film 12 on the bottom electrode 11 by heating the applied dielectric substance, and forming a top electrode on the dielectric film 12.例文帳に追加

下地膜８上に、パターニングされた下部電極１１を形成する工程と、インクジェット方式の塗布機構を用いて、下部電極１１上に誘電体物質を塗布する工程と、塗布された誘電体物質を加熱することにより、下部電極１１上に誘電体膜１２を形成する工程と、誘電体膜１２上に上部電極を形成する工程とを具備する。 - 特許庁

To manufacture high-purity spheric particles with uniform distribution of the particle size and high productivity while suppressing the reaction between a melt and a crucible or a pressurizing gas in a manufacturing apparatus for spheric particles, in the apparatus employing processes of pressurizing a gas in the space above the melt of a semiconductor or a metal reserved in the crucible and dropping the melt through a nozzle hole of the crucible.例文帳に追加

坩堝に貯留した半導体または金属の融液の上方の空間にガス圧力を作用させ、坩堝のノズル孔から融液を滴下する方式の球状粒子の製造装置において、融液と坩堝および加圧用ガスとの反応を抑制して、高純度で均一な粒度分布の球状粒子を生産性良く製造可能とすることを目的とする。 - 特許庁