「write-access」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

This invention has effects to optimize the seek time and the rotation waiting time, to enhance transfer rate of effective data between the data buffer and the disk medium, to shorten time until space is made in the data buffer and to enhance performance to the write commands to be continuously issued by the random access.例文帳に追加

本発明によれば、シーク時間と回転待ち時間が最適化されデータバッファとディスク媒体間の実効データ転送レートが向上し、データバッファ内に空きができるまでの時間を短縮し、ランダムアクセスで連続発行されるライトコマンドに対する性能向上の効果がある。 - 特許庁

This communication module built-in memory card is provided with a remote communication setting means and a file access means, and configured to perform link control with a remote destination communication apparatus without transmitting a communication command from a host, and to read/write file data in the memory device of the card without using a bus between the host and the card.例文帳に追加

通信モジュール内蔵型メモリカードに、リモート通信設定手段、ファイルアクセス手段を設け、ホストから通信コマンドを行うことなくカードのみでリモート先通信装置とのリンク制御を行い、さらには、ホスト・カード間のバスを経由せず、カードのメモリデバイスにファイルデータをリード・ライトすることができる。 - 特許庁

A status register 149 may comprise state machine busy bits, in a dual-channel memory, either interface may read the status register 149 at any time, whereas only the interface having a relatively high privilege level to access the memory array 143 may write to the status register 149.例文帳に追加

ステータスレジスタ１４９はステートマシーンビジービットを含み、デュアルチャネルメモリにおいて、どちらかのインターフェースは、ステータスレジスタ１４９をいつでも読み出してもよく、一方では、メモリアレイ１４３にアクセスする比較的高い特権レベルを有するインターフェースのみが、ステータスレジスタ１４９に書き込んでもよい。 - 特許庁

The internal memory 102 has a structure capable of the simultaneous access of read/write as well and when one piece of processing unit data is transferred to the internal memory 102, an arithmetic processing unit 103 executes arithmetic processing by reading the transferred processing unit data simultaneously with the next processing unit data transfer.例文帳に追加

内部メモリ１０２もリート／ライトの同時アクセス可能な構造とし、演算処理ユニット１０３は、その処理単位データの１つが内部メモリ１０２へ転送されてくると次の処理単位データ転送と同時に既に転送された処理単位データを読み出し演算処理を実行する。 - 特許庁

A determination unit 12c determines to write the data Dt1, Dt2 saved in a storage device 2b provided with a hard disk into the storage device 2a or to hold the state of saving them in the storage device 2b every time the access frequency information is prepared by the preparation unit 11c.例文帳に追加

判断部１２ｃは、作成部１１ｃによりアクセス頻度情報が作成される度に、ハードディスクを有するストレージ装置２ｂに退避されたデータＤｔ１、Ｄｔ２をストレージ装置２ａに書き込むか、ストレージ装置２ｂに退避させた状態を保持するかを判断する。 - 特許庁

The card access control part 7 disables the host device 7 to write the file in the memory card 7 when some key operation is performed on an operation panel 3, namely, when standalone printing by which a JPEG image file is read and printed from the memory card 5 can be performed or not.例文帳に追加

カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁

A write/read unit records the management information into one of the temporary management areas that are used in a designated order, and creates at least one access indicator for indicating, when a corresponding temporary management area is used, which of the temporary management areas is being currently used.例文帳に追加

書込み／読出しユニットは指定された順に使用される一時管理領域の１つに管理情報を記録し対応する一時管理領域が使用されるときにどの一時管理領域が現在使用中であるかを指示する少なくとも１つのアクセスインジケータを作成する。 - 特許庁

In the pseudo SRAM and the burst mode operation control method thereof performs read or write operation of data in a continuous burst mode by generating continuously burst row and column address signals that gradually rise based on an access command and external address signals that are received once.例文帳に追加

擬似ＳＲＡＭ及びそのバーストモード動作制御方法は一回受信されたアクセスコマンド及び外部アドレス信号に基づいて、次第に増加するバーストロウ及びカラムアドレス信号を連続的に発生させることにより、連続的なバーストモードでデータの読み出しまたは書き込み動作を実行する。 - 特許庁

To realize a multi-probe two dimensional memory system which can realize sure access of a probe for a two dimensional memory unit with high stability and can perform read-out and write-in of information for a memory unit without hindrance, even if a position of the two dimensional memory unit is deviated by thermal expansion.例文帳に追加

熱膨張により２次元メモリのメモリユニットの位置がずれても、この２次元メモリのメモリユニットに対するプローブの確実なアクセスを高い安定性で実現することができ、メモリユニットに対する情報の読み出しや書き込みを支障なく行うことができるマルチプローブ２次元メモリシステムを実現する。 - 特許庁

The message handling section 2 records position information on update in an arbitrary buffer at a next write position of the ring buffer in such a case and sequentially updates an unread pointer indicating the position of history information in the ring buffer which is not referred to by a CPU according to read access from the CPU.例文帳に追加

メッセージハンドリング部２は、任意のバッファの更新を行った際にその位置情報を、リングバッファの次書き込み位置に記録するとともに、ＣＰＵからのリードアクセスに応じて、リングバッファのうちＣＰＵから未参照の履歴情報の位置を示す未読ポインタを逐次更新する。 - 特許庁

An RE and WE generation circuit 30 generates an enable signal of the cycle shorter than the cycle of read-enable and write-enable of two processors, and generates the control signal to give access priority to a dual port RAM to the processor which is firstly accessed to an arbitration circuit 40 based on the signal.例文帳に追加

ＲＥ・ＷＥ生成回路３０で２つのプロセッサのリードイネーブル、ライトイネーブルのサイクルより短いサイクルのイネーブル信号を生成し、その信号を元に調停回路４０で先にアクセスしたプロセッサにデュアルポートＲＡＭへのアクセス優先権を与える制御信号を生成する。 - 特許庁

When a write access to data required for booting the system is generated (S1, S2), a portion corresponding to the data to be accessed in an HDD is updated (S3) and data with the updated result reflected therein are copied to a flash memory (high-speed storage medium) (S5, S7).例文帳に追加

起動対象のシステムの起動時に必要なデータへの書き込みアクセスがあったときに（Ｓ１，Ｓ２）、ＨＤＤ上で当該アクセス対象のデータに該当する部分を更新するとともに（Ｓ３）、その更新結果を反映したデータをフラッシュメモリ（より高速の記憶媒体）にコピーする（Ｓ５，Ｓ７）。 - 特許庁

The read or write time of a prescribed quantity of data is measured and is compared with a limit time, and a pertinent area is decided to be defective when the access time exceeds the limit time, and the area is registered in a defect list so that the area cannot be used.例文帳に追加

規定量のデータの読み出しあるいは書き込み時間を計測し、制限時間と比較することにより、アクセス時間が制限時間を超えた場合に該当領域を不良と判定し、ディフェクトリストに登録することにより、該当領域を未使用にすることを可能にする。 - 特許庁

A control part 33 converts an inputted access request into a read or write request against a disk array 2 having a prescribed priority and puts this request into a request queue 36 based on a prescribed priority.例文帳に追加

制御部３３は、入力されたアクセス要求を、所定の優先度を有するディスクアレイ２に対する読出し要求又は書込み要求に変換して作成して、作成された読出し要求又は書込み要求を、要求キュー３６に、所定の優先度に従ってキューイングする。 - 特許庁

A CPU 2001 interrupts an access to an HDD 2004 in order not to write new data into the HDD (S13), and, after waiting until the elapse of a predetermined waiting time (S14), extinguishes the red LED 401a (S15), and lightens a greed LED 401b (S16).例文帳に追加

ＣＰＵ２００１はＨＤＤ２００４へのアクセスを中断し、ＨＤＤへの新たなデータの書き込みを行わないようにし（Ｓ１３）、所定の待ち時間が経過するまで待った後（Ｓ１４）、赤のＬＥＤ４０１ａを消灯し（Ｓ１５）、緑のＬＥＤ４０１ｂを点灯する（Ｓ１６）。 - 特許庁

This device uses an alternate area 6 for saving data temporarily when an error is generated with respect to a data write command as a retry processing in a magnetic disk 1 and, thereafter, when a retry processing time is allowable, the device executes an retry processing with respect to a medium access command to be issued from a host controller 20.例文帳に追加

上位コントローラ２０から発行される媒体アクセスコマンドに対して、磁気ディスク１におけるリトライ処理として、データ書き込みコマンドに対してはエラー発生時、一時データを待避するため代替領域６を使用し、その後、リトライ処理時間が許容可能であればリトライ処理を実行する。 - 特許庁

Address data for controlling access is set by a group of registers 14-17 of an I/F block 13 inside a processor to write plotting data of an entire page by repeatedly accessing a band memory 18 having a memory area of data of a 1/N page with shifting an address by every 1/N.例文帳に追加

１／Ｎページ分のデータのメモリ領域を持つバンドメモリ１８に１／ＮづつアドレスをシフトさせながらＮ回のアクセスを繰り返すことでページ全体の描画データを書き込むためにアクセス制御用のアドレスデータがプロセッサ４１内部のＩ／Ｆブロック１３のレジスタ群１４〜１７により設定される。 - 特許庁

A file controller 3 has a logical device table describing the state for every logical device and an access control means for reporting whether or not write or read is to be permitted while referring to the logical device table when a host device 1 accesses a filing device.例文帳に追加

ファイル制御装置には、論理デバイス毎にその状態を記述した論理デバイステーブルと前記ホスト装置からファイル装置にアクセスがあったときに前記論理デバイステーブルを参照して書き込みまたは読み出しを許可するか否かを通知するアクセス制御手段とを持たせた構成とした。 - 特許庁

A pseudo SRAM is provided with an ATD circuit 3 detecting each of transition of an external chip-enable signal/CE, address signals ADx, ADy, and an external write-enable signal/WE, and a control circuit controlling access of a memory cell array based on a detected result of this ATD circuit 3.例文帳に追加

擬似ＳＲＡＭに、外部チップイネーブル信号／ＣＥ、アドレス信号ＡＤｘ，ＡＤｙ及び外部ライトイネーブル信号／ＷＥの遷移をそれぞれ検知するＡＴＤ回路３と、このＡＴＤ回路３の検知結果に基づきメモリセルアレイのアクセスを制御する制御回路とを設けている。 - 特許庁

A CPU sets a non-rewritable area on a nonvolatile memory 6 according to a system initialization program stored in a boot ROM, and an access control circuit controls rewriting to either permit or inhibit it according to a write flag F set on the non-rewritable area.例文帳に追加

ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ６上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグＦに従ってアクセス制御回路が書き換え許可／禁止の制御を行う。 - 特許庁

Further, a writable memory is provided which can operate at a higher speed than a read only memory, defines one read only region is defined therein, and allows write access to that read only region only from the secure domain and read access to the read only region only from the non-secure domain to thereby use a high-speed writable memory, providing the data processing apparatus with ensured security.例文帳に追加

更に読み取り専用メモリよりも高速で動作可能な書き込み可能メモリを用意し、その中に読み取り専用範囲を定義し、この読み取り専用範囲への書き込みアクセスは安全確保領域からのみに制限し、非安全確保領域からのアクセスは読み取りのみに制限することにより、高速な書き込み可能メモリを使用して、かつ安全も確保されたデータ処理装置を提供する。 - 特許庁

The hardware video decoder 115 includes a hardware engine pipeline 201 including a plurality of hardware engines requiring one or both of DMA read access and DMA write access to the external memory 110, and a hardware video decoder DMA controller 200 which arbitrates for one DMA channel or a plurality of DMA channels to a DMA controller 111 among all the DMA accesses from the hardware engines.例文帳に追加

また、ハードウェアビデオデコーダ１１５は、外部メモリ１１０へのＤＭＡ読取りアクセスもしくはＤＭＡ書込みアクセス、又はその両方を必要とする複数のハードウェアエンジンからなるハードウェアエンジンのパイプライン２０１と、複数のハードウェアエンジンからのすべてのＤＭＡアクセスを、ＤＭＡコントローラ１１１への１つのＤＭＡチャネル又は複数のＤＭＡチャネルに調停するハードウェアビデオデコーダＤＭＡコントローラ２００とを備える。 - 特許庁

Command generation circuits 102a and 102b independently generate SDRAM commands from SDRAM write or read requests from a plurality of masters 101a and 101b that issue access requests to individual SDRAMs of the plurality of SDRAMs, and a command address multiplexing circuit 104 multiplexes them into a single command.例文帳に追加

複数個で構成されるＳＤＲＡＭの個々のＳＤＲＡＭに対してアクセス要求を行う複数のマスター１０１ａ、１０１ｂのＳＤＲＡＭに対する書き込みまたは読み出し要求からコマンド発生回路１０２ａ、１０２ｂにより独立にＳＤＲＡＭへのコマンドを生成し、コマンドアドレス多重回路１０４により一つのコマンドに多重する。 - 特許庁

When a cycle timer 8 generates a timer output, detected temperature is compared with target temperature to perform write access which turns on a port P2 to an output port when the detected temperature is higher than the target temperature and turns off the port P2 to the output port 10 when lower.例文帳に追加

周期タイマ８からタイマ出力があると、検出温度と目標温度を比較し、検出温度が目標温度より高い場合は、出力ポート１０にポートＰ２をオフするライトアクセスを行い、他方、検出温度が目標温度より低い場合は、出力ポート１０にポートＰ２をオンするライトアクセスを行う。 - 特許庁

A register 7 for simultaneously writing data into two electronic circuit boards 1 corresponding to write access from the side of host is provided for each electronic circuit board 1, and a base address 201 of 2 bits in the address showing the electronic circuit board 1 to be accessed is compared with a base address register 3 by an address comparator circuit 4.例文帳に追加

ホスト側からのライト・アクセスによって２枚の電子回路ボード１内部へ同時にデータを書き込むレジスタ７が電子回路ボード１の各々に設けられ、何れの電子回路ボード１に対してアクセスするかを示すアドレスの内の２ビットのベース・アドレス２０１とベース・アドレス・レジスタ３とを、アドレス比較回路４が比較する。 - 特許庁

The write-once disk includes at least one update area in which predetermined information to be updated is recorded, and an access information area in which location information to notify the recorded position of the last updated predetermined information is recorded for a predetermined period.例文帳に追加

本発明による追記型ディスクは、アップデートされる所定情報が記録される少なくとも一つのアップデート領域と、前記アップデート領域に、最後にアップデートされた前記所定情報の記録された位置を知らせる位置情報が、所定周期に記録される接近情報領域とを含むことを特徴とする。 - 特許庁

Thus, the interface adaptor 23 acts like an external storage device available of disk replacement and the portable unit 11 acts like a disk of the external storage device so as to access data in the storage section 21 of the mobile unit 11 so as to allow the personal computer 13 to read/write the data to/from the external storage device.例文帳に追加

そうして、上記インターフェースアダプタ２３がディスク交換が可能な外部記憶装置として振る舞うと共に、携帯機器１１が外部記憶装置のディスクとして振る舞うことによって、パソコン１３が上記外部記憶装置のデータを読み書きするように携帯機器１１の記憶部２１のデータをアクセスする。 - 特許庁

Concretely, when a data write request to a main memory 11b connected to a second CPU socket 7b installed with the adaptor 5 or a data read request from the main memory 11b is received from a CPU 9 installed to a first CPU socket 7a, the adaptor executes processing according to the received access request.例文帳に追加

具体的には、第１のＣＰＵソケット７ａに装着されたＣＰＵ９から、アダプタ５が装着された第２のＣＰＵソケット７ｂに接続されているメインメモリ１１ｂへのデータ書き込み要求又は該メインメモリ１１ｂからのデータ読み出し要求を受信した場合に、該受信したアクセス要求に応じた処理を実行する。 - 特許庁

To provide an access control method capable of preventing the breakdown of a system caused by the missing of input data and the like by permitting the accessing of high order of priority as a request for the write of the input data during refreshment without continuously executing the refreshment with highest priority, but dispersedly executing the same.例文帳に追加

本発明のアクセス制御方法は、リフレッシュ実行を最優先して連続で行なうのではなく、リフレッシュ実行を分散させてかつリフレッシュ中には入力データ書込要求のように優先順位の高いアクセスを許可することで、入力データの欠落等によるシステムの破綻を防ぐことを目的とする。 - 特許庁

To provide a semiconductor storage device comprising a charge holder to the side wall of the gate electrode, in the structure that the charge holder is allocated lower than the interface between a gate insulating film and a channel region, in order to improve the write operation rate wherein length of the read current path is restricted and read access time is shortened.例文帳に追加

ゲート電極の側壁に電荷保持部を有する半導体記憶装置で、書き込み動作の速度を向上させるために電荷保持部をゲート絶縁膜とチャネル領域との界面よりも下に配置する構造では、読み出し電流経路が長くなることを抑制し、読み出しのアクセス時間を短くする。 - 特許庁

The bridge device 12 is provided with a busy flag register 23 for setting a busy flag, while a local busy signal LB is received from at least one I/O device 13a or 13b, while having untransmitted transfer data in a bus buffer 21, and while carrying out write access to the I/O devices 13a and 13b.例文帳に追加

ブリッジデバイス１２は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタ２３とを備える。 - 特許庁

In the traffic monitoring device for carrying out analysis/ tabulation processing by storing a plurality of traffic statistic data on the POS or LAN interface in a memory block 2, a CPU executes access through a controller 3 to the memory block and between the controller and the memory block, the traffic monitoring device has a periodical write/read cycle.例文帳に追加

POS又はLANインタフェースにおけるトラフィックの複数の統計データをメモリブロック２に蓄積して解析・集計処理を実行するトラフィックモニタ装置において、前記メモリブロックに対して、CPUはコントローラ３を介してアクセスを実行する構成とし、前記コントローラとメモリブロック間では、定期的なライト／リードサイクルを有するトラフィックモニタ装置。 - 特許庁

In a printer having a flash ROM, when writing data designated from a main control unit 10 to the flash ROM, a memory access process unit 102 obtains a process time from a time measuring unit 104 for each write command to the flash ROM, and compares the process time with a timeout time predefined in a memory characteristic managing unit 106.例文帳に追加

フラッシュＲＯＭを備えるプリンタにおいて、メモリアクセス処理部１０２は、主制御部１００から指定されたデータをフラッシュＲＯＭに書き込む際、フラッシュＲＯＭに対する書き込みコマンドごとに処理時間を時間計測部１０４から取得して、メモリ特性管理部１０６に予め定めたタイムアウト時間と比較する。 - 特許庁

In this case, the CPU 9 includes a power failure detection means 22 for detecting the occurrence of power failure of an AC power supply, and a protection means 23 for stopping access to the memories by a write means 21 immediately after writing to a block to which data are being written is completed when detecting power failure by the power failure detection means 22.例文帳に追加

ここで、ＣＰＵ９は、交流電源の停電の発生を検出する停電検出手段２２と、停電検出手段２２で停電が検出されたときに、書き込み中のブロックの書き込みが終わり次第、書込手段２１にメモリへのアクセスを中止させる保護手段２３とを有している。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

Each of access control units 6 to 16 stores token signals in a state shifting token signals one by one to the rear in each input of a write signal WRB, cancels token signals one by one from the rear in each input of a read signal RDB and maintains the state shifting the token signals to the rear.例文帳に追加

アクセス制御ユニット６ないし１６は書き込み信号ＷＲＢが入力されるごとにトークン信号を１ずつ後方に詰めた状態で保持し、一方、読み出し信号ＲＤＢが入力されるごとに後方からトークン信号を１ずつ破棄し、かつトークン信号を後方に詰めた状態を維持する。 - 特許庁

To hold a patient database of data throughout patients' lives to allow on-line data access for a long time, to enable a plurality of users to simultaneously read/write a chart of one patient, and to efficiently back up data in a short time, while holding high speed and convenience of a conventional relational database.例文帳に追加

従来のリレーショナルデータベースの高速性や利便性を保持したままで、（１）一生涯にわたる患者データベースを保持し、長期間にわたるオンラインでのデータアクセスを可能にすること、（２）複数のユーザーが同一患者のカルテを同時に読み書きできるようにすること、（３）短時間で効率の良いデータバックアップを可能にする。 - 特許庁

To prevent breakdown of a system due to lack of input data, etc. by distributing refresh execution instead of prioritizing fresh execution and carrying it out sequentially, and also by permitting a high priority access such as a request for write of input data during refresh.例文帳に追加

本発明のアクセス制御方法は、リフレッシュ実行を最優先して連続で行なうのではなく、リフレッシュ実行を分散させてかつリフレッシュ中には入力データ書込要求のように優先順位の高いアクセスを許可することで、入力データの欠落等によるシステムの破綻を防ぐことを目的とする。 - 特許庁

To perform a read or a write of a plurality of bytes by one time access even in a memory array constitution in which two bits are accumulated in one memory cell, and to make this memory array usable for every system while increasing the read speed by using a sense amplifier not precharged which is the read system with furthermore high speed.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

To display a high definition main video and a sub video having high image quality, to secure large capacity and high compatibility of formats, to heighten reliability of write-once type rewriting or rewriting of PC data and reproduction of address information, to enhance reference clock extracting accuracy from a wobble signal and to ensure high speed access and extendibility to a single-sided two recording layer structure.例文帳に追加

高精細な主映像、高画質な副映像の表示、大容量化、フォーマットの高い互換性確保、ＰＣデータの追記または書き換え、アドレス情報の再生に対する高信頼化、ウォーブル信号からの基準クロック抽出精度の向上、高速アクセスの保証、片面２記録層構造への拡張性の保証、を得る。 - 特許庁

The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加

プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁

A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.例文帳に追加

情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁

A control circuit 9 allows a coefficient set supply means 3 to supply a coefficient set, depending on an input field discrimination signal from a slave screen source, a read field discrimination signal from a master screen source, and positions of a write access pointer and a read pointer in an ODD field memory 6 and an EVEN field memory 7 to a reduction filter 2.例文帳に追加

制御回路９は、子画面ソース側からの入力フィールド判別信号、親画面ソース側からの読み出しフィールド判別信号、ＯＤＤフィールドメモリ６及びＥＶＥＮフィールドメモリ７内の書き込みアクセスポインタ及び読み出しポインタの位置に応じた係数セットを、係数セット供給手段３から縮小フィルタ２に供給する。 - 特許庁

The image processor is configured to have a first storage area provided in a nonvolatile memory device, a second storage area provided in a hard disk device, and an access control means for controlling read/write of the user information from/to the first storage area and the second storage area to so as to prevent the user information from being put together in the hard disk device.例文帳に追加

不揮発性メモリ装置内に設けられた第一の記憶領域と、ハードディスク装置内に設けられた第二の記憶領域と、第一の記憶領域及び第二の記憶領域に対するユーザ情報の読み書きを制御するアクセス制御手段とを有する構成により、ハードディスク装置にユーザ情報を集約させないようにする。 - 特許庁