「ADDING CIRCUIT」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

A transmission-side integrate circuit transmits data and a signal for AC timing confirmation by multiplexing them through binary-quaternary conversion and then a reception-side integrated circuit can extract the data and signal for AC timing confirmation from the received quaternary signal, thus the propriety of the AC timing can be confirmed without adding an extra signal.例文帳に追加

送信側の集積回路において、データとＡＣタイミング確認用の信号を２値４値変換により多重して伝送することにより、受信側の集積回路において、受信した４値信号からデータとＡＣタイミング確認用の信号を抽出できるため、余分な信号を付加することなくＡＣタイミングの正当性確認が行える。 - 特許庁

To make a circuit a small scale and to perform cost reduction by enabling one circuit to perform dithering and error diffusion processing, to prevent dot generation in a blank part even in the case of correcting the discontinuity of gradation with error diffusion processing and to prevent the occurrence of color slurring in a colored character and a homogeneous image area even in the case of adding error data with error diffusion processing.例文帳に追加

１つの回路でディザと誤差拡散処理とを行えるようにして回路の小規模化と低コスト化を図り、誤差拡散処理で階調の不連続性を補正する場合にも、白地部分でのドットの発生を防ぎ、誤差拡散処理で誤差データを加算する場合にも、色付きの文字および一様な画像領域における色ずれの発生を防ぐ。 - 特許庁

Adding the voice processor and in interface circuit provided with a simple logical arithmetic operation to a conventional portable telephone system can attain control in voice without circuit revision, so as to enhance the convenience of operation during driving or the like and this system is applicable to a telephone set for a general home or a public telephone.例文帳に追加

本発明は従来の携帯電話システムに音声プロセッサーと簡単な論理演算を具現したインターフェース回路を追加して、回路変更なく、音声による携帯電話の操作ができ、運転時等での操作の利便性を向上でき、一般家庭用の電話機や公衆電話機にも応用が可能である。 - 特許庁

A regulator (the power generation control device for a vehicle) 3 included in generator 1 for a vehicle is provided with an average continuity rate detecting circuit 32 for detecting an electrical continuity rate of an output transistor 39 before the load is changed, and a voltage step-down circuit 34 which is used for adding prescribed increment to the detected electrical continuity rate and setting a maximum electrical continuity rate.例文帳に追加

車両用発電機１に含まれるレギュレータ（車両用発電制御装置）３は、負荷変動前の出力トランジスタ３９の導通率を検出する平均導通率検出回路３２と、検出された導通率に所定の増加量を加算して最大導通率を設定するために用いられる降圧回路３４を有している。 - 特許庁

To remarkably shorten a time required for an Iddq test compared with the conventional art, only by adding a simple circuit to a semiconductor testing device, to reduce a using time of the expensive semiconductor testing device to conduct a delivery test economically, and to reduce a cost, in the delivery test of a semiconductor integrated circuit wherein OFF leaks are frequently observed.例文帳に追加

ＯＦＦリークの多い半導体集積回路の出荷試験において、半導体試験装置に簡易な回路を付加するのみで、Ｉｄｄｑ試験に要する時間を従来より大幅に短縮でき、高価な半導体試験装置の使用時間を低減できて、試験を経済的に実施することができ、コストを低減することができる半導体試験装置を提供する。 - 特許庁

When succeeding in face recognition by a face detection processing circuit 116, a TV-AF control is performed by setting a face frame including a recognized face area and following up an object and an ordinary frame not following up the object in an AF gate 112, and adding AF evaluated values of the respective frames output from an AF signal processing circuit 113.例文帳に追加

顔検出処理回路１１６で顔認識が成功した場合、認識された顔領域を含み被写体に追従する顔枠と被写体に追従しない通常枠とをＡＦゲート１１２に設定し、ＡＦ信号処理回路１１３から出力される各枠のＡＦ評価値を加算することにより、ＴＶ−ＡＦ制御を実行する。 - 特許庁

A compression method 10 for an integrated circuit model is provided with a step 12 selecting a first net from a plurality of nets included in a distributed integrated circuit model and a step compressing a second net by removing the total resistance from a second net 54 to be connected to the first net and adding the whole capacitor of the second net.例文帳に追加

集積回路モデルの圧縮方法（１０）は、分散集積回路モデルに含まれる複数のネットから、第１ネットを選択するステップ（１２）と、第１ネットに接続される第２ネット（５４）から全抵抗を除去して（１８）該第２ネットの全コンデンサを足すことにより、該第２ネットを圧縮するステップ（１６）と、を有する。 - 特許庁

An offset elimination circuit 4 is a low pass filter configured by the switched capacitor technique, and plays a role of eliminating an offset component by extracting an offset signal included in an output V_sig of a differential amplifier for amplifying a sensor signal and adding the extracted offset signal to a voltage V'_out outputted from a subtractor circuit 3.例文帳に追加

オフセット除去回路４は、スイッチトキャパシタ技術で構成された低域通過フィルタであり、センサ信号を増幅した差動増幅器の出力Ｖ_ｓｉｇに含まれるオフセット信号を抽出し、それを、減算回路３から出力されるＶ’_ｏｕｔに加算することによって、オフセット成分を除去する役割を果たしている。 - 特許庁

A first storing circuit prestores a measured value of the bias voltage, and outputs the stored value as a digital value whose bit number is greater than that of the digital value from the A/D converting circuit, when the voltage corresponding to second external input voltage is the voltage obtained by adding the bias voltage to the second external input voltage.例文帳に追加

第１記憶回路は、バイアス電圧の実測値を予め記憶し、第２外部入力電圧に対応する電圧が第２外部入力電圧にバイアス電圧を加えた電圧であるときに、記憶している実測値をＡ／Ｄ変換回路からのディジタル値より大きいビット数のディジタル値として出力する。 - 特許庁

A port information adding circuit 138 acquires a port select signal indicating a port to be read out by a transmission order determining circuit 136 and sends a readout control signal for reading a LAN signal, frame by frame, to one of received frame buffers 131 and 132 according to the port select signal 218.例文帳に追加

ポート情報付加回路１３８は送信順序決定回路１３６から読出しを行うポートを示すポート選択信号を取得し、そのポート選択信号２１８にしたがって受信フレームバッファ１３１，１３２のいずれか一方に対してフレーム単位でＬＡＮ信号を読出すための読出し制御信号を送出する。 - 特許庁

To provide electrode structure for a piezoelectric vibration element and a frequency adjusting method which never uses a precise and expensive mask and unnecessitates the element value adjustment of each circuit element after incorporating it in an oscillation circuit in the case of adjusting a resonance frequency by a method of adding mass to one exciting electrode by a vapor deposition device.例文帳に追加

蒸着装置により一方の励振電極に質量を付加する手法によって共振周波数を調整する際に、高精度で高価なマスクを使用することなく、また発振回路に組み込んだ後での各回路素子の素子値調整も不要な圧電振動素子の電極構造及び周波周調整方法を提供する。 - 特許庁

In every execution of printing, a microcomputer 22 acquires the previous executed number of times of printing recorded in the magnetic layer 12 of the ink ribbon cassette 8, through a magnetic head 18 and a reproduction circuit 23, and after adding 1 to the executed number of times of printing, records the number in the magnetic layer 12 through a recording circuit 20 and the magnetic head 18.例文帳に追加

マイクロコンピュータ２２は印刷を実行するごとに、インクリボン４の磁性層１２に記録されているこれまでの印刷実行回数を磁気ヘッド１８および再生回路２３を通じて取得し、印刷実行回数に１を加えた上で記録回路２０および磁気ヘッド１８を通じて磁性層１２に記録する。 - 特許庁

To provide a flat panel display device which has a driving IC chip 2 and a flexible printed circuit (FPC) 3 mounted on a display panel 1, and to provide a wiring structure for inspection by which the electric conductivity at a connection place through an anisotropic conductive layer can directly and easily be measured without adding any extra circuit portion.例文帳に追加

駆動用ＩＣチップ２及びフレキシブル配線(ＦＰＣ)３を表示パネル１に実装した平面表示装置、及びこのための検査用配線構造において、別個の回路部分を付加することなく、異方性導電層による接続箇所の電気伝導度を直接かつ容易に測定できるものを提供する。 - 特許庁

This image processing part 13 is provided with an addition circuit part for adding the data of differential images, which are processed similarly while changing lighting line sequentially, and a discrimination circuit part for discriminating whether or not the added data of the differential images continuously exceed a threshold, and when it is higher than a specified value, to detect it as a defect.例文帳に追加

同時にこの画像処理部１３では点灯ラインを順次変えて同様に処理された微分画像のデータを加算する加算回路部１３Ｃを備え、加算した微分画像のデータが連続してしきい値以上となるか否かを判別する判別回路部１３Ｄを設け、所定値以上である場合に欠陥として検出する（Ｓ１９）。 - 特許庁

A transmission circuit for adding a data frame for stand-by of reception just in front of a transmitted normal data frame comprising the Manchester code, and a reception circuit for starting a reception operation for the normal data frame when the data frame for the stand-by of the reception is detected are provided in each of the encoder and the controller.例文帳に追加

マンチェスタ符号からなる伝送すべき正規のデータフレームの直前に受信スタンバイ用のデータフレームを付加する送信回路と、受信スタンバイ用データフレームを検出すると正規のデータフレームの受信動作を開始する受信回路からなるデータ送受信回路をエンコーダおよび制御装置に設けた構成としている。 - 特許庁

To achieve the purpose by adding a simple circuit structure to a discharge lamp (a fluorescent lamp) lighting device using an inverter circuit, in order to prevent glass of the discharge lamp from melting at worst when a filament is heated due to overvoltage impressed on it as the filament is in an emitter-less state that may happen at end of life of the discharge lamp.例文帳に追加

インバータ回路を用いた放電ランプ（蛍光灯）点灯装置で、放電ランプが寿命末期に起こりえるフィラメントがエミッタレス状態になった時、フィラメントに過電圧が印加され、発熱し、最悪放電ランプのガラスが溶けることを防止するために、簡単な回路構成を付加することにより目的を達成する。 - 特許庁

A nurse call apparatus includes the wireless call button having a call switch T11 for starting the call, a transmitting ID code storage circuit T19 for storing previously an ID code, and a call high-frequency transmitting circuit T15 for adding the ID code to a call radio wave for calling when the call switch is pressed and transmitting the call radio wave.例文帳に追加

ワイヤレス呼出ボタンは、呼出を起動するための呼出スイッチＴ１１と、ＩＤコードを予め記憶する送信ＩＤコード記憶回路Ｔ１９と、呼出スイッチが押下されたとき呼出のための呼出電波にＩＤコードを付加して送信する呼出高周波送信回路Ｔ１５とを備えている。 - 特許庁

The port information adding circuit 138 adds port information for identifying a reception port and error detection information for detecting a signal error in a radio section to the readout LAN signal to generate transmitted capsulated LAN signals, frame by frame, and outputs then to a radio transmission device through a radio transmitting and receiving circuit and a radio transmission line.例文帳に追加

ポート情報付加回路１３８は読出しＬＡＮ信号に受信ポートを識別するためのポート情報と、無線区間での信号誤りを検出するための誤り検出情報とを付加し、フレーム単位で送信カプセル化ＬＡＮ信号を生成し、無線送受信回路及び無線伝送路を介して無線伝送装置へ出力する。 - 特許庁

In the matrix converter 5, a failure of a power portion (a semiconductor device) is determined without adding any special failure diagnosing circuit to a normal circuit by using a check pattern which compares a diagnostic pattern of gate drive at diagnosing the failure with the voltage detection result of an input and an output at the time, and then the failure is dealt with by using the procedure to locate its failure portion.例文帳に追加

マトリクスコンバータにおいて故障診断時におけるゲート駆動の診断パターンとその際の入出力の電圧検出結果を比較するチェック・パターンを用いて、通常の回路に特別な故障診断回路を加えることなくパワー部（半導体素子）の故障を判断し、その故障箇所を特定するという手順で処理する。 - 特許庁

To provide a buffer circuit which realizes a large capacity drive capability and a high-speed output response and realizes reduction of a power consumption, by reducing the current value of a constant-current source in a steady state and adding a circuit for operating so as to supply or absorb load current only at a state change time.例文帳に追加

静止状態での定電流源の電流値を小さくするとともに、状態変更時のみ負荷電流を供給あるいは吸収するように動作する回路を付加することにより、大容量駆動能力、高速出力応答を可能にするとともに、低消費電力化を実現できるバッファ回路を提供すること。 - 特許庁

During decoding function inspection, the CPU 4 writes data obtained by encoding inspection data D15 to D0 in advance and generating and adding virtual inspection bits D20 to D16 into the memory 3 without operating the error correction circuit 12, and performs inspection by reading and collating in the decoded state of the written data by the error correction circuit 12.例文帳に追加

復号化機能検査時には、ＣＰＵ４は、予め検査用データＤ１５〜Ｄ０を符号化し仮想検査ビットＤ２０〜Ｄ１６が生成され付加されたデータを誤り訂正回路１２を機能させない状態でメモリ３に対して書き込ませ、書き込まれたデータについて誤り訂正回路１２に復号化させた状態で読み出して照合することにより検査を行う。 - 特許庁

The image display apparatus is equipped with a pixel circuit voltage detection means which selectively generates internal voltages in pixel circuits 2a owned by a plurality of pixels respectively to signal lines 3 and a drive circuit 6 includes a voltage addition means for adding a voltage of the signal line to a signal voltage corresponding to a display image and for outputting the added voltage to the signal line again.例文帳に追加

複数の画素がそれぞれ有する画素回路２の内部電圧を選択的に信号線３へ発生する画素回路電圧検出手段を有し、駆動回路６は信号線の電圧と表示画像に対応した信号電圧を加算して再度信号線に電圧を出力する電圧加算手段を備える。 - 特許庁

This semiconductor integrated circuit is provided with an input/output stabilization circuit (B13) for changing the threshold voltage of the arithmetic amplifier according to the output signal of the arithmetic amplifier, and for adding a fine signal to a signal input to the inverted input terminal of the arithmetic amplifier for carrying out input/output stabilization control.例文帳に追加

そして上記演算増幅器の出力信号に応じて、上記演算増幅器の閾値電圧を変化させるとともに、上記演算増幅器の反転入力端子に入力される信号に微小信号を加算することによって入出力安定化制御を行う入出力安定化回路（Ｂ１３）が設けられる。 - 特許庁

The output voltage of the magnetic head 6 is supplied via a capacitor 14 to an output-controllable amplifying circuit 16 for gain control, and the output, after being processed by an output-controllable adding circuit 18 for offset control, is supplied via an A/D converter 20 to a controller 24, as a magnetism quantity detection signal Dm.例文帳に追加

磁気ヘッド６の出力電圧をコンデンサ１４を介して、出力調整可能なゲイン調整用の増幅回路１６に供給し、この出力を出力調整可能なオフセット調整用の加算回路１８で処理した後、Ａ／Ｄ変換器２０を介して磁気量検知信号Ｄｍとしてコントローラ２４に供給する。 - 特許庁

To improve the operation rate and reliability by adding a function for detecting degradation of reduction of luminance of a light emitting portion 4a of a photocoupler 4 to a self diagnostic circuit for a contact input 1 using a photocoupler 4 and by enabling change of a board of the contact input circuit 1 before the photocoupler 4 has a failure.例文帳に追加

フォトカプラ４を利用した接点入力回路１の自己診断回路に、フォトカプラ４の発光部４ａの輝度低下等の劣化を検出する機能を追加し、フォトカプラ４が故障に到る前に接点入力回路１の基板を交換することを可能にして、制御システムの稼働率を高め、信頼性を向上する。 - 特許庁

By providing an offset circuit and detecting a phase error corresponding to the phase information adding prescribed offset to phase information from a digital VCO, the phase deviation can be eliminated between the disk reproduced signal and the extracted clock in the entry of the post-stage circuit and increase in the probability for the read error can be suppressed.例文帳に追加

オフセット回路を設けてディジタルＶＣＯからの位相情報に対して所定のオフセットを付加した位相情報により位相誤差検出を行うことで、後段回路の入口におけるディスク再生信号と抽出クロックの位相ずれをなくすることができ、読み取りエラーの発生する確率が高くなることを抑えることが可能となる。 - 特許庁

In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value.例文帳に追加

複数のＩＯ制御装置３０、４０に接続されるバスアービタ装置２０を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置２０が、クロックを補整するためのディレイ値を算出するディレイ算出回路１１０と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路１５０、１６０とを備える。 - 特許庁

To provide a host interface circuit capable of remarkably reducing the signal transition of an external address from an external host control device to reduce the power consumption and restricting the complication of the software processing of the external host control device by adding a simple address generating circuit to an interface circuit for transmitting the data through a bus controller circuit of the external host control device without using a DMA controller and a memory bus.例文帳に追加

ＤＭＡコントローラやメモリバスを必要とせずに外部ホスト制御装置のバスコントローラ回路経由でデータの送受信を行うインターフェース回路に対して、簡単なアドレス生成回路を付加することにより、外部ホスト制御装置からの外部アドレスバスの信号遷移を大幅に削減して電力消費を軽減且つ外部ホスト制御装置のソフトウェア処理の複雑化を抑制したホストインタフェース回路を提供する。 - 特許庁

A compensation processing unit 2 weights the respective sample signals generated by the N-fold sampling circuit by weight values corresponding to the sample signals, thereafter generates an addition signal obtained by adding them, and adjusts the weight values to maximize an SINR to the addition signal based on the addition signal and a reference signal being a serial signal before passing through the transmission path.例文帳に追加

補償処理部２は、Ｎ倍サンプリング回路にて生成された各サンプル信号を、各サンプル信号に対応する重み値で重み付けしてから加算した加算信号を生成し、その加算信号と、伝送路を経由する前のシリアル信号である参照信号とに基づいて、加算信号に対するＳＩＮＲが最大となるように、重み値を調整する。 - 特許庁

The gas detector 1 includes an amplification part 6a for amplifying a midpoint potential difference of a bridge circuit 2 provided with the adsorption combustion gas sensor 15 at a prescribed amplification factor; an offset voltage generating part 8 for generating a plurality of offset voltages different from one another; and a voltage addition part 6b for adding the offset voltages to an amplified midpoint potential difference.例文帳に追加

ガス検出装置１は、吸着燃焼式ガスセンサ１５を備えるブリッジ回路２の中点電位差を所定の増幅率で増幅する増幅部６ａと、互いに異なる複数のオフセット電圧を生成するオフセット電圧生成部８と、増幅された中点電位差にオフセット電圧を加算する電圧加算部６ｂと、を備えている。 - 特許庁

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

This voltage generation circuit for detecting an output voltage value, integrating a signal corresponding to a difference between a set voltage value and the detected output voltage value, and outputting the result through an output amplifier, includes a high-pass filter extracting a high-frequency fluctuating component of the detected output voltage value, and adding its inversion signal to an input signal of the output amplifier.例文帳に追加

出力電圧値を検出し、設定電圧値と、検出した前記出力電圧値との差分に対応する信号を積分し、出力アンプを介して出力する電圧発生回路であって、検出した前記出力電圧値の高周波変動成分を抽出し、その反転信号を前記出力アンプの入力信号に加算するハイパスフィルタを備える。 - 特許庁

To provide a current differential protective relay device which is simplified in constitution without adding a delivery/receipt circuit for inputting an own-end CB input signal, does not perform zero-control on a mate-end current during a delay of a response, and performs current differential protective operation which matches a system state.例文帳に追加

本発明は、自端ＣＢ投入信号を入力するための受渡し回路を付加せず、構成簡素化すると共に、上述した応答遅れの間には相手端電流の零制御を行わず、系統状態に見合った電流差動保護演算を行う電流差動保護継電装置を提供することを目的としている。 - 特許庁

In the primary circuit 10, a switch element Q2 is turned on for conduction between a terminal P2 and a terminal P3 when the following takes place: the voltage of a terminal P4 provided in the control unit 11 is lower than the Zener voltage of a Zener diode ZD3 and equal to or higher than a voltage obtained by adding the Zener voltage of a Zener diode ZD4 and a voltage drop in a resistor R5.例文帳に追加

１次側回路１０では、制御部１１に設けられた端子Ｐ４の電圧が、ツェナーダイオードＺＤ３のツェナー電圧未満で、かつ、ツェナーダイオードＺＤ４のツェナー電圧と抵抗Ｒ５において降下する電圧とを足し合わせたもの以上になると、スイッチ素子Ｑ２がオン状態となり、端子Ｐ２と端子Ｐ３とが導通する。 - 特許庁

In a signal processing part 14, a detected signal detected by a first or a second photoelectric sensor 9 or 10 is arithmetically processed by a logic circuit 17, an inverted detection signal with a reversed code is generated, and in a comparison part 15, the inverted detected signal is processed by adding a reference value signal output from a reference value generation part 16 so as to output an error signal by integrating errors obtained from the arithmetic result.例文帳に追加

第１，第２光電センサ９，１０で検出された検出信号を信号処理部１４において論理回路１７により演算処理することにより、符号を反転させた反転検出信号を生成し、比較部１５において当該反転検出信号と基準値生成部１６から出力された基準値信号とを加算処理し、演算結果により得られた誤差を積分してエラー信号として出力する。 - 特許庁

and makes a current flowing between the power recovery circuit and a capacitive load a current obtained by adding a current generated by the energy previously accumulated in the first inductor to a current generated by LC resonance, during the rising and falling of the sustain pulse.例文帳に追加

さらに、維持パルスの立ち下がりの直前には、第２の補助スイッチを導通させて第１のインダクタに負方向の電流を流して負方向のエネルギーを蓄積し、維持パルスの立ち上げ時及び立ち下げ時に、電力回収回路と容量性負荷との間に流れる電流を、ＬＣ共振によって発生する電流に、第１のインダクタにあらかじめ蓄積しておいたエネルギーにより発生する電流を付加する。 - 特許庁

To correlate the relative temporal relation of picture planes among respective camera devices mutually with minute errors such as within two frames by synchronizing timer-counted time among the plurality of camera devices and adding common time information to video signals photographed with the respective camera devices without making the system a complex circuit constitution and with a low cost.例文帳に追加

複雑な回路構成とすることなく低コストにて、複数台のカメラ装置間でタイマー計時時刻を同期させて、各カメラ装置で撮影された映像信号に共通化した時間情報を付加することで、カメラ装置間の各画面の相対時間関係を２フレーム以内といったように僅かな誤差で一義的に関係付けることを実現する。 - 特許庁

A procedure comprises processing of analyzing a clock skew in a circuit, processing of analyzing information about timing violation, processing of analyzing information about output delay of each flip-flop, processing of analyzing information about cell characteristics, processing of optimizing the value of the clock skew, processing of adding a delay to a clock line, and processing of outputting information about a changed wiring path and logic.例文帳に追加

回路のクロックスキューを解析する処理と、タイミング違反の情報を解析する処理と、各フリップフロップの出力遅延の情報を解析する処理と、セル特性の情報を解析する処理し、クロックスキューの値を最適化する処理と、クロックラインに遅延を追加する処理と、変更された配線パス、論理の情報を出力する処理とで構成される。 - 特許庁

At least one channel of prestages of power amplifiers 3, 6, 10 is constituted of at least one n-th order phase shifters 5, 8, at least one channel of the remaining channels is constituted of the n-th order phase shifter 8 and an adder 13, and a circuit for adding a music signal source 1 to the phase shifter 8 and outputting the added result is provided.例文帳に追加

電力増幅器３，６，１０の前段の少なくとも１チャンネルは、少なくとも１つのｎ次の位相シフタ５，８から構成され、残りのチャンネルの内、少なくとも１チャンネルはｎ次の位相シフタ８と加算器１３から構成され、音楽信号源１と位相シフタ８を加算して出力する回路を設けた構成としている。 - 特許庁

The degree of higher harmonic to be compensated is extracted from detected system current Is by a detecting circuit 6 to obtain its amplitude, and the difference between the amplitude and the amplitude command of higher harmonics as a target level is obtained by an adding machine 5 and inputted to a regulator 4, so that its output K is regarded as the amplitude command of the output current of AF.例文帳に追加

検出した系統電流Ｉｓから、補償すべき次数の高調波を検出回路６で抽出してその振幅を求めるとともに、これと目標レベルとしての高調波の振幅指令との差を加算器５で求めて調節器４に入力し、その出力ＫをＡＦの出力電流の振幅指令とする。 - 特許庁

In a frame-information determining circuit 73, frame information, in which whether frame encoding information is valid or invalid has been determined is acquired by a decoder ID which is detected from each macroblock of one frame portion, and by the frame encoding information which is encoding information in a sampled frame unit (one frame encoding information results from adding picture encoding parameters in the prescribed number of pieces).例文帳に追加

フレーム情報判断回路７３では、１フレーム分の各マクロブロックから検出したＤｅｃｏｄｅｒ ＩＤと、抜き取られたフレーム単位の符号化情報であるフレーム符号化情報（ピクチャ符号化パラメータを所定の個数合わせて一つのフレーム符号化情報となる）より、フレーム符号化情報の有効無効を判断しフレーム情報を取得する。 - 特許庁

To provide a voltage controlled variable capacitor that can be its manufactured without changing the conventional manufacture process, or adding any new process, preventing the circuit from being largely scaled or integrated into a high voltage, preventing the maximum value and minimum value of the capacitance per the unit area of an electrode from being fluctuated, and arbitrarily selecting high frequency C-V characteristics.例文帳に追加

従来の製造プロセスを変更したり、新たなプロセスを追加したりすることなく製造でき、回路が大型化及び高電圧化することがなく、電極の単位面積あたりの容量の最大値及び最小値が変動することがなく、高周波Ｃ−Ｖ特性を任意に選択できる電圧制御可変容量素子を提供する。 - 特許庁

This circuit is provided with a DC component addition part for adding a direct-current offset voltage to an input signal; a capacitor wherein the input signal is entered into one end; and a resistance wherein one end is connected to the other end of the capacitor, and an output from the DC component addition part is inputted into the other end, and output is performed from one end.例文帳に追加

入力信号に直流オフセット電圧を加算するＤＣ成分加算部と、 前記入力信号が一端に入力されるコンデンサと、 このコンデンサの他端に一端が接続され、他端が前記ＤＣ成分加算部の出力が入力され、一端から出力を行なう抵抗とを設ける。 - 特許庁

The power supply unit is constituted by adding an error amplifier 9 which is not so large in area, and a switch 5 to a switching regulator which converts an input voltage supplied from DC power supply 8 into a predetermined output voltage, by which such a circuit is attained as easily selects the switching regulator and a series regulator only by switching the switch 5, while suppressing an increase in chip area.例文帳に追加

直流電源８から供給された入力電圧を所定の出力電圧に変換するスイッチングレギュレータに、面積のさほど大きくない誤差増幅器９及びスイッチ部５を追加した構成とすることにより、チップ面積の増大を抑制しながら、スイッチ部５の切り換えだけで簡易にスイッチングレギュレータとシリーズレギュレータを選択可能な回路が実現できる。 - 特許庁

This circuit is formed of a transistor 10 which amplifies an input signal, Darlington-connected transistors 11, 12 amplifying the output signal of the transistor 10, a transistor 13 connected to the emitter of the transistor 11 and connected with the transistor 12 in a mirror connection, and a transistor 14 receiving the adding emitter current of the transistors 11 and 12, connected with the transistor 10 in a mirror relation.例文帳に追加

入力信号を増幅するトランジスタ１０と、トランジスタ１０の出力信号を増幅し、ダーリントン接続されるトランジスタ１１及び１２と、トランジスタ１１のエミッタに接続され、トランジスタ１２とミラー関係に接続されたトランジスタ１３と、トランジスタ１１及び１２の加算エミッタ電流を受け、トランジスタ１０とミラー関係に接続されるトランジスタ１４とから成る。 - 特許庁