「Bit」に関連した英語例文の一覧と使い方(523ページ目) - Weblio英語例文検索

The digital data conversion method of this invention includes the steps of: binding input digital data into unit blocks constituted by a plurality of bytes; modulation-coding each byte of the input data blocks by using a code conversion table; and allocating a merging bit in block unit for the modulation- coded input data in block unit.例文帳に追加

本発明によるデジタルデータ変換方法は入力デジタルデータを所定の複数のバイトを単位としてブロック化する段階と、前記入力データのブロックの各バイトを符号変換テーブルを利用して変調符号化する段階と、変調符号化されたブロック単位の入力データに対してブロック単位でマージンビットを割り当てる段階を備えている。 - 特許庁

The information reproducing apparatus P, which is used to reproduce music information recorded on a recording medium DK, is provided with a CPU 14 that prohibits reproducing of the music information being compressed and recorded based on a beforehand set quality index that indicates sound quality of the music information, for example a bit rate.例文帳に追加

記録媒体ＤＫに記録された音楽情報を再生する情報再生装置Ｐであって、予め設定された音楽情報の音質を示す質指標、例えば、ビットレートに基づき、圧縮されて記録されている音楽情報の再生を禁止するＣＰＵ１４を有する情報再生装置Ｐにより、上記課題を解決する。 - 特許庁

To realize the automatic thread fastening of high accuracy by allowing a vis material to firmly and surely bite a drive bit by applying the pressure simultaneously with conveying the vis material to a screwing head position in a condition that the vis material is directly supplied to a screw chuck having a receiving port on a position extremely close to the thread fastening head position and its erect correct attitude is secured.例文帳に追加

ビス材をねじ締めヘッド位置の至近位置に受入口を開口したねじチャックへダイレクトに給送して直立した正しい姿勢を確保した状態でねじ締めヘッド位置へ搬送すると同時に圧力をかけることによりドライブビットに対するビス材の食い付きを強力且つ確実にして精度の高い自動ねじ締結を可能にする。 - 特許庁

The device is provided with an at least one setting circuit 1 setting the prescribed pattern of a bit serial signal, plural detecting circuits (4a-4p) detecting a pattern set by the setting circuit 1 out of each block in which conversion processing is performed, and an eleminating circuit 16 eliminating the block when the detecting circuits (4a-4p) detect the pattern.例文帳に追加

ビットシリアル信号の所定のパターンを設定する少なくとも１つの設定回路１と、前記変換処理を施した各ブロックから、設定回路１が設定したパターンを検出する複数の検出回路４ａ〜４ｐと、検出回路４ａ〜４ｐが前記パターンを検出したときは当該ブロックを除去する除去回路６とを備えている。 - 特許庁

While a tap coefficient is successively updated in the phase interpolation filters 9 and 81 in response to a phase offset quantity ϕ of an integrated value of a phase error in a phase offset operator 84, the phase interpolation filter 81 has a tap number/bit width set smaller than that of the phase interpolation filter 9, and a loop delay time is shortened in the PLL 8.例文帳に追加

位相オフセット演算器８４において位相誤差の積算値である位相オフセット量φに応じて、位相補間フィルタ９および位相補間フィルタ８１では、タップ係数が逐次更新されるが、位相補間フィルタ８１は、位相補間フィルタ９と比較して、タップ数／ビット幅が小さく設定され、ＰＬＬ８内のループ遅延時間を短縮する。 - 特許庁

The method includes the step of setting the first input of each full adder circuit to the same fixed value, the step of connecting each respective input bit of the set number of input bits to the second input of a respective one of the full adder circuits, and the step of using the output of the carry chain of the array of the full adder circuits as the result of the logic function.例文帳に追加

前記方法は、前記全加算回路のそれぞれの第１の入力を同じ固定値に設定する工程と、前記所定の数の入力ビットをそれぞれ前記全加算回路の第２の入力に接続する工程と、前記全加算回路のアレイからなる桁上げチェーンの出力を前記論理関数の結果として用いる工程とを備える。 - 特許庁

A transmission rate determining part 106 determines a transmission rate on the basis of a comparison result of an error rate of FBI bit error rate showing difference between a phase rotation amount actually notified by the mobile device and the phase rotation amount determined by the antenna phase determining part 103 with a threshold and a CQI (channel quality indicator) showing a propagation path environment with the mobile device.例文帳に追加

送信レート決定部１０６は、実際に移動機にて通知した位相回転量とアンテナ位相決定部１０３にて決定した位相回転量との誤差を示すＦＢＩビット誤り率情報の誤り率としきい値との比較結果、及び移動機との伝搬路環境を示すＣＱＩに基づいて送信レートを決定する。 - 特許庁

A normal dielectric capacitor 24 storing data by electric charges at a DRAM mode and a ferroelectric capacitor 21 storing data by a non-volatile mode are arranged in parallel, one side nodes of them are connected by a common cell plate 4, the other side nodes are connected by a switching element 22, while the nodes and a bit line 5 are connected by a switch element 2.例文帳に追加

ＤＲＡＭモード時に電荷によってデータを記憶する常誘電体キャパシタ２４と不揮発モードでデータを記憶する強誘電体キャパシタ２１を並列に配し、それらの一方のノードを共通セルプレート４で接続し、もう一方のノード間をスイッチ素子２２で接続するとともにそのノードとビット線５とをスイッチ素子２で接続する。 - 特許庁

(2) The optical recording medium has the reproduction-only region (ROM region) and the recordable region and can add the fresh information to the recordable region, wherein the information bit trains for the 10 sector components relating to the ROM region formed previously in PMA are repetitively formed on two or more different tracks.例文帳に追加

（２）再生専用領域（ＲＯＭ領域）と記録可能領域を持ち、該記録可能領域に新たな情報を付加することが可能な光記録媒体において、予めＰＭＡに形成されるＲＯＭ領域に関する１０セクタ分の情報ピット列が、２周以上の異なるトラック上に繰り返し形成されていることを特徴とする光記録媒体。 - 特許庁

In the methods and systems, information is transmitted utilizing a continuous series of burst symbol cycles, wherein each burst symbol cycle includes an ON period during which a number of chips representing a bit of information are transmitted using an ultra-wide band signal, and an OFF period during which no signal is transmitted, and advantages that can include scalability, adaptability and flexibility is provided.例文帳に追加

情報が、連続するバーストシンボルサイクルの列を使用して送信され、各バーストシンボルサイクルが、情報の１ビットを表す複数のチップがウルトラワイドバンド信号を使用して送信されるＯＮ期間と、信号が送信されないＯＦＦ期間とを含み、スケーラビリティ、適合性、および柔軟性を含めることができる利益を提供する方法およびシステムを提供する。 - 特許庁

When the demodulation of DPCCH is completed at a DPCCH demodulator 16, the radio base station device 1 uses a channel estimation value at a channel estimation calculator 17 for calculating a fading correlation value; performs speed calculation processing at a speed estimator 18; and performs travel direction estimation processing at a travel direction estimator 20 from the ratio of '0' to '1' in a bit train.例文帳に追加

無線基地局装置１はＤＰＣＣＨ復調部１６にてＤＰＣＣＨの復調が完了すると、チャネル推定計算部１７にてチャネル推定値を使用してフェージング相関値を計算し、速度推定部１８にて速度計算処理を行い、ビット列の‘０’と‘１’との割合から移動方向推定部２０にて移動方向推定処理を行う。 - 特許庁

An 8×8 block register 21 where multi-bit image data in block units after quantization is stored is zigzag scanned backward by a search controller 24, and a correction counter 23 is counted up each time effective coefficients are changed or moved in accordance with a correction level, and correction processing is repeated till the counted value reaches a value preliminarily set to a correction level set register 22.例文帳に追加

量子化後のブロック単位の多ビット画像データを格納する８×８ブロックレジスタ２１に対して、サーチ制御装置２４により逆方向ジグザグスキャンを行い、補正レベルに応じて有効係数を変化させたり、移動させるごとに、補正カウンタ２３をカウントアップし、補正レベル設定レジスタ２２に予めセットされた値に到達するまで、補正処理を繰り返す。 - 特許庁

To provide a method for manufacturing a printed wiring board using a sheet for punching a printed wiring board for highly precisely carrying out the punching of the printed wiring board, and for obtaining a high quality printed wiring board by minimizing the wobbling of a drill bit, and reducing drill smear or internal wall roughness.例文帳に追加

プリント配線板の穴あけ加工を精度のよく行うことができるプリント配線板穴あけ加工用シートを用いたプリント配線板の製造方法であり、また、ドリルの軸ぶれが少なくドリルスミアや内壁粗さを低減して高品質なプリント配線板を得ることのできるプリント配線板穴あけ加工用シートを用いたプリント配線板の製造方法を提供する。 - 特許庁

A SS receiver provides a code bit of a reception signal to a synchronization system processing part in which code synchronization acquisition and tracking, carrier frequency acquisition and tracking are performed, and provides all reception signal bits to a detection processing part in which reception data is demodulated after acquiring synchronization, to reduce false synchronization detection due to a variation in amplitude, and to suppress detection performance degradation.例文帳に追加

ＳＳ受信機ではコードの同期捕捉や追尾、キャリア周波数の捕捉や追尾を行う同期系処理部に対して受信信号の符号ビットを渡し、同期獲得後に受信データを復調する検波系処理部に対して全受信信号ビットを渡すことで、振幅変動に起因する同期の誤検出を低減し、また検波性能の劣化を抑える。 - 特許庁

To realize a skew elimination system which can be operated with a high precision in a wider input value range and a wider temperature range and is simple and robust with respect to a system where automatic skew eliminating tuning and arrangement are executed through high-speed parallel interconnections in a high-performance digital system in order to compensate the inter-bit skew.例文帳に追加

ビット間スキューを補償するべく高性能ディジタルシステム内で高速並列相互接続を経由して自動スキュー除去同調および整列を実施するシステムに関し、より高い精度でより広い入力値範囲にわたり、かつ、より広い温度範囲にわたって動作可能な、より単純でより頑強なスキュー除去システムを実現する。 - 特許庁

Or the thin film transistor liquid crystal display device which uses the reset signal by shifting the phase of the gate driving pulses in the gate line direction according to the clock cycles while at least one or more 1-bit shift registers are integrated uses the reset signal of the shift register positioned at the final stage of the shift register array as an input signal for the driving pulses.例文帳に追加

あるいは、少なくとも１つ以上のシフトレジスタを集積した状態でクロック周期に従ってゲート駆動パルスをゲートライン方向に位相偏移させてリセット信号を使用する薄膜トランジスタ液晶表示装置において、前記シフトレジスタ列の最後の段に位置したシフトレジスタのリセット信号を、駆動パルスの入力信号として使用する - 特許庁

The discrimination symbol 16a is provided, by arranging a mask 20 comprising a through-hole 22 for forming the bit mark on the wafer 10, where a photoresist film is formed, which is moved by a prescribed distance in horizontal direction from a reference point for exposure, and then removing by etching the exposed part or its surrounding or laminating a thin film on the part.例文帳に追加

このような識別記号１６ａは、まず、ビットマークを形成するための貫通孔２２を有するマスク２０を、フォトレジスト膜が形成されたウエハ１０上に配置し、基準点から水平方向に所定距離だけ移動させた後、露光させ、次いで、露光部分又はその周囲をエッチング除去するか、あるいは、その部分に薄膜を積層することにより得られる。 - 特許庁

The gate voltage generation circuit 15 generates the voltage V1 by performing feedback control in such a manner that the difference between the bit line precharge voltage VHB and the voltage V1 coincides with the threshold voltage of a second PMOS transistor TP2 while the prescribed current flows to the second PMOS transistor TP2 having the same process and operation characteristics as those of the PMOS transistor TP1.例文帳に追加

ゲート電圧発生回路１５は、ＰＭＯＳトランジスタＴＰ１とプロセス及び動作特性が同一の第２のＰＭＯＳトランジスタに所定の電流を流した状態で、ビット線プリチャージ電圧ＶＨＢと電圧Ｖ１の差が第２のＰＭＯＳトランジスタのしきい値電圧に一致するようにフィードバック制御を行って電圧Ｖ１を発生する。 - 特許庁

When a second print data generated at an intermediate data generating section 63 is developed in units of band, a schedule list generating section optimizes the development schedule of each band and a plurality of rendering sections 67, 68 transfer the print data to an output section 615 while sharing the bit map development processing of each band according to the optimized schedule.例文帳に追加

中間データ作成部６３で生成された第２の印刷データをバンド単位に展開する際に、各バンドの展開スケジュールをスケジュールリスト作成部が最適化し、該最適化されたスケジュールに従って複数のレンダリング部６７，６８により各バンドのビットマップ展開を分担処理しながら出力部６１５に転送処理する構成を特徴とする。 - 特許庁

The transmission device (10) which interfaces a plurality of kinds of signals having different bit rates has reception processing parts (12, 14) which assemble pieces of control information included in the plurality of kinds of received signals into a frame in a specified common format and a control part (18) which performs specified internal processing for the control information included in the frame.例文帳に追加

ビットレートの異なる複数種類の信号をインタフェースする伝送装置（１０）において、受信した前記複数種類の信号に含まれる制御情報を所定の共通フォーマットのフレームに組み立てる受信処理部（１２、１４）と、該フレーム含まれる前記制御情報に所定の内部処理を施す制御部（１８）とを有する。 - 特許庁

A CRC error detection part 170 detects an error based upon a CRC bit in a frame and when a successive CRC error decision part, 180 decides that ≥32 multiple frames have errors, the synchronism position of the subcount part 130 is taken in the main count part 130 to re-set the synchronism position of the main count part 130.例文帳に追加

ＣＲＣエラー検出部１７０でフレーム内のＣＲＣビットに基づくエラーを検出し、これが３２個以上のマルチフレームについて連続していることが連続ＣＲＣエラー判定部１８０によって判定されると、サブカウント部１３０の同期位置がメインカウント部１３０に取り込まれて、メインカウント部１３０の同期位置が再設定される。 - 特許庁

The sigma delta form analog/digital converter 9 converts an analog signal into a serial digital signal in one-bit each for a second over- sampling period sufficiently higher than a first oversampling period with 1/n (n is an integer) of the periodic noise and filters the serial digital signal to convert the digital signal into a binary digital signal for the first oversampling period.例文帳に追加

シグマデルタ形ＡＤ変換器９は、周期性ノイズの１／ｎ（ｎは整数）周期の第１のオーバーサンプリング周期に対して十分高速な第２のオーバーサンプリング周期でアナログ信号を１ビットずつのシリアルデジタル信号に変換し、そのシリアルデジタル信号をフィルタリングして第１のオーバーサンプリング周期でバイナリーデジタル信号に変換する。 - 特許庁

The tip of the driver bit 1 is provided with a plane part 2 contacting parallel to the upper surface of the screw head part 12 so as to be vertically fitted into the cross groove bored in the screw head part 12, and four glade parts 3 extending from the center of the plane part 2 in the cross direction.例文帳に追加

また、ネジ頭部１２に穿設された十字溝に対して垂直に嵌合されるようにドライバービット１先端にはネジ頭部１２の上面に対して平行に接触する平面部２を有し、該平面部２の中心から十字方向へ４つの刃部３が設けられ、該刃部３の底面には該縁から中心へ向かって若干傾斜して形成されている。 - 特許庁

In the case of generating the simulation test bench of a digital LSI circuit with plural input signal lines, test patterns are generated for every input signal line (a step 10), the test patterns with the same input timing are connected by bit connection for at least two or more input lines and the test pattern file to which the data compression is performed is generated (a step 11).例文帳に追加

複数の入力信号線を持つデジタルＬＳＩ回路のシミュレーションテストベンチを生成する場合において、各入力信号線ごとにテストパターンを作成し（ステップ１０）、それらを少なくとも２本以上の入力信号線について、入力するタイミングが同じものをビット連接により接合し、データ圧縮したテストパターンファイルを生成する（ステップ１１）。 - 特許庁

Further, the synchronization code recovery circuit and method of this invention applies error correction to the next synchronization candidate recovered at a plurality of synchronization locations, generates the most proper location information of the succeeding synchronization pattern on the basis of the result of error correction and recovers the synchronization code at a location corresponding to the location information when no synchronization code is detected from the received bit stream.例文帳に追加

また本発明は、入力されるビットストリームから同期コードが検出されなければ、複数の同期位置で復旧される次の同期候補に対してエラー訂正を行った後、エラー訂正結果に基づいて最も適した次の同期パターンの位置情報を発生させ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁

In a servo sector number (SSA) area 402 of a servo sector 102, servo sector number information which consists of bit length (k bits) smaller than that expressing the servo sector number itself is written, the pieces of servo sector number information on continuous m pieces of servo sectors are combined, and each servo sector number is identified by using total of m×k bits information.例文帳に追加

サーボ・セクタ１０２のサーボ・セクタ番号（ＳＳＡ）領域４０２に、サーボ・セクタ番号そのものを表現するよりも少ないビット長（ｋビット）からなるサーボ・セクタ番号情報を書き込んでおき、連続するｍ個のサーボ・セクタのサーボ・セクタ番号情報を組み合わせ、合計ｍ×ｋビットの情報を用いて各サーボ・セクタ番号を同定する。 - 特許庁

Transformation object data in a space frequency region and one-dimensional inverse transformation data and two-dimensional inverse transformation data in a space region are stored and accessed by using a storage means with a shift array form by using the difference of bit sizes and the difference of existing time when executing two-time one-dimensional inverse transformation operations.例文帳に追加

シフトアレイ形式の格納手段を用いて、空間周波数領域における変換対象データと、空間領域における１次元逆変換済みデータおよび２次元逆変換済みデータを、２回の１次元逆演算を実行する際のそれらのビット・サイズの相違および存在時間の相違を利用して格納およびアクセスする。 - 特許庁

An image processing part 3 uses 32 pieces of 8:1 selectors to read the image data drawn on an image memory 2 at every 32 bit data and uses 32 pieces of 4:1 selectors to perform the reversal processing of the read image data on the basis of the designated gradation and outputs the image data subjected to reversal processing to an engine part 4.例文帳に追加

画像処理部３は、画像メモリ２に描画される画像データを、３２個の８：１のセレクタを使用して、３２ｂｉｔデータ毎に読み出し、この読み出した３２ｂｉｔデータを、３２個の４：１のセレクタを使用して、指定された階調に基づいて反転処理を行い、この反転処理された画像データをエンジン部４へ出力する。 - 特許庁

This optical parametric amplifier which inputs pump light of wavelength λp and digitally-modulated signal light of wavelength λs to the optical fiber and amplifies and outputs the signal light of wavelength λs through an optical parametric process is equipped with a scrambler which scrambles the polarization state of the mentioned pump light in a period shorter than the 1-bit time of the digital modulation of the mentioned signal light.例文帳に追加

光ファイバに波長λpのポンプ光とデジタル変調された波長λsの信号光を入力し、光パラメトリック過程により波長λsの信号光を増幅して出力する光パラメトリック増幅器において、前記ポンプ光の偏波状態を、前記信号光のデジタル変調の１ビット時間より短い周期でスクランブルするスクランブラを備えている。 - 特許庁

To provide a variable bit rate moving image encoding device and a recording medium capable of realizing high picture quality as compared with a conventional system by selecting suitable GOP size and GOP structure in accordance with the features of an input image and controlling the number of encoding bits in an one-pass encoding system capable of encoding a moving image by short delay time.例文帳に追加

少ない遅延時間での符号化が可能な１パスエンコード方式において、入力画像の特徴に応じて適切なＧＯＰサイズ、ＧＯＰ構造をとり、さらに符号化ビット量を制御することで、従来方式と比較して高画質を実現できる可変ビットレート動画像符号化装置および記録媒体を提供することにある。 - 特許庁

In the disk drive including a disk medium 2 having a data recording area constituted of a set of magnetic dots physically separated to be independent, a disk controller 12 includes a means for determining an error indicating a change in total bit number of a data stream recorded in the data recording area by using an error correction code during data reproduction.例文帳に追加

物理的に分断独立された磁性ドットの集合体から構成されるデータ記録領域を有するディスク媒体２を有するディスクドライブにおいて、ディスクコントローラ１２は、データ再生時に誤り訂正コードを使用して、データ記録領域に記録されたデータ系列の総ビット数の変化を示す誤りを判定する手段を有する構成である。 - 特許庁

An information bit equal to or minuter than the optical resolution can be reproduced and the recording density of an optical disk device can be drastically enhanced since the light from an emitting light source can be converged onto a spot so that the spot has the prescribed light intensity or higher by arranging a high polymer film having minute holes between an information-recorded medium and the light source.例文帳に追加

情報記録媒体と出射光源との間に、微小な穴を形成された高分子フィルムを設けることにより、光源からの光が所定の光強度以上のスポットに絞り込まれるため、光学的分解能以下の微小な情報ビットが再生可能となり、光ディスク装置の記録密度を飛躍的に向上させることができる。 - 特許庁

The method includes the steps of: generating a modulation waveform corresponding to a value of data by each of 2-bit data; generating a carrier signal; modulating the carrier signal on the basis of the modulation waveform to generate a transmission signal; transmitting the transmission signal to the tag; and generating power on the basis of the transmission signal by the RF ID tag 10.例文帳に追加

２ビットのデータ毎にデータの値に対応した変調用波形を生成するステップと、キャリア信号を生成するステップと、変調用波形に基づいてキャリア信号を変調して送信信号を生成するステップと、送信信号をタグに送信するステップと、ＲＦＩＤタグ１０が送信信号に基づいて電源を生成するステップとを備えている。 - 特許庁

The NotCoded system is a system encoding is available by having only to indicate 1-bit information denoting absence of encoding information when almost no image change exists by comparing an encoding object macro block with a macro block at the same position in a preceding frame and can remarkably suppress the generated encoding amount for the encoding object macro block with no image change.例文帳に追加

ＮotＣoded方式は、符号化対象マクロブロックが前フレームの同位置にあるマクロブロックと比較してほとんど画像変化がない場合に、符号化情報無しという１ビットの情報を示すだけで符号化が可能となる方式であり、画像変化のない符号化対象マクロブロックに対して発生符号量を大幅に抑制できる。 - 特許庁

An extended small card or an illegal card can be identified by checking response content in issuing a predetermined command a plurality of times which is to be responded only by extended small card, and by checking a predetermined bit value indicating compatibility with extended specification in the small card.例文帳に追加

情報機器に装着された小型カードに対し、拡張規格小型カードのみが応答する所定コマンドを複数回発行した時の応答内容を確認するとともに、小型カード内において拡張規格対応を表す所定ビット値を確認することによって、拡張規格小型カーであるか否か、不正カードであるか否かの識別が可能になる。 - 特許庁

In an image processing apparatus comprising an encoder which encodes data regarding an image on the basis of data divided into bit planes for each block, the image processing apparatus of the present invention is characterized in that a quantizer is provided on the pre-stage of the encoder for decreasing a value of the data regarding the image of a block to improve the compressibility.例文帳に追加

本発明の画像処理装置は、画像に関するデータを、ブロック単位でビットプレーンに分解したデータに基づいて符号化を行う符号化部を備える画像処理装置において、上記符号化部の前段に、圧縮率を高めようとするブロックの画像に関するデータの値を減らす量子化部を備えることを特徴とする。 - 特許庁

This image pickup device is provided with a CCD 101 that captures an object image to output color image data, gain adjustment circuits 109, 110 that adjust R, B gains of the color image data, and a pixel correction circuit 111 that corrects pixel data of which data bit width is in excess of a prescribed value among color image data of which gain is adjusted.例文帳に追加

本発明に係る撮像装置は、被写体像を取り込んでカラー画像データを出力するＣＣＤ１０１と、カラー画像データのＲとＢのゲインを調整するゲイン調整回路１０９、１１０と、ゲイン調整されたカラー画像データのうち、データビット幅が所定値を超えている画素データを補正する画素補正回路１１１とを備えている。 - 特許庁

A distance D1 between polysilicon wirings 3b, 3a which form gates of NMOS transistors N1, N3 formed inside one memory cell 1 and arranged in the extension direction of the bit line is different from a distance D2 between the polysilicon wiring 3b and a polysilicon wiring 3b which becomes the gate of the NMOS transistor N1 formed inside the other memory cell 1.例文帳に追加

そして、一方のメモリセル１内に形成されビット線の延在方向に並ぶＮＭＯＳトランジスタＮ１，Ｎ３のゲートとなるポリシリコン配線３ｂ，３ａ間の間隔Ｄ１と、該ポリシリコン配線３ｂと他方のメモリセル１内に形成されるＮＭＯＳトランジスタＮ１のゲートとなるポリシリコン配線３ｂ間の間隔Ｄ２とが異なる。 - 特許庁

To provide a coder and a decoder by which data coded by ADRC system are divided by each bit planes of the MSB, 2nd MSB,..., LSB, the data can be compressed at a high compression rate by applying run-length coding processing and Huffman coding processing to them, and deterioration in decoding the capability of the data on the occurrence of an error can be minimized.例文帳に追加

ＡＤＲＣ方式で符号化したデータをＭＡＢ、２ｎｄＭＳＢ、・・・・ＬＳＢ毎のビットプレーンで分割し、これらについて夫々ランレングス符号化処理及びハフマン符号化処理を行うことで、高い圧縮率を以てデータを圧縮できると共に、エラー発生時のデータの復元力の低下を最小限とすることができるようにする。 - 特許庁

Reproduction of the read out section 40, 50 is permitted as it is when the degree of margin of bit rate of the reproduction source recorder is more than the threshold, otherwise recording place of a writing part under recording to the reproduction source recorder is altered to other recorder before reproduction of the read out section 40, 50 is permitted.例文帳に追加

再生元の記録装置のビットレートの余裕度が閾値以上である場合は、そのまま読出部４０，５０に再生を許可し、再生元の記録装置のビットレートの余裕度が閾値未満である場合は、再生元の記録装置へ録画中の書込部の録画先を別の記録装置へ変更させた上で、読出部４０，５０に再生を許可する。 - 特許庁

In the present invention, the three-dimensional bit map data (BMD) with large volume and reduced three-dimensional BMD acquired by reducing three-dimensional BMD acquired by rendering the three-dimensional BMD are stored, the reduced three-dimensional BMD is processed, the processed data is stored, the processed data is sent to a display device, and the data is displayed.例文帳に追加

本発明は、大容量の３次元ビットマップデータ（ＢＭＤ）と、３次元ＢＭＤをレンダリングして得た３次元ＢＭＤを縮小してなる縮小３次元ＢＭＤのデータを記憶し、この縮小３次元ＢＭＤのデータに処理を加え、処理後のデータを記憶し、更に、処理後のデータを表示装置に送り、このデータを表示する。 - 特許庁

A GPS signal intensity measuring device 100 generates a "multiple bit length GPS replica signal 16" of a GPS signal received by an antenna-B 2 installed in a feeble signal environment, by utilizing information on code delay, carrier wave Doppler, and a navigation message obtained from a GPS signal received with an antenna-A 1 installed in the outside where signal intensities are high.例文帳に追加

ＧＰＳ信号強度計測装置１００は、信号強度の強い屋外に設置されたＡアンテナ１で受信されたＧＰＳ信号から得られるコード遅延、搬送波ドップラー、航法メッセージの情報を利用することで、微弱信号環境に設置されたＢアンテナ２で受信されるＧＰＳ信号の「複数ビット長ＧＰＳレプリカ信号１６」を生成する。 - 特許庁

In a CCD image pickup device that conducts reading of signal charge by vertically mixing two pixels, that is, field reading, a complementary color coding of its color filter adopts a skew pattern where two color difference signals Cr, Cb obtained through vertically mixing two pixels are alternately in existence in the horizontal direction and shifted by one bit (one pixel) in the vertical direction.例文帳に追加

垂直２画素混合による信号電荷の読み出し、即ちフィールド読み出しを行うＣＣＤ撮像素子において、そのカラーフィルタの補色カラーコーディングを、垂直２画素混合によって得られる２つの色差信号Ｃｒ，Ｃｂが、水平方向において交互に存在しかつ垂直方向において１ビット（１画素分）ずれた斜めパターンとする。 - 特許庁

The present invention corrects an error of an electrical signal after conversion of a received optical signal into an electrical signal, counts sequences of synchronous words with a bit error in excess of an allowance among electrical signals with error corrections after frame synchronization is established and, when the count reaches a prescribed number, determines it to be frame out-of-synchronization.例文帳に追加

上記課題を解決するために、本願発明では、受信した光信号を電気信号に変換した後、電気信号のエラー訂正をし、フレーム同期が確立された後は、エラー訂正された電気信号の中から、許容値を超えたビットエラーを有する同期ワードの連続をカウントして規定数に達したときにフレーム同期はずれと判定する。 - 特許庁

Even on occurrence of received data subjected to misjudgment in a demodulation result by a finger section 102 due to the effect of fading and noise or the like, a rake section 103 composites the misjudged reception data with other reception data normally demodulated, and a TPC bit discrimination section 104 discriminates a requirement of a base station on the basis of the result of the composition.例文帳に追加

フェージングや雑音などの影響により、フィンガー部１０２の復調結果に誤判定される受信データが生じたとしても、レイク部１０３において誤判定された受信データは他の正常に復調された受信データと合成され、この合成結果に基づいて、ＴＰＣビット判定部１０４が基地局の要求を判定する。 - 特許庁