「Bit」に関連した英語例文の一覧と使い方(523ページ目) - Weblio英語例文検索

A CPU 8 discriminates a compression rate and/or a compression system of audio data D1 on the basis of a data signal S1 with respect to a sampling frequency and a quantization bit number sent from a DSP 2 and refers to a data table having been stored in advance in a memory 9 to read a variable in response to the compression rate and/or the compression system.例文帳に追加

ＣＰＵ８が、ＤＳＰ２から送出されるサンプリング周波数および量子化ビット数に関するデータ信号Ｓ１に基づきオーディオデータＤ１の圧縮率及び／又は圧縮方式を判定し、メモリ９に予め記憶されているデータテーブルを参照して、その圧縮率及び／又は圧縮方式に応じた変数値を読み込む。 - 特許庁

A nonlinear filter corrector 250, coupled with the multi-bit output port 216o of the modulator 216 incorporates a cross filter 252, a weighting multiplier 256 coupled with a tap 254 of the filter 252, and adders 258 and 260 coupled with the multiplier 256 and generate a corrected signal, based on the inferred dynamic error of the ADC 210.例文帳に追加

変調器２１６のマルチビット出力ポート２１６ｏに結合された非線形フィルター修正器２５０は、横断フィルター２５２と、横断フィルター２５２のタップ２５４に結合された重み乗算器２５６と、前記乗算器に結合された加算装置２５８，２６０とを含み、Σ−△ＡＤＣの動的誤差の推定に基づいて修正信号を生じる。 - 特許庁

In a driving method for a semiconductor device in which writing with multiple values is performed, a signal line for controlling on/off of a writing transistor for writing is disposed along a bit line in a memory cell including a transistor including an oxide semiconductor layer, and the voltage applied to a capacitor at the readout operation is also utilized at the writing, thereby performing writing with multiple values.例文帳に追加

多値書き込みを行う半導体装置の駆動方法において、酸化物半導体層を含むトランジスタを用いたメモリセルに、書き込みを行う書き込みトランジスタのオンオフを制御する信号線を、ビット線に沿うように配置し、読み出し動作時に容量素子に与える電圧を書き込み時にも利用して、多値書き込みを行う。 - 特許庁

A semiconductor memory includes: a sense amplifier that operates in response to the activation of a sense amplifier enable signal and determines a logic stored in a memory cell depending on a voltage of a bit line which is changed according to a cell current flowing through a real cell transistor; a replica cell transistor connected in series between a first node and a ground line; and a timing generation unit.例文帳に追加

半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。 - 特許庁

If the numbers of bits of DCI formats computed in step S100 are equal and there is a DCI format arranged in the area where the common search area overlaps the mobile station apparatus specific search area in step S102, the mobile station apparatus and the base station apparatus insert one bit into any one of DCI formats (step S103).例文帳に追加

ステップＳ１０２において、ステップＳ１００で計算したＤＣＩフォーマットそれぞれのビット数が同じであり、共通探索領域と移動局装置固有探索領域が重複する領域に配置するＤＣＩフォーマットがある場合、移動局装置と基地局装置は、どちらかのＤＣＩフォーマットに１ビットを挿入する（ステップＳ１０３）。 - 特許庁

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer.例文帳に追加

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。 - 特許庁

A relay station 20 stores received packets in a transfer buffer corresponding to each of transmission reception stations 10a and 10b, inverts a bit string in the packet corresponding to the transmission reception station 10b of the packets output from each transfer buffer to be encoded with the packet corresponding to the transmission reception station 10a using network-coding to generate a NC packet, and transmits the generated packet.例文帳に追加

中継局２０は受信パケットを送受信局１０ａ、１０ｂに対応した転送バッファにそれぞれ格納し、各転送バッファが出力したパケットにおいて、送受信局１０ｂに対応するパケットのビット列を反転させて、送受信局１０ａに対応するパケットとネットワークコーディングの符号化を行なってＮＣパケットを生成して送信する。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

Next, the calculated error rate is compared with a predetermined reference error rate threshold, and when the calculated error rate becomes lower than the reference error rate threshold, it is determined that pattern synchronization is obtained between the compared reference pattern and measured signal, and the bit number N of the reference pattern synchronized in pattern with the measured signal is multiplied by integer to obtain a frequency division ratio M.例文帳に追加

次に、算出したエラーレートと予め設定された基準エラーレート閾値とを比較し、算出したエラーレートが基準エラーレート閾値を下回った場合に、比較した基準パターンと被測定信号とがパターン同期したと判別し、被測定信号とパターン同期した基準パターンのビット数Ｎを整数倍して分周比Ｍを取得する。 - 特許庁

The D/A conversion device includes a plurality of D/A conversion circuits 20a to 20c each having N pieces of first transistors as an N-bit current source, and a gate potential generation circuit 10 which generates potential at gates of the N pieces of first transistors to pass binary-weighted currents through the plurality of D/A conversion circuits 20a to 20c.例文帳に追加

Ｎビットの電流源であるＮ個の第１トランジスタをそれぞれ有する複数のＤ／Ａ変換回路２０ａ〜２０ｃと、前記複数のＤ／Ａ変換回路２０ａ〜２０ｃそれぞれにおける前記Ｎ個の第１トランジスタのゲートにバイナリ重み付けされた電流を流すための電位を発生させるゲート電位発生回路１０とを有する。 - 特許庁

Information is written by turning on the writing transistor so that a potential of the bit line is supplied to a node where one of a source electrode and a drain electrode of the writing transistor and a gate electrode of the reading transistor are electrically connected, and then turning off the writing transistor so that a predetermined amount of charge is held in the node.例文帳に追加

情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、読み出し用トランジスタのゲート電極が電気的に接続されたノードにビット線の電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させる。 - 特許庁

A word line driver 23 applies voltage VSS to a selection word line WL, and applies such voltage VUX' of voltage value that potential difference applied to the memory cell MC arranged at the crossing part of the selection-driven bit line BL and the dummy word line DummyWL is smaller than ON-voltage Von of a diode Di.例文帳に追加

ワード線ドライバ２３は、選択ワード線ＷＬに電圧ＶＳＳを印加するとともに、ダミーワード線ＤｕｍｍｙＷＬに、選択駆動されたビット線ＢＬとダミーワード線ＤｕｍｍｙＷＬとの交差部に配置されるメモリセルＭＣにかかる電位差がダイオードＤｉのオン電圧Ｖｏｎより小さくなるような電圧値の電圧ＶＵＸ’を印加する。 - 特許庁

An input processing section 11B outputs an image data valid signal VA1 indicating for each pixel whether or not image data given according to a synchronizing signal are valid, and adds a start bit ST1 for displaying whether it is a first pixel of a frame and outputs as an image data signal when abnormality in image data is not detected.例文帳に追加

入力処理部１１Ｂは、同期信号に従って与えられる画像データが有効か否かを画素単位に示す画像データ有効信号ＶＡ１を出力すると共に、この画像データの異常を検出しないときにはフレームの最初の画素であるか否かを表示するためのスタートビットＳＴ１を付加して画像データ信号として出力する。 - 特許庁

To provide a radio communication device and a radio communication method which can quickly transmit a systematic bit to be used for decoding to a receiving side even if transmission timing for a sub-frame including many systematic bits (such as sub-frame with RV=0 in a first transmission of SI) and information having higher priority to the sub-frame are overlapped.例文帳に追加

システマチックビットを多く含むサブフレーム（ＳＩの初回送信におけるＲＶ＝０のサブフレームなど）に対して、それよりも優先して送信すべき情報の送信タイミングが重複した場合であっても、受信側に対して、復号に用いるシステマチックビットを早急に送信することのできる無線通信装置及び無線通信方法を提供する。 - 特許庁

The decoder includes: a first decoder for repeatedly decoding input data, accumulating the repeatedly decoded data by bit, comparing the accumulated value with a plurality of reference values, and outputting decision data and instruction data determined based on the comparison result; and a second decoder for correcting an error on a symbol including the decision data based on the instruction data.例文帳に追加

入力データを反復復号し、該反復復号されたデータをビット単位で累算し、該累算された値と複数の基準値とをそれぞれ比較し、該比較結果によって決定された決定データと指示データとを出力するための第１デコーダと、指示データによって、決定データを含むシンボルに対してエラー訂正を行うための第２デコーダと、を含むデコーダ。 - 特許庁

To provide a digital-analog converter of a data driver for a liquid crystal display device and a converting method thereof, in details, the digital-analog converter for the data driver and the converting method thereof in which information corresponding to a lower bit is converted into an analog signal by the control of current transmission paths and the control of a transconductance ratio.例文帳に追加

本発明は、液晶表示装置用データドライバーのデジタルアナログ変換装置及びその変換方法に関するものであり、より詳細には、電流伝送路制御とトランスコンダクタンスの割合調整を通じて下位ビットに該当する情報をアナログ信号に変換するデータドライバーのデジタルアナログ変換装置及びその変換方法に関するものである。 - 特許庁

A triangular pyramid-type bit is attached to the tip of a steel pipe pile so that the overall steel pipe pile becomes nail-like, facilitating perpendicular intrusion of the steel pipe in driving the pile, and the tip is closed, preventing the bearing capacity of the steel pipe from being reduced due to entry of sediment into a cavity of the steel pipe during pile driving.例文帳に追加

鋼管杭の先端に三角推形状のビットを付帯させたことによって、鋼管杭全体が釘状になり、打ち込みの際の鋼管の垂直貫入がし易くなり、且つ、先端が閉塞状態になり、貫入時に鋼管の空洞に土砂が入り込み、その結果として支持力が弱まるのを防止した三角推型ビット付帯鋼管杭。 - 特許庁

By receiving, from a bit stream, encoding information indicating that a block as a unit of encoding processing is uncompressed data, and performing termination processing of arithmetic decoding processing using context on a block of uncompressed data when the received encoding information indicates that it is uncompressed data, a certain processing time can be guaranteed.例文帳に追加

ビットストリームから、符号化処理する単位であるブロックが非圧縮データであることを示す符号化情報を受け取り、受け取られた符号化情報が非圧縮データであることを示す場合に、非圧縮データのブロックに対してコンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁

The color image data in which each color is expressed in a bit string and which consists of pixels to be arranged in a matrix is created by an acquired document file (steps S100-S110), binary image data with the same resolution and binary image data with low resolution which consists of binary pixels to be arranged in the matrix are generated based on the color image data (steps S120-S130).例文帳に追加

取得した文書ファイルにより各色がビット列で表現されマトリックスに配置される画素からなるカラー画像データを作成し（ステップＳ１００〜Ｓ１１０）、カラー画像データに基づいてマトリックスに配置される２値画素からなる同解像度２値画像データと低解像度２値画像データとを生成する（ステップＳ１２０〜Ｓ１３０）。 - 特許庁

In this case, when the input value reaches a predetermined threshold, and when the input value does not reach the predetermined threshold even when predetermined time elapses from the case of the previous pulse output, length of the pulses is set based on information on increase and decrease, etc. showing either of increase, decrease, or no increase or decrease of the input value, and bit information of the word, and the pulses are transmitted.例文帳に追加

この際、入力値が所定の閾値に達したとき、及び、前回のパルス出力時から所定時間経過しても入力値が所定の閾値に達しないときに、入力値の増加、減少又は増減なしのいずれかを示す増減等情報、及び、ワードのビット情報に基づいてパルスの長さを設定し、そのパルスを送信する。 - 特許庁

The moving picture data are decoded by making a choice between a normal decoding means of performing decoding processing according to a normal moving picture encoding system and a simplified encoding means of performing simplified encoding processing of the moving picture encoding system according to a reproduction speed inputted to a reproduction speed input part 1 and the bit rate of the moving picture data.例文帳に追加

再生速度制御部１に入力された再生速度や動画像データのビットレートに応じて、通常の動画像符号化方式に従って復号処理する通常の復号手段と該動画像符号化方式を簡易化した復号処理をする簡易化復号手段とのいずれかを選択して動画像データを復号処理する。 - 特許庁

The ferroelectric memory has a transistor 7 having a pair of source/drain regions 3 and 4, a lower electrode 9 connected to the source and drain regions 3 of the transistor 7, a ferroelectric layer 10 formed on the lower electrode 9, and a memory cell 50 including a bit line 11 formed on the ferroelectric layer 10.例文帳に追加

この強誘電体メモリは、一対のソース／ドレイン領域３および４を有するトランジスタ７と、トランジスタ７のソース／ドレイン領域３および４に接続された下部電極９と、下部電極９上に形成された強誘電体層１０と、強誘電体層１０上に形成されたビット線１１とを含むメモリセル５０とを備えている。 - 特許庁

There are provided a primary group multiframe detection circuit 111 for performing multiframe synchronism detection; a sub-multiframe generation circuit 112 for allocating frame bits of the multiframe to frame synchronizing bits and generating a sub-multiframe at a bit rate lower than that of primary group interfaces; and a staff multiframe generation circuit 115 for multiplexing sub-multiframes to generate a staff multiframe.例文帳に追加

マルチフレームの同期検出を行う一次群マルチフレーム検出回路１１１と、マルチフレームのフレームビットをフレーム同期ビットに割り当て、一次群インタフェースより低いビットレートでサブマルチフレームを生成するサブマルチフレーム生成回路１１２と、サブマルチフレームを多重してスタッフマルチフレームを生成するスタッフマルチフレーム生成回路１１５とを備える。 - 特許庁

In a system transmitting variable length codewords (for example, MPEG codewords) in data packets by a data and header synthesizer 15, an encoder fills an incomplete data packet having a smaller number of words than a specified number with "zero words" (blank (zero bit) words) having no function to construct a complete data packet including the specified number of words.例文帳に追加

符号化器は、データおよびヘッダ合成機１５により、データ・パケット内で可変長符号ワード（例えば、ＭＰＥＧ符号ワード）を伝送するシステムにおいて、規定された数よりも少ないワードを有する不完全なデータ・パケットに、機能のない”ゼロ・ワード”（空白（ゼロにされたビット）ワード）を満たして、規定された数のワードを備えた完全なデータ・パケットを構成する。 - 特許庁

When a sequence of digital speech samples is encoded into a bit stream, the digital speech samples are divided into one or more frames, and model parameters (205) are calculated by the frames and quantized (210) to generate pitch bits transmitting pitch information, voicing bits transmitting voicing information, and gain bits transmitting signal level information.例文帳に追加

ディジタル音声サンプルのシーケンスをビット・ストリームにエンコードする場合、ディジタル音声サンプルを１つ以上のフレームに分割し、フレーム毎にモデル・パラメータ（２０５）を計算し、モデル・パラメータを量子化（２１０）して、ピッチ情報を伝達するピッチ・ビットと、発声情報を伝達する発声ビットと、信号レベル情報を伝達する利得ビットとを生成することを含む。 - 特許庁

Image data stored in a frame memory 2 are properly read out and the image data of a reference block are supplied to a bit mask circuit 21, which sets the data of bits to '0' from the LSB to the MSB by as many as specified with the control signal from a power control circuit 23 and supplies them to a moving vector detecting circuit 11.例文帳に追加

フレームメモリ２に記憶されている画像データは、適宜読み出され、そのうちの基準ブロックの画像データは、ビットマスク回路２１に供給され、そこで、電力制御回路２３からの制御信号により指定された数分だけ、LSBからMSBに向かう順番で、ビットのデータが”０”と設定され、動きベクトル検出回路１１に供給される。 - 特許庁

Namely, the device performs the rate control making the maximum permissible bit rate corresponding to the maximum throughput calculated on the basis of a data transceiving period which eliminates a non-execution period of data transceiving which does not contribute to the data transceiving, or the maximum throughput calculated on the basis of a receiving interval of continuous transmission packets measured by a client, as an upper limit.例文帳に追加

すなわち、データ送受信に対する寄与のないデータ送受信非実行期間を省いたデータ送受信期間に基づいて算出される最大スループット、あるいは、クライアントで計測される連続送信パケットの受信間隔に基づいて算出した最大スループットに相当する最大許容ビットレートを上限としたレート制御を行う。 - 特許庁

To prevent deterioration in a bit error rate by dealing with a difference in radio wave propagation distances between an antenna of each base station and an antenna of a radio terminal, in an OFDM-MIMO radio communication system for performing simultaneous communication combining an OFDM system and a MIMO system between a plurality of base stations and one radio terminal.例文帳に追加

複数の基地局と一つの無線端末の間でＯＦＤＭ方式とＭＩＭＯ方式を組み合わせた同時通信を行うＯＦＤＭ−ＭＩＭＯ無線通信システムにおいて、各基地局のアンテナと無線端末のアンテナの間のそれぞれの電波伝搬距離の違いに対処し、ビット誤り率の劣化を防止することを図る。 - 特許庁

The video/audio receiver 2 is provided with an error information generator 18 for detecting a communication condition on the basis of a signal from the video/audio transmitter 1, and the video/audio transmitter 1 is provided with a transmitter 6 for transmitting the data while variably controlling the bit rate on the basis of the communication condition detected by the video/audio receiver 2.例文帳に追加

映像・音声受信機２は、映像・音声送信機１からの信号に基づいて通信状態を検出するエラー情報生成部１８を備えると共に、映像・音声送信機１は、映像・音声受信機２によって検出された通信状態に基づいて、ビットレートを可変制御しながらデータを伝送する送信部６を備える。 - 特許庁

In this case, as an encoding rule for representing a 1-bit information word, by decoding the information word by viterbi decoding based on a state transition decided by an encoding rule where a minimum intercode distance exceeds 1, the detection accuracy of address information or the like is increased, and a recording operation or the like is more stably performed under conditions where external disturbances occur.例文帳に追加

このとき、１ビットの情報語を表現する符号化則として最小符号間距離が１を越える符号化則によって決まる状態遷移に基づいた最尤復号によって情報語を復号することで、アドレス情報等の検出精度を高め、外乱が発生した条件のもとでもより安定に記録等の動作ができるようにする。 - 特許庁

The drill bit 1 is composed of a drill head part 2, a spiral part 3, and a shank part 4 and has a structure in which a base metal 7 for welding a front end tip 6 to a hollow cylindrical steel material 5 is welded like a welding part A8 and the front end tip 6 mounted on the base metal 7 is welded like a welding part B9.例文帳に追加

本発明ドリルビット１は、、ドリルヘッド部２、スパイラル部３、シャンク部４から構成されており、中空円筒形状の鋼材５に先端チップ６を溶接するための台金７を溶接部Ａ８のように溶接し、この台金７に取りつける先端チップ６も溶接部Ｂ９のように溶接した構造とすることにより達成される。 - 特許庁

The semiconductor device is provided with an embedded conductive film 12A formed of a conductor including impurity embedded in a channel part formed to a semiconductor substrate 10, and a bit line 12 formed of a first diffusion layer 12B formed in the regions in both sides of the channel part and a second diffusion layer 12C formed at the side wall and the bottom surface of the channel part.例文帳に追加

半導体装置は、半導体基板１０に形成された溝部に埋め込まれた不純物を含む導電体からなる埋め込み導電膜１２Ａと、溝部の両側方の領域に形成された第１の拡散層１２Ｂと、溝部の側壁及び底面に形成された第２の拡散層１２Ｃとからなるビット線１２を備えている。 - 特許庁

A peak data reading part 250 obtains output signals of a unit solid or a unit super solid corresponding to the combination of the high-order bit signals of the components of the number N from multiple multi-dimensional LUT parts 154 for dividing and storing the output signals corresponding to the peak of a unit solid or a unit super solid to configure a lookup table in eight-peak units.例文帳に追加

頂点データ読出部250は、ルックアップテーブルを構成する単位立体または単位超立体の頂点に対応する出力信号を八頂点単位に分割記憶するための複数の多次元LUT部154から、N個の成分の上位ビットの信号の組み合せに対応する単位立体または単位超立体の出力信号を取得する。 - 特許庁

On receiving it, the CPU 22 sets a BUSY bit in a status register 23 in an HDC 23 to set a lock state wherein no command is accepted from the host device 30 and forcibly stops a spindle motor 13 after moving a head 12 from a data zone 111 on a recording medium 11 to a non-data zone 112 to shut down the unit.例文帳に追加

これを受けてＣＰＵ２２は、ＨＤＣ２３内のステータスレジスタ２３中のＢＵＳＹビットをセットして、ホスト装置３０からのコマンドを受け付けないロック状態に設定すると共に、ヘッド１２を記録媒体１１上のデータゾーン１１１から非データゾーン１１２に移動させた後、スピンドルモータ１３を強制停止させてシャットダウン状態にする。 - 特許庁

To provide a protection method where a construction for protecting a buried tube from the damage from the upper face and side faces is simple and economical to non-excavation pipeline installation technique in a buried tube construction, particularly, to a drilling technique using a drill bit clad with a super hard material, and to provide an inexpensive steel sheet having excellent bending workability and drilling resistance used therefor.例文帳に追加

埋設管工事の非開削工法、特に超硬材料を肉盛りした削進ビットを用いる削進工法に対して、上面および側面からの損傷から埋設管を防護するための工事が簡便で経済的な防護方法と、それに用いる曲げ加工性と耐穴あけ性に優れた廉価な鋼板を提供する。 - 特許庁

When the alarm signal transmission section 22-5 receiving the abnormity operation signal transmits an alarm signal to an alarm supervisory section 23, the alarm supervisory section 23 transmits a processing stop signal to a decoding section 22-4 that allows a power control section 22-6 to generate a TPC bit to instruct a low transmission power level of an incoming signal from a mobile terminal.例文帳に追加

異常動作信号の受信にともないアラーム信号発信部２２−５からアラーム監視部２３へアラーム信号が送信されると、アラーム監視部２３から復号部２２−４へ処理停止信号が送信され、パワーコントロール部２２−６において、移動端末からの上り信号の送信電力レベルを低く抑えることを指示するＴＰＣビットが生成される。 - 特許庁

A motion vector selection section 22 selects a motion vector of an image circumferential part based on a motion vector for each macro block obtained by applying decoding to a bit stream that is MPEG-coded by an MPEG decoder 15, a statistic calculation section 23 obtains a motion vector of an entire image, and a hand shake amount decision section 24 decides a hand shake of the entire image.例文帳に追加

ＭＰＥＧ符号化されたビットストリームに対して、ＭＰＥＧデコーダ１５で復号化を行う際に得られたマクロブロックごとの動きベクトルより、画像周縁部の動きベクトルを動きベクトル選択部２２で選択し、統計計算部２３で画像全体の動きベクトルを求め、手振れ量決定部２４で画像全体の手振れを決定する。 - 特許庁

This video recording device 1 includes: a genre information obtaining part (exemplified by a program information obtaining part 31) for obtaining genre information on broadcasting program data; a complicatedness detecting part 21 for detecting complicatedness concerning graphics indicated by the received graphics data; and a compression rate control part 32 for controlling a predetermined target bit rate in a compression part 22.例文帳に追加

録画装置１は、放送番組データに関するジャンル情報を取得するジャンル情報取得部（番組情報取得部３１で例示）と、受信した映像データが示す映像についての複雑さを検出する複雑さ検出部２１と、圧縮処理部２２での所定のターゲットビットレートを制御する圧縮率制御部３２とを備える。 - 特許庁

This system includes plural input data buses 201, a multi-bit/ multi-bus selector 14 which has the data, data effective output 205, orthogonal cheek output 206 and plural input bus ports to receive the signals from the buses 201 and also are connected to the buses 201.例文帳に追加

このスケーラブル・セレクタ論理は、従来技術からの制御を受け入れるように入力制御によって制御され、２個以上の制御信号が活動状態である状態を監視するためのさらなる直交性チェッカと、入力データ・バスのいずれかが出力に選択されたかどうかを判断するためのさらなるデータ有効論理とを提供するデータ・セレクタを含む。 - 特許庁

After reading the memory region specified by an address by combination of a data destroy signal (DEL) and a chip selecting signal (/CS), it is stopped that data is rewritten in a region in which data is destroyed by its reading operation by lowering the potential of a plate line after a bit line is pre-charged to the ground potential.例文帳に追加

データ破壊信号（ＤＥＬ）とチップ選択信号（／ＣＳ）との組み合わせにより、アドレスにより指定されたメモリ領域に対して読み出し動作をおこなった後、ビット線を接地電位にプリチャージしてからプレート線の電位を下げることによって、その読み出し動作によってデータが破壊された領域にデータが書き戻されるのを停止する。 - 特許庁

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data.例文帳に追加

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。 - 特許庁

A transmitter 100 reorders bits to be transmitted of a symbol on the basis of selected redundancy versions by an order converter 110 and a logical inverter 120 when one redundancy version among a plurality of redundancy versions is selected, the symbol in which the bit to be transmitted are reordered is modulated by using a prescribed signal constellation by a mapper/ modulator 130.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

A client who transfers authority information generates authority information by weakening authority contents owned by himself or herself, and generates protected authority information which cannot be altered by a third person who does not know the secret information by applying a uni-directional function or ciphered function to a bit column obtained by connecting the generated authority information with the secret information.例文帳に追加

権限情報を委譲するクライアントは、自身が持つ権限内容を弱めた権限情報を生成し、生成した権限情報と秘密情報とを連結したビット列に対して一方向性関数や暗号化関数を適用することで、秘密情報を知らない第３者が改竄不能な保護化権限情報を生成する。 - 特許庁

To appropriately switch and control servo standby state and to realize significant power-saving in a disk drive, with respect to the variation of intermittent pause periods during nonregular intermittent drive periods resulting from the variation of accumulation or read rate to a shockproof memory by an image rate, in the disk drive apparatus compatible with a variable bit rate (VBR) method.例文帳に追加

可変レート符号化器（ＶＢＲ）に対応したディスクドライブ装置では映像レートによってシュックプルーフメモリへの蓄積又は読み出しレートが変動するので間欠駆動周期が不定期となるが、この間欠休止期間の変動に対してサーボ待機状態を適切に切替制御し、ディスクドライブの徹底した省電力化を図る。 - 特許庁

More specifically, a conclusion information generating circuit 153 generates conclusion time information TPM indicative of a conclusion time in the encoder and conclusion state information TSM indicative of conclusion state based on the conclusion time information TTNP, conclusion state information TTNS, input bit number information IN and memory number information MN.例文帳に追加

具体的には、終結情報生成回路１５３は、終結時刻情報ＴＴＮＰ、終結ステート情報ＴＴＮＳ、入力ビット数情報ＩＮ及びメモリ数情報ＭＮに基づいて、符号化装置における終結時刻を示す終結時刻情報ＴＰＭ及び終結ステートを示す終結ステート情報ＴＳＭを生成する。 - 特許庁