「Bit」に関連した英語例文の一覧と使い方(519ページ目) - Weblio英語例文検索

To provide a method and device for recording an optical master disk and the optical master disk capable of preparing an optical master disk, which is free from a difference in a bit modulation degree and reduces jitters even when the pulse length of a recording pulse is different and a long recording pit exists in an adjacent track.例文帳に追加

記録パルスのパルス長が異なり、隣接トラックに長記録ピットが存在する場合であっても、ピット変調度に差異がなく、ジッタも少ない光ディスク原盤を作成することが可能な光ディスク原盤の記録方法及び記録装置、並びに光ディスク原盤を提供することを目的とする。 - 特許庁

To obtain a desired image output by preventing the correspondence between a tag bit of an image and processing contents from being lost at all times and to allow the image processing unit to sufficiently cope with even high speed processing by eliminating the need for selecting other table at a change point of the image.例文帳に追加

複数ページの画像を１つに合成する処理を考えた場合に、タグビットの内容と処理内容が画像１ページごとに異なると、同一のタグビットでも必ずしもタグビットの内容と処理内容の対応が複数ページ間で一致するとは限らないため、所望の画像処理を得ることができない。 - 特許庁

When shmoo plot measurement, function data log measurement and fail bit map measurement are performed, part of a command included in a device test program, which is to be transferred to the thermostatic bath part 20 or tester part 20, is skipped (not transferred) according to the information stored in a shmoo condition table storage part 13 (or a structure corresponding thereto).例文帳に追加

但し、シュムプロット測定、ファンクションデータログ測定、及びフェイルビットマップ測定を行う場合には、シュム条件テーブル記憶部１３（又はこれに相応する構成）に記憶された情報に応じて、デバイステストプログラムに含まれ、恒温槽部２０又はテスタ部３０に転送する命令の一部をスキップする（転送しない）。 - 特許庁

Corresponding to the bit value of transmission data branching off by a transmission control circuit 11, an address forming circuit 12 forms addresses and outputs them and lets the spread signal memory 13 output the spread signal data of a first to a 256th sample or the spread signal data of a 128th to a 256th sample, and a first to a 127th sample.例文帳に追加

アドレス生成回路１２は、送信制御回路１１により分岐された送信データのビット値に応じて、アドレスを生成出力し、拡散信号メモリから、第１から第２５６サンプルまで、または、第１２８から第２５６サンプルまでと第１から第１２７サンプルまでの拡散信号データを出力させる。 - 特許庁

The nonvolatile semiconductor memory device comprises a plurality of memory cell portions 11 arranged in a matrix structure in a semiconductor substrate 10, a plurality of bit lines 12, each consisting of a diffusion layer extended in the column direction, a buried insulation film 16, a plurality of word lines 13 which are formed on the buried insulation layer 16 and are extended in the row direction.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１１に行列状に配置された複数のメモリセル部１１と、列方向に延びる拡散層からなる複数のビット線１２と、埋め込み絶縁膜１６と、埋め込み絶縁膜１６の上に形成され、行方向に延びる複数のワード線１３とを備えている。 - 特許庁

In a voltage selecting circuit 300 selecting voltage of each supply line 210-240, in both cases (read-period and write-period) in which positive or negative selection voltage is applied to a selection memory cell, one side of potential of the non-selection word voltage supply line 240 and the non-selection bit voltage supply line 220 is made fixed.例文帳に追加

各供給線２１０〜２４０の電圧を選択する電圧選択回路３００は、選択メモリセルに正又は負の選択電圧を印加するいずれの場合（リード期間とライト期間）も、非選択ワード電圧供給線２４０及び非選択ビット電圧供給線２２０の一方の電位を固定とした。 - 特許庁

In a mobile station 16, downward transmission power is calculated by taking the vocoding rate expressed by at least one rate indicating bit in consideration and the vocoding rate is decided by decoding the head part of the frame so that power control is executed in a period being shorter than one frame from the repetition of the first frame.例文帳に追加

移動局１６は、少なくとも１つのレート指示ビットによって表されたボコーディングレートを考慮して、下方向の送信電力を計算し、フレームの先頭部分の復号化によってボコーディングレートを決定できるので、最初のフレームの反復から１つのフレームより短い期間の電力制御ができる。 - 特許庁

This apparatus, by a CLUT section 113 changes each of plural graphics data(GD)s into transparent color data or colored data using a transparent judging bit, synthesizes the plural changed GDs by a synthetic graphic means 114, and selects the synthetic GD and the same any of GD as specified data with the graphic switch means 117.例文帳に追加

ＣＬＵＴ部１１３で、複数のグラフィックスデータ（ＧＤ）の各々を透明判定ビットを用いて透明色データ又は有色データに変換し、グラフィック合成手段１１４で、その変換された複数のＧＤを合成し、グラフィック切替手段１１７で、その合成ＧＤ及び、指定データと同一のＧＤの何れかを選択する。 - 特許庁

A parallel-converted output signal of the LVDS 2 is input to an ExNOR element by inverting its phase by an inverter logic element at intervals of one bit, whether an inspection is satisfactory or not is decided on the basis of its output value, the number of terminals of the semiconductor device is suppressed, and the costs of the semiconductor device are reduced.例文帳に追加

また、ＬＶＤＳ２のパラレル変換後の出力信号を、１ｂｉｔおきにインバーター論理素子で位相を反転させてＥｘＮＯＲ素子に入力し、その出力値により検査の良否判定を行うことで、半導体装置の端子数を抑制して半導体装置のコストを削減することができる。 - 特許庁

A control circuit in a transmitter encrypts a rolling code based on a key code particular to a vehicle, generates a variable encrypted rolling code by adding additional data whose bit length is changed every transmission to the encrypted rolling code, and generates a transmitted code by encrypting an ID code using the variable encrypted rolling code.例文帳に追加

送信機側の制御回路は、ローリングコードを車両固有のキーコードに基づいて暗号化し、この暗号化したローリングコードに対し送信毎にビット長が変更される付加データを付加することで可変暗号化ローリングコードを生成し、この可変暗号化ローリングコードを用いてＩＤコードを暗号化して送信コードを生成する。 - 特許庁

In print data where 1 pixel is represented by 1 binary bit, print data at even dot position is converted into print data of small dot gray scale representation and stored in a first image buffer 14 whereas print data at odd dot position is converted into print data of intermediate dot gray scale representation and stored in a second image buffer 16.例文帳に追加

１画素につき１ビットの２値表現された印刷データのうち、偶数ドット位置の印刷データを小ドットの階調表現された印刷データに変換して第１イメージバッファ１４に格納し、奇数ドット位置の印刷データを中ドットの階調表現された印刷データに変換して第２イメージバッファ１６に格納する。 - 特許庁

In the case of integrating part of a valid symbol period of the OFDM signal and a correlation signal for a guard period to detect a peak position, the bit selection control circuit 20 selects bits with a properly small prescribed data width than the obtained data width as the result of integration of the maximum value of the peak detection period.例文帳に追加

ＯＦＤＭ信号の有効シンボル区間の一部と、ガード区間の相関信号を積分してピーク位置を検出するに際し、上記ビット選択制御回路２０はピーク検出区間の最大値に基づいて前記積分の結果、得られるデータ幅より適切な小さい一定のデータ幅のビットを選択する。 - 特許庁

Further, each of the bits of the check sum 15 is determined by exclusively ORing all bits at the same positions in the order of the bits of the data slice and then information which is enough to correct the data slice having a multi-bit error is provided for the check sum 15.例文帳に追加

また、チェックサム１５の各ビットは、前記データスライスそれぞれのビットの順序において同じ位置にあるすべてのビットに排他的論理和演算を行うことにより決定され、それによって、複数ビット誤りを有するデータスライスの訂正を可能にするのに十分な情報をチェックサム１５に提供する。 - 特許庁

A method for fabricating a semiconductor device includes etching a substrate to form a trench, forming a junction region in the substrate under the bottom of the trench, etching the bottom of the trench to a certain depth to form a side wall junction region, and forming a bit line coupled to the side wall junction region.例文帳に追加

基板をエッチングしてトレンチを形成するステップと、前記トレンチ底面の基板内に接合領域を形成するステップと、前記トレンチ底面を一定の深さエッチングして側壁接合領域を形成するステップと、前記側壁接合領域に接続するビットラインを形成するステップと、を含む半導体装置の製造方法。 - 特許庁

To improve the taste of a game when a role having a possibility to win in two or more winning lines internally wins, by defining positions enabling a win in respective winning lines as objects of a slip control at high priority without promoting to increase a memory size of a bit data storage area.例文帳に追加

２以上の入賞ラインでの入賞が可能となる役が内部当選した場合に、ビットデータ保存領域等のメモリ量の増大を助長することなく、それぞれの入賞ラインでの入賞を可能とする位置を最優先に滑り制御の対象とすることで、遊技の趣向性を向上する。 - 特許庁

The information generator for DV→MPEG conversion and recompression, based on the input DV stream, generates recompression information, such as the average value of quantization scales, when recompressing in an MPEG format and information on bit assignment of each frame for encoding to I, P, and B pictures, respectively, and stores it in the recording medium.例文帳に追加

ＤＶ→ＭＰＥＧ変換再圧縮用情報生成器は、入力されたＤＶストリームに基づいて、ＭＰＥＧ形式で再圧縮する際の量子化スケールの平均値や、Ｉ、Ｐ、Ｂピクチャにそれぞれ符号化する各フレームのビット割り当て情報などの再圧縮情報を生成して記録媒体に格納する。 - 特許庁

When cache areas are insufficient, the quantity of the cache area occupied by each group is read out from the table 301 in order from the oldest reference timing, respective read quantities area added, and when the added value reaches a desired value, the cache areas to be members of groups corresponding to the added value are deleted from the bit map area 302.例文帳に追加

キャッシュ領域が不足した際には、分布管理テーブル３０１から、最も参照タイミングの古い順に、各グループの占めるキャッシュ領域の量を読み出して加算し、それが所望の値に達したなら、それまでに加算された値に対応するグループのメンバであるキャッシュ領域を、ビットマップ領域３０２から削除する。 - 特許庁

To provide bread which has soft physical properties, can well be bit, and can be chewed and safely swallowed even by people with disturbances of chewing and swallowing functions such as aged people, patients with tooth disease, namely people whose chewing and swallowing movements are difficult, while the original flavor and texture of the bread are enjoyed.例文帳に追加

ソフトな物性でありながら、歯切れがよく、高年齢者や、歯に関する病気の患者等、咀嚼や嚥下が不自由な状況となった、いわゆる咀嚼・嚥下機能低下者であっても、パン本来の香味や食感を楽しみながら咀嚼でき、且つ、安全に嚥下可能なパン類を提供すること。 - 特許庁

Then a signal multiplexer section 114 adds a signal denoting a video image characteristic generated from a video image characteristic signal generating section 115 to each block of the digital signal outputted from the PRIMARY bit addition section 113 to convert the digital signal into a parallel D2 signal, which is written in a special recording and reproducing device 13.例文帳に追加

後に、ＰＲＩＭＡＲＹビット付加部113から出力されるデジタル信号を、信号多重化部114にてそれぞれブロック毎に、映像特性信号発生部115より発生される映像特性を示す信号を付加することにより、パラレルＤ２信号に変換し、以後、特殊記録再生装置13に書き込む。 - 特許庁

A control part 40 makes both reference signal generation parts 22 and 30 update initially set N-bit data until synchronization is established, and an operation processing part 45 performs an error operation to the entire data of the payload part with the compared results of both comparison parts 27 and 36 after the synchronization is established as valid error determination results.例文帳に追加

制御部４０は同期確定するまで両参照信号発生部２２、３０に初期設定されるＮビットデータを更新させ、演算処理部４５は、同期確定後の両比較部２７、３６の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。 - 特許庁

Before switching wiring of a physical wiring changeover switch 10, a communication stop instruction section 120 of a controller 100 instructs an IT device connected to the physical wiring changeover switch 10 to stop communication for a fixed time and to hold a communication bit stream to be transmitted in a temporary storage region.例文帳に追加

物理配線切替スイッチ１０の配線を切替える前に、制御器１００の通信停止指示部１２０が、物理配線切替スイッチ１０に接続されているＩＴ機器に対して一定時間通信を停止し、送信すべき通信ビット列を一時記憶領域に保持するように指示する構成とする。 - 特許庁

This circuit has an inverter 1 of which an input potential is a potential of a bit line 10 of a memory cell 11, a plurality of P channel transistors 2a, 2b promoting an input potential for the inverter 1, and a plurality of two input OR circuits 14a, 14b selecting promotion of an input potential by a plurality of P channel transistors 2a, 2b.例文帳に追加

メモリセル１１のビットライン１０の電位を入力電位とするインバータ１と、インバータ１への入力電位を助長する複数のＰチャネルトランジスタ２ａ，２ｂと、複数のＰチャネルトランジスタ２ａ，２ｂによる入力電位の助長を選択する複数の２入力ＯＲ回路１４ａ，１４ｂとを有する。 - 特許庁

In the boundary region of the memory cell region and the contact region, a dummy word line 12 extending in parallel with the word line 5, a second charge holding film 4b, a second diffusion layer bit line 2b and a second embedded insulating film 3b in contact with the dummy word line 12 and the side face of the second charge holding film 4b are provided.例文帳に追加

メモリセル領域とコンタクト領域の境界領域では、ワード線５と平行に延伸するダミーワード線１２と、第２の電荷保持膜４ｂと、第２の拡散層ビット線２ｂと、ダミーワード線１２及び第２の電荷保持膜４ｂの側面に接する第２の埋め込み絶縁膜３ｂとが備えられている。 - 特許庁

When it is discriminated that the quantity of the encoded data whose compression is nearly a half exceeds the storage capacity of the memory 112, the shift amount by the bit shifters 106, 107 is doubled to double the compression rate and the encoded data at the double compression rate stored in the memory 110 are transferred to the memory 112, in which the data are stored.例文帳に追加

圧縮率がほぼ半分の符号化データの量がメモリ１１２の記憶容量を越えると判定すると、ビットシフト器１０６，１０７のシフト量を倍にして圧縮率を倍にするとともに、メモリ１１０に記憶されている倍の圧縮率の符号化データをメモリ１１２に転送して記憶させる。 - 特許庁

This magnetic memory device has a TMR element 18 provided with an upper magnetic layer 17 which is magnetized perpendicularly to a film face direction of the layer 17 and a lower magnetic layer on both sides of a nonmagnetic layer 16, and a bit line 21 and metallic wiring 19 respectively provided above and below the TMR element 18 so that the line 21 and the wiring 19 may interest each other.例文帳に追加

膜面方向に垂直な方向に磁化される上磁性層１７、下磁性層１５が非磁性層１６の両側に設けられたＴＭＲ素子１８と、ＴＭＲ素子１８の上方、下方にそれぞれ位置し、互いが交差するように設けられたビット線２１、メタル配線１９とを有する。 - 特許庁

Further, the selected prediction residual signal is encoded in a quantizer 17 and bit distribution information, predictor selection information and the source audio signal corresponding to the last prescribed sample part of the encoded prediction error signal included in a preceding stage block are packed and outputted from a multiplexer 18.例文帳に追加

さらに、この選択された予測残差信号を量子化器１７にて符号化して、ビット配分情報と予測器選択情報と、前段ブロックに含まれる符号化された予測残差信号の最後の所定サンプル長部分に対応する元の音響信号をパッキングしてマルチプレクサ１８から出力する。 - 特許庁

In a bit-stream syntax of slice video compression data which are video compression data of a slice structure, a slice start code and an initial register value that should be used as a register value at the start of arithmetic decoding in the next transmission unit as a slice header for slice video compression data in units of slice video compression data are multiplexed.例文帳に追加

スライス構造の映像圧縮データであるスライス映像圧縮データのビットストリームシンタックスにおいて、スライス映像圧縮データ毎に、各スライス映像圧縮データのスライスヘッダとして、スライス開始コードと、次の伝送単位の算術復号の開始時に用いるレジスタ値として用いるべき初期レジスタ値とを多重化する。 - 特許庁

A selection part 324 compares the cost function values (e.g. Iv and Ih) each other supplied from the vertical reference cost calculation part 331 and the horizontal reference cost calculation part 332, selects the smaller cost function value as an optimal prediction mode for median prediction, and stores the selection result in one bit as motion prediction mode information.例文帳に追加

選択部３２４は、垂直基準コスト算出部３３１と水平基準コスト算出部３３２から供給されるコスト関数値（例えば、IvとIh）を互いに比較し、その値が小さい方をメディアン予測の最適予測モードとして選択し、その選択結果を動き予測モード情報として、１ビットで格納する。 - 特許庁

In a column-signal processing unit 22_-1, the period of a counter clock for counter processing is set to such an extent that conversion errors due to predetermines cause are less likely to occur in a count result by a counter and count processing is performed, thereby acquiring high-order bit data (D1) in digital data, corresponding to a signal to be processed.例文帳に追加

カラム信号処理部２２＿１において、カウント処理用のカウンタクロックの周期を、所定の原因に起因した変換誤差がカウンタによるカウント結果に生じ難い程度に設定してカウント処理を行なうことで、処理対象信号に対応するデジタルデータにおける上位のビットデータ（Ｄ１）を取得する。 - 特許庁

Also, a contact hole 8 is formed in a first interlayer insulating film 4, and the high melting point metal silicide is accumulated on the whole face, and the patterning of the high melting point metal silicide is carried out without operating etching- back, and metallic wirings including the bit lines 12 are formed so that a manufacturing process can be shortened in time.例文帳に追加

また、第１層間絶縁膜４にコンタクト孔８を形成し高融点金属シリサイドを全面に堆積させた後にエッチバックを行うことなく、そのまま高融点金属シリサイドのパタ−ニングを行い、ビット線１０を含む金属配線を形成しているので製造工程を短縮できる。 - 特許庁

The receiver is provided with an error rate detection means 31 that detects a bit error rate of the received prediction error signal, inverse quantizers 32-34, a selection means 35 that selects any of differential signals outputted from the inverse quantizers 32-34, and a control means 36 that controls the operation of the selection means 35.例文帳に追加

受信機は、受信した予測誤差信号のビット誤り率を検出するための誤り率検出手段３１と、逆量子化器３２〜３４と、逆量子化器から出力される差分信号のいずれか１つを選択する選択手段３５と、該選択手段の動作を制御する制御手段３６とを備える。 - 特許庁

The printing apparatus is constituted so that a warning message containing information indicating all generated warnings (such information as "000F" in which a value of each bit indicates the existence of generation of a specified warning) are displayed on an LCD20, and the information indicating all the generated warnings can be transmitted to a host apparatus.例文帳に追加

印刷装置を、発生している全てのワーニングを示す情報（“０００Ｆ”等の、各ビットの値が、特定のワーニングの発生の有無を示している情報）を含むワーニングメッセージを、ＬＣＤ２０上に表示するように、また、発生している全てのワーニングを示す情報をホスト装置に送信できるように、構成しておく。 - 特許庁

This controller driver (2) includes drive processing circuits (21, 23, and 24) which receive background image bit map data (5) corresponding to a background image and font data (6) representing characters to be superposed on the background image, and a font drawing circuit (22) which generates character pixel data (25) for pixels where a character is displayed from the front data (6).例文帳に追加

本発明によるコントローラドライバ（２）は，背景画像に対応した背景画像ビットマップデータ（５）と，背景画像に重ねあわせる文字を表すフォントデータ（６）とを受け取る駆動処理回路（２１，２３，２４）と，フォントデータ（６）から文字が表示される画素の文字用画素データ（２５）を生成するフォント描画回路（２２）とを含む。 - 特許庁

By such a device, when well voltage of the pocket P-type well region is increased by applying voltage to a unselected bit line, program/pass voltage is applied to a word line at the point of time at which well voltage being made higher by such a way is lower than detected voltage (e.g. 0.1 V) of the well voltage detecting circuit.例文帳に追加

このような装置によると、前記ポケットＰウェル領域のウェル電圧が非選択ビットラインへの電圧印加により増加する場合において、そのように増加したウェル電圧がウェル電圧検出回路の検出電圧（例えば、０．１Ｖ）より低くなる時点に、プログラム／パス電圧をワードラインに印加する。 - 特許庁

A flash memory device has an error correction circuit and a block management means, and after the remaining count of reserved blocks reaches a threshold set for the block management means, the flash memory device corrects error data having bit errors below a bad block threshold, sends out the error-corrected data to a host, and refreshes a block in which the error has occurred.例文帳に追加

フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数が前記ブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーがｂａｄブロック閾値未満であったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。 - 特許庁

A clock frequency of the modulator is set to a value of constant multiples of a clock signal of an original signal which should be transmitted before modulation, bit length of input data is extended to the same magnification as that of the clock frequency inside the modulator, and a dummy signal with a different logic is mixed with "0" or "1" before the modulation to be transmitted.例文帳に追加

変調器のクロック周波数を変調前の伝送すべきオリジナル信号のクロック周波数の定数倍の値に設定し、変調器内部で入力データのビット長をクロック周波数と同じ倍率に拡張し、変調前の“０”あるいは“１”に対して論理の異なるダミー信号を混合させて送信する。 - 特許庁

In a video decoding device for decoding a bit stream obtained by encoding each picture of a video in block units using a motion vector, a generation unit 220 generates a plurality of prediction motion vector candidates from motion vectors of adjacent decoded blocks in the same picture as that of a block to be decoded, and gives indices.例文帳に追加

動画像の各ピクチャをブロック単位で動きベクトルを用いて符号化されたビットストリームを復号する動画像復号装置において、生成部２２０は、復号対象ブロックと同一ピクチャ内の隣接復号済みブロックの動きベクトルから複数の予測動きベクトルの候補を生成し、インデックスを付与する。 - 特許庁

The statistic multiplex system 1 has image coders 2i that code program data, a multiplexer 4 that multiplexes the output data of the image coders 2i and a controller 3 that sets a target bit rate to the image coders 2i as a target generating code amount per unit time.例文帳に追加

統計多重システム１は、複数の番組データを符号化する複数の画像符号化装置２_iと、各画像符号化装置２_iの出力データを多重化する多重化装置４と、各画像符号化装置２_iに対して単位時間当たりの目標発生符号量としての目標ビットレートを設定するコントローラ３とを有している。 - 特許庁

A quantization scale calculation circuit 52 determines the quantization scale QS(2) of the second pass by selectively using a plurality of different operation expressions in accordance with index data inter AD outputted from a motion prediction/compensation circuit 43 on the basis of the quantization scale QS(1) and the bit rates RU(1), R(2), and instructs the determined result to the quantization circuit 33.例文帳に追加

量子化スケール算出回路５２は、量子化スケールＱＳ（１），ビット量Ｒ（１），Ｒ（２）を基に、動き予測・補償回路４３からの指標データｉｎｔｅｒＡＤに応じて異なる複数の演算式を選択的に用いて、２パス目の量子化スケールＱＳ（２）を決定し、これを量子化回路３３に指示する。 - 特許庁

In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.例文帳に追加

カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁

In an exchange timing detection in an initial state of a network of this packet exchange network, a reception node 2-0 alternately receives a bit synchronization pattern sent from a transmission node 1-0 and an idle pattern sent from a transmission node 2-1, detects an exchange timing of a packet exchange 3 through the detection of a change point of the patterns and stores the timing.例文帳に追加

ネットワークの初期状態における交換タイミング検出動作では受信ノード２−０が送信ノード１−０から送られたビット同期パターンと送信ノード２−１から送られたアイドルパターンとを交互に受信し、パターンの変化点の検出でパケット交換機３の交換タイミングを検出して記憶する。 - 特許庁

Only at the time of executing the starting program (system boot), the multivalue NAND flash memory 3 is used in the same manner as a binary NAND flash memory, whereby a small-scale 1-bit error correction circuit 4 used in binary NAND flash memory access can be used as the error correction circuit, and the circuit scale can be reduced.例文帳に追加

起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。 - 特許庁

One of the pair is randomly selected by a switch SW12 every time when encryption is executed to obtain the exclusive-OR 32a of the input to an S box 29 and the selected mask pattern and to obtain the exclusive-OR 33a of the output of the S box 29 and the bit of the reverse transposition P-1 of the mask (a).例文帳に追加

暗号化を行う毎にこのペアの一方をスイッチＳＷ１２によりランダムに選択し、Ｓ箱２９への入力と選択したマスクパターンとの排他的論理和３２ａが取られると共に、Ｓ箱２９の出力と、マスクａの逆転置Ｐ^-1のビットとの排他的論理和３３ａが取られる。 - 特許庁

The monitor 20 receives the first packets and the second packet, stores them in a first input buffer 22, specifies the second packet by reading the packet from the first input buffer 22 at the set bit rate and detecting the data length, and matches its own V sync timing with the read timing of the second packet.例文帳に追加

モニタ２０は、第１パケット及び第２パケットを受信して第１入力バッファ２２に蓄積するとともに、当該第１入力バッファ２２から設定されたビットレートでパケットを読み出してデータ長を検出することによって、第２パケットを特定し、自身のＶシンクタイミングを、その第２パケットの読み出しタイミングに一致させる。 - 特許庁

When bit is viewed from the tip side in the direction of axis, tip flank is in the form of a multilevel surface composed of second through fourth flanks 14B, 14C and 14D arranged along the peripheral direction, and a reverse side first flank 14E surrounded by second through fourth flanks and intersecting with axis O.例文帳に追加

刃先部１０を軸線Ｏ方向の先端側から見たとき、先端逃げ面１２を、周方向に沿って配列された第２〜４逃げ面１４Ｂ，１４Ｃ，１４Ｄと、これら第２〜４逃げ面１４Ｂ，１４Ｃ，１４Ｄに囲まれるとともに軸線Ｏに交差する逆側第１逃げ面１４Ｅとからなる多段面状とする。 - 特許庁