「Bit」に関連した英語例文の一覧と使い方(517ページ目) - Weblio英語例文検索

The read/write control circuit 3 applies different voltages depending on the information to be written in the bit lines BL0 to BL3 corresponding to a plurality of memory cells MC1-0 to MC1-3 when writing the information into a plurality of the memory cells MC1-0 to MC1-3 connected to the same word line WL1.例文帳に追加

読み出し／書き込み制御回路３は、同一のワード線ＷＬ１に接続された複数のメモリセルＭＣ１−０〜ＭＣ１−３に情報を書き込む際、複数のメモリセルＭＣ１−０〜ＭＣ１−３に対応するビット線ＢＬ０〜ＢＬ３に、書き込もうとする情報によって異なる電圧を印加する。 - 特許庁

To provide a recorder/reproducer using a variable bit rate (VBR) system at the time of compressing a video image arranged such that a predetermined recording time is required when a video image is recorded with a predetermined image quality on a recording medium of predetermined capacity, and also to provide a method for managing the residual amount of recording time.例文帳に追加

映像の圧縮時に、可変ビットレート（ＶＢＲ）方式を使用する記録再生装置であって、所定の容量の記録媒体に対して所定の画質で映像を記録する場合には所定の録画時間となるようにした記録再生装置若しくは残録画時間量の管理方法の提供。 - 特許庁

An 8 bit timer 11, a timer interrupting means 14 to impose an interruption to a program executed by a microcomputer for every time when the timer 11 counts 256 clock pulses, and a memorizing means 15 to memorize the number of interruptions by the interrupting means 14 in a RAM as data having 2 bites at its maximum are provided.例文帳に追加

８ビットのタイマ１１と、タイマ１１が２５６個のクロックパルスを計数する毎にマイクロコンピュータが実行するプログラムに割り込みをかけるタイマ割り込み手段１４と、割り込み手段１４による割り込みの回数を最大２バイトのデータとしてＲＡＭに記憶する割り込み回数記憶手段１５とを設ける。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁

In the sound surrounding system 10, a signal synthesizer 3 recognizes types of an input signal inputted from an input part 1, creates a control signal s, and inputs it to an amplifier for a sub-woofer 6a of a 1 bit signal amplifier 6, an amplifier for a rear left channel 6b, and an amplifier for a rear right channel 6c.例文帳に追加

サラウンドシステム１０において、信号合成部３は入力部１から入力される入力信号の種類を認識して制御信号ｓを生成し、１ビット信号増幅器６のサブウーファー用増幅器６ａ、リア左チャンネル用増幅器６ｂ、およびリア右チャンネル用増幅器６ｃに入力する。 - 特許庁

This instruction execution method includes a step (a) for extracting a bytecode for a method constituting a Java class, a step (b) for converting the extracted bytecode into a second code including information about the position of an operation code handler performing an operation corresponding to an opcode in the bytecode and using a 16-bit memory element, and a step (c) for executing the second code.例文帳に追加

（ａ）ジャバクラスを構成するメソードのバイトコードを抽出するステップと、（ｂ）抽出されたバイトコードを、バイトコード内の演算コードに対応する動作を行う演算コードハンドラの位置に関する情報を含み、かつ１６ビットのメモリ要素を使用する第２コードに変換するステップと、（ｃ）第２コードを行うステップとを含む。 - 特許庁

An N-bit up/down counter 1 counts a period of a PWM input 21 for generating a deviation value from the 50% of a duty as control command data 33, a determination signal having not less or not more than the 50% of the duty is generated by an underflow signal for outputting as an acceleration or deceleration command of the drive circuit of a brushless motor.例文帳に追加

ＰＷＭ入力２１の周期をＮビットアップダウンカウンタ１でカウントしてデューティが５０％からの偏差値を制御指令データ３３として生成し、アンダーフロー信号によりデューティが５０％以上か以下かの判定信号を生成し、ブラシレスモータの駆動回路の加速指令または減速指令として出力する。 - 特許庁

A video camera 20, before the start of video recording on a video tape 80, multiplexes recording start timing information of a video such as information indicating the number of frames until the start of video recording by utilizing, for example, a user bit area of time code information multiplexed in a blanking period of an HD-SDI signal, and outputs it to a recorder 30.例文帳に追加

ビデオカメラ２０は、ビデオテープ８０に対する映像の記録開始前に、映像の記録開始タイミング情報、例えば映像記録開始までのフレーム数を示す情報を、例えばＨＤ−ＳＤＩ信号のブランキング期間に多重されるタイムコード情報のユーザビット領域を利用して多重してレコーダ３０に出力する。 - 特許庁

According to addresses 8A like 300h to 3FFh, OR gates 18 and 28 generate select signals corresponding to parity and when the parity is even, the select signals are outputted to buffers 23 and 24 through OR gates 21 and 22 to transmit RG signals from the output buffer 2 of R and an output buffer 3 of G to 16-bit buses 6 and 7.例文帳に追加

３００ｈ−３ＦＦｈ等のアドレス８Ａに応じては、オアゲート１８，２８で偶数／奇数に応じた選択信号を発生させ、偶数時はオアゲート２１，２２を通して、バッファ２３，２４に選択信号を出力し、１６ビットバス６，７にＲの出力バッファ２，Ｇの出力バッファ３からのＲＧ信号を伝達する。 - 特許庁

The integrated circuit has, on one hand, a RAM(random access memory) for the purpose of storing the pattern, and has, on the other hand, an extraction means (PE) for the purpose of extracting the pixels as a function indicating the number of bit per pixel from a selected pattern, and supplying a coding means(CM) with the extracted pixels.例文帳に追加

集積回路は、一方では、パターンを保存することを目的とするＲＡＭ（ランダム・アクセス・メモリ）を備え、また他方では、選択されたパターンからピクセル当りのビット数を示す関数としてピクセルを抽出し、それらの抽出されたピクセルを符号化手段（ＣＭ）に供給することを目的とする抽出手段（ＰＥ）を備える。 - 特許庁

This memory includes a plurality of memory cells where data are electrically written or erased, a word line Wl and a bit line connected to the plurality of memory cells, and a means for changing discharging time according to the value of an X address, i.e., the position of the word line WL, when data are read from the memory cell.例文帳に追加

電気的に書き込み及び消去可能な複数のメモリセルと、前記複数のメモリセルに接続されるワード線ＷＬ及びビット線と、前記メモリセルからデータの読み出しを行う際、Ｘアドレスの値、すなわち前記ワード線ＷＬの位置に応じてディスチャージ時間を変更する手段とを備える。 - 特許庁

That is, the image data storage section 107 stores a reproduced image at a particular position and the reproduced image is used for decoding the image data as the reference image so that an increase in processing amount and the capacity of the memory for edit and special reproduction can be avoided even in the case of the coded bit streams scarcely including the I pictures.例文帳に追加

すなわち、特定の位置の再生画像を画像データ格納部１０７に格納し、この再生画像を参照画像として画像データの復号に用いることによって、Ｉピクチャがほとんど含まれない符号化ビットストリームに対しても、編集や特殊再生の際の処理量やメモリの増加を防ぐことができる。 - 特許庁

The driver bit 3 freely insertable into a suction sleeve is integrally equipped with a screw head guide 6 positioned so as to cover the outer circumference of its distal end portion and to slightly protruding the distal end portion, wherein an external cross-sectional shape of the screw head guide 6 is a substantially triangular form to be fitted in the suction sleeve 4.例文帳に追加

本発明は吸引スリーブ内を挿通自在なドライバビット３にその先端部の外周を覆いかつその先端部をわずかに突出させるように位置するねじ頭ガイド６を一体に取付け、このねじ頭ガイド６の横断面外形状を吸引スリーブ４に納まる略三角形状としている。 - 特許庁

When the total amount of the coding of the coded result of attribute information coded until now exceeds a prescribed threshold, a value retained by the variable c0 at this point is compared with a value retained by the variable c1, thus determining whether the N-th bit of the inputted attribute information is set to 1 or 0 hereafter (S405).例文帳に追加

現在までに符号化した属性情報の符号化結果の総符号量が所定の閾値を越えている場合には、この時点で変数ｃ０が保持する値と変数ｃ１画保持する値とを比較して、以降、入力される属性情報のＮビット目を「１」にするのか「０」にするのかを決定する（Ｓ４０５）。 - 特許庁

A data receiving terminal equipment judges that a data receiving state is poor by using a buffer content 18 and a receiving bit rate 19 of a radio terminal equipment, informs the that user the data receiving state is poor by using an alarm display signal 19, and urges to move to a place where the data receiving state is good.例文帳に追加

上記課題は，無線端末のバッファ量１８、受信ビットレート１９を用いて、データ受信状態が悪いことを判定し、警告表示信号１９を用いてユーザにデータ受信状況が悪いことを通知し、データ受信状況のよくなる場所への移動を促すことによって解決される。 - 特許庁

A frame reception section 21 of a message frame decomposition circuit 20 at a receiver side decomposes the output signal EX-Nonce of a KeyNonce field from the message frame transmitted from a transmitter side, and an exclusive OR gate 22 applies exclusive OR arithmetic operation to the output signal EX-Nonce with the shared key PMK by each bit and recovers the original random number Nonce.例文帳に追加

送信されたメッセージフレームは、受信側のメッセージフレーム分解回路２０のフレーム受信部２１で、ＫｅｙＮｏｎｃｅフィールドの出力信号ＥＸ−Ｎｏｎｃｅが分離され、排他的論理和ゲート２２で共通鍵ＰＭＫとビット毎に排他的論理和演算されて元の乱数Ｎｏｎｃｅが再生される。 - 特許庁

Further, the data bus line has a global data bus line and plural local data bus lines which can be connected to the above, in the case of such constitution that a pair of bit lines is connected selectively to the local data bus line, at the stress test mode, more data bus lines are connected to the global data bus lines than that of at the normal write-in mode.例文帳に追加

更に、データバス線が、グローバルデータバス線とそれに接続可能な複数のローカルデータバス線とを有し、ビット線対は、ローカルデータバス線に選択的に接続される構成の場合は、前記ストレス試験モード時に、通常の書き込みモード時より多くのローカルデータバス線がグローバルデータバス線に接続される。 - 特許庁

The reception-side video server 2 acquires the video materials and the added image data and position information from the received transmission data, compares image data of the video materials at a frame position that the position information indicates with the acquired image data, and determines that the transmission data are transmitted without alteration, bit missing, etc.例文帳に追加

受信側ビデオサーバ２は、受け取った送信データから映像素材と上記付加された画像データと位置情報とを取得して、映像素材のうち位置情報が表すフレーム位置の画像データと取得された画像データとを比較して一致すれば、改ざんやビット抜け等もなく送信されたと判断する。 - 特許庁

To solve such a problem that the charge transfer efficiency of signal charge from a sensor to an accumulation part lowers due to pixel compression driving, in a frame transfer type CCD image sensor which can change over standard driving which individually drives three transfer electrodes for each bit of an sensing shift register and pixel compression driving which drives them at common voltage.例文帳に追加

撮像部シフトレジスタの各ビットの３本の転送電極を個別に駆動する標準駆動と共通電圧で駆動する画素圧縮駆動とを切り換え可能なフレーム転送型ＣＣＤイメージセンサにおいて、画素圧縮駆動で撮像部から蓄積部への信号電荷の転送効率が劣化する。 - 特許庁

A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.例文帳に追加

メモリコントローラ（１Ａ）は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部（１０）と、格納部（１０）に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部（２０）とを備えている。 - 特許庁

In this case, the upper semiconductor layer 200 has a drain penetrating part 501, formed at the upper part of the drain region 110D of the lower semiconductor layer 100, and each of the plugs, etc. of the bit lines BL is brought into contact with each of the drain region, etc. formed in the lower semiconductor layer 100 penetrating the drain penetrating part 501.例文帳に追加

このとき、上部半導体層２００は、下部半導体層１００のドレイン領域１１０Ｄの上部に形成されるドレイン貫通部５０１を有し、ビットラインＢＬのプラグ等はドレイン貫通部５０１を貫通して下部半導体層１００に形成されたドレイン領域等に各々接触する。 - 特許庁

To attain bit distribution of a DMT system where a performance margin is a maximum at a given transmission speed in the case that transmission power is revised between e.g. a NEXT state and a FEXT state under a noise environment having the NEXT state and the FEXT state where a noise amount is periodically changed.例文帳に追加

雑音量が周期的に変化する、例えばＮＥＸＴ時とＦＥＸＴ時とを有する雑音環境下において、ＮＥＸＴ時とＦＥＸＴ時との送信電力を変更可能とした場合に、与えられた伝送速度においてパフォーマンスマージンが最大の値になるＤＭＴ方式のビット配分を行う。 - 特許庁

In a bolt feeding device 6 for the bearing unit 1 for a vehicle, the bolts 5 are slid down along a guide rail 7 while keeping inclined posture and are inserted a little bit in bolt holes 22 provided on the hub wheel 2 by pushing out with a posture changing machine 8, and are gradually raised and inserted into the bolt holes 22 deeper.例文帳に追加

車両用軸受装置１のボルト供給装置６において、ボルト５を斜め姿勢のままガイドレール７に沿って滑り落とし、姿勢変更機８により押し出してハブホイール２に設けられるボルト孔２２へ少し差し込み、姿勢を少しずつ起こして徐々にボルト孔２２へ差し込んでゆくような構造としている。 - 特許庁

Furthermore, the wireless transmission apparatus includes a convolution coding section for applying convolution coding to the symbols, having the decoding completion bits attached thereto by the decoding completion bit addition section; an interleave section for interleaving the symbols coded by the convolution coding section; and a data transmission section for transmitting data interleaved by the interleave section.例文帳に追加

そして、無線送信装置は、復号完結ビット付加部により復号完結ビットが付加されたシンボルを畳み込み符号化する畳み込み符号化部と、畳み込み符号化部にて符号化されたシンボルをインタリーブするインタリーブ部と、インタリーブ部にてインタリーブされたデータを送信するデータ送信部とを備える。 - 特許庁

An FBI bit generating section in an OFDM receiver disposes phase correction quantity expressing values for uniformly quantizing ideal weighting coefficients iW_2,_2n of the 2nth sub-carrier within the phase range of 0-2π, and selects the values which are most approximate to the coefficients iW_2,_2n as quantization weighting coefficients qW_2,_2n.例文帳に追加

ＯＦＤＭ受信機のＦＢＩビット生成部は、２ｎ番目のサブキャリアの理想的な重み係数ｉＷ_2,2nを量子化するための位相補正量代表値を０〜２πの位相範囲内に均等に配置して、理想的な重み係数ｉＷ_2,2nに最も近いものを量子化重み係数ｑＷ_2,2nとして選択する。 - 特許庁

When a fact that a recording medium is set at a recording medium reading section under readable state (S102; YES), a printer switches the print mode from a normal print mode to a demonstration print mode (S106), reads out demonstration print data from the recording medium (S107), and develops it into bit map data (S108).例文帳に追加

プリンタは、記録媒体読取部に記録媒体が読み取り可能な状態で装着されたことを検知すると（Ｓ１０２のＹＥＳ）、印刷モードを通常印刷モードからデモンストレーション印刷モードに切り替え（Ｓ１０６）、記録媒体からデモンストレーション用の印刷データを読み取って（Ｓ１０７）、ビットマップデータに展開する（Ｓ１０８）。 - 特許庁

Graphic data of display objects in a GUI picture prepared for a target device 10 are packetized in the format of bit map data etc., for asynchronous transfer mode, transmitted to a controller 20 by asynchronous connection through a bus line 1, and displayed at arbitrary positions in a display picture on a display part 23 which is prepared for the controlling 20.例文帳に追加

ターゲット機器１０に用意されたＧＵＩ画面中の表示物のグラフィックデータを、ビットマップデータなどの形式でアシンクロナス転送モード用にパケット化し、バスライン１を経由したアシンクロナスコネクションでコントローラ２０に伝送し、コントローラ２０に用意された表示部２３の表示画面中の任意の位置に表示する。 - 特許庁

This system comprises first resistance specification test circuits 108, 300, 400 which are connected to bit lines of a memory array 102, test resistance of each memory cell 310, 410 in the memory array 102, and decide whether the resistance is in a range of the highest limit and the lowest limit or not.例文帳に追加

メモリアレイ１０２のビット線に連結し、メモリアレイ１０２内の各メモリセル３１０、４１０の抵抗を試験し、その抵抗が所定の上限および下限内にあるか否かを決定する第１の抵抗仕様試験回路１０８、３００、４００を含んでいる磁気抵抗メモリアレイ集積回路用の組み込み自己試験システムを提供する。 - 特許庁

A main CPU calculates a filter coefficient again in accordance with an adjustment value when the degree of sharpness is adjusted, and the main CPU obtains a maximum number of bits from the calculated filter coefficient value and sets the filter coefficient obtained by shifting bits in accordance with a register size (bit width), to a filter coefficient register to perform filtering processing.例文帳に追加

メインＣＰＵは、シャープネスの強さが調整された際、調整値に応じてフィルタ係数を計算し直し、さらに、計算されたフィルタ係数値から最大で何ビットかを求め、フィルタ係数のレジスタサイズ（ビット幅）に併せてビットシフトしたものをフィルタ係数レジスタに設定してフィルタリング処理を行う。 - 特許庁

Next, when a read command is issued, the row decoder 18 selects one of the word lines WL to be activated which has been selected in accordance with the active command, and also senses data from the already selected bit lines LBL, GBL, and outputs read data by selecting data of the address designated by the read command from among the data.例文帳に追加

次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 - 特許庁

The portable electronic equipment is provided with: a latch circuit 160 which makes the bit number of writing data width into the display RAM 140 in a display controller 100 an integral multiple of the writing data width supplied from an external microprocessor 53 or the like and holds a writing data into the display RAM; and a register for setting an operation mode.例文帳に追加

表示制御装置（１００）内部の表示ＲＡＭ（１４０）への書込みデータ幅（ビット数）を、外部のマイクロプロセッサ（５３）などから供給される書込みデータ幅の整数倍とするとともに、表示ＲＡＭへの書込みデータを保持するラッチ回路（１６０）と動作モードを設定するレジスタとを設ける。 - 特許庁

To provide an error correction apparatus in a digital communication terminal capable of enhancing the error correction processing capability in digital wireless communication without making error correction processing heavier by using, for a 1-bit error correction means, a CRC used for an error detection means in the digital wireless communication where the error correction processing and the error detection processing are performed.例文帳に追加

デジタル無線通信では誤り訂正処理と、誤り検出処理を実施しているが、ここの誤り検出手段として用いているＣＲＣを１ビット誤り訂正手段として用いることにより、誤り訂正処理を重くすることなく、デジタル無線通信における誤り訂正処理能力の向上を図る。 - 特許庁

At the onboard unit 20, when receiving the radio wave through the receiver 21, it is determined whether or not a portion corresponding to a specific bit of the radio wave has been transformed to the third frequency, and based on the determination result, it is determined whether or not the radio wave received through the receiver 21 is the modulated wave.例文帳に追加

また、車載機２０では、受信機２１を介して無線電波を受信した際に、無線電波の特定のビットに対応する部分が第３の周波数に変移されているか否かを判断し、その判断結果に基づいて、受信機２１を介して受信した無線電波が被変調波であるか否かを判定する。 - 特許庁

To provide a method for encoding/decoding speech which alleviates a bit rate by suppressing degradation of reproduced speech quality without increasing the amount of operations though a problem of increase of the amount of operation and the degradation of the reproduced speech quality exist in the conventional speech encoding method and to provide an apparatus for the same.例文帳に追加

従来の音声符号化方法では、演算量の増加や再生音声品質劣化という問題点があったが、本発明は、演算量を増加することなく、再生音声品質劣化を極力抑え、ビットレートを軽減できる音声符号化／復号化方法及び音声符号化／復号化装置を提供する。 - 特許庁

Reset signals to be input to the nonvolatile memory are sent by gathering them for each one bit, each one word and each number of optionally predetermined bits, and periodically sent them as one unit, and even though the storage information of the nonvolatile memory is changed due to the momentary break, α rays, etc., the normal operation is recovered without input signals from the outside.例文帳に追加

不揮発性メモリーに入力するリセットを１ビット毎、１ワード毎、任意の所定のビット数毎にまとめて送り、それを一単位として周期的に送り、瞬断、α線等によって不揮発性メモリーの記憶情報が変化しても、外部からの入力信号なしに正常動作に復帰する。 - 特許庁

At the time of performing cabling between inter-protocol converter 2a and WAC 3a and calling inside FWA system 7a, a voice signal transmitting line 23a and a subscriber's circuit control signal transmission and receiving line 24a are secured for transmitting and receiving a outgoing subscriber's circuit control signal in a proper format such as a bit map format.例文帳に追加

プロトコル変換装置２ａとＷＡＣ３ａ間及びＦＷＡシステム７ａ内の回線設定時に、音声信号送受用回線２３ａと、下り加入者回路制御信号をビットマップ形式等の適宜の形式のままで送受信する為の加入者回路制御信号送受用回線２４ａとの、２回線を確保する。 - 特許庁

A part of the shape of a first electrode in a first storage element is made different from the shape of the first electrode in a second storage element to cause a voltage value, at which electric resistance between the first electrode and the second electrode changes, to be made different, so that a single memory cell can store multivalued information in excess of one bit.例文帳に追加

第１の記憶素子における第１の電極の形状の一部を、第２の記憶素子における第１の電極の形状と異ならせることで、第１の電極と第２の電極の間の電気抵抗が変化する電圧値を異ならせて、１ビットを越える多値の情報の記憶を一つのメモリセルで行う。 - 特許庁

To improve startability and power generation stability of a fuel cell on startup below freezing point after a bit operation (on startup in a state that an ignition switch is turned off after a startup below freezing point before warning up inside the fuel cell, and the ignition switch is again turned on in a state currently below freezing point or in a state continuously below freezing point).例文帳に追加

チョイがけ後の氷点下起動時（氷点下起動後に、燃料電池内が暖機されていないうちに、イグニッションスイッチがオフ状態とされ、その後、再度氷点下の状態あるいは氷点下の経験があった状態での起動時）における燃料電池の始動性、発電安定性を向上させる。 - 特許庁

In a client terminal, a voice compression unit compresses an input voice signal by a low bit rate codec to generate a compressed voice signal, a voice feature amount conversion unit converts the input voice signal to a voice feature amount, and a transmission data combining unit combines the compressed voice signal and the voice feature amount to generate transmission data.例文帳に追加

クライアント端末の音声圧縮部が、入力音声信号を低ビットレートコーデックにより圧縮し圧縮音声信号を生成し、音声特徴量変換部が、入力音声信号を音声特徴量に変換し、送信データ結合部が、圧縮音声信号と音声特徴量とを結合し送信データを生成する。 - 特許庁

The character element pieces of bit map font data of an inputted external character are compared with those of existing external characters to mechanically judge the identity of the characters in accordance with a preliminarily given coincidence rate, and processing of conversion into an outline font is performed to register it as a new external character only when it is judged to b identical.例文帳に追加

入力された外字文字のビットマップフォントデータの文字素片と、既に存在する外字文字のそれとを比較し、予め与えられた一致率に従って文字の同一性を機械的に判断し、同一と判断された場合にのみアウトラインフォントへ変換する処理を行い、新規の外字文字として登録する。 - 特許庁

An image processor comprises: a memory control circuit for receiving pixel data for multiple frames in order of the frames, and storing it in a frame memory; an image processing circuit for using a high-order bit portion of the pixel data stored in the frame memory to generate processed pixel data; and an output circuit for outputting the processed pixel data.例文帳に追加

画像処理装置は、複数のフレームの画素データを、フレームの順番に受信し、フレームメモリに記憶するメモリ制御回路と、フレームメモリに記憶された画素データの上位ビット部分を利用して処理済み画素データを生成する画像処理回路と、処理済み画素データを出力する出力回路とを備える。 - 特許庁

On a silicon substrate 401, a lower contact 402 electrically connected to a word line is deposited, a carbon storage material 403 including hexagonally bonded carbon and tetrahedrally bonded carbon on an upper surface of the lower contact 402 is provided, and upper contacts 404 electrically connected to a bit line are deposited on the carbon storage material 403.例文帳に追加

シリコン基板４０１上に、ワード線に接続する下部コンタクト４０２が堆積され、下部コンタクト４０２の上面に、六面体結合炭素と四面体結合炭素とを含有する炭素記憶材料４０３が備えられ、炭素記憶材料４０３の上にビット線に接続する上部コンタクト４０４が堆積される。 - 特許庁

When the scanning electrode CS for displaying the icon which is arranged in the icon display area is selected, the potential of bits corresponding to signal electrodes S1, S3, S5 other than the signal electrodes S2, S4 whose lighting rates are low among the bits of the display signal having a bit width equivalent to a character is fixed to the GRD potential.例文帳に追加

アイコン表示領域に配置されるアイコン表示用の走査電極ＣＳが選択される場合に、１文字分のビット幅を有する表示信号の各ビットのうち、点灯率が低い信号電極Ｓ２、Ｓ４以外の信号電極Ｓ１、Ｓ３、Ｓ５に対応するビットの電位をＧＮＤ電位に固定する。 - 特許庁

In one set of memory cell M, first and second switching elements Tr1, Tr2 are arranged respectively at both sides of a capacitor contact 111 connected to a capacitor for accumulating data in an active region 102 so as to pinch the capacity contact 111 while first and second bit line contacts are arranged at the outside of both switching elements.例文帳に追加

１つのメモリセルＭは、活性領域１０２内においてデータ蓄積用の容量に接続されるキャパシタコンタクト１１１を挟んで、その両側にそれぞれ第１及び第２のスイッチング素子Ｔｒ１，Ｔｒ２が配設され、その両外側に第１及び第２のビット線コンタクト１２１，１２２が配設される。 - 特許庁

An instruction code is transferred to the semiconductor core 4 specified by referring to an additional bit that specifies the semiconductor core added to the instruction code as it is and the instruction code is transferred to the semiconductor core 5 which is not specified by replacing the instruction code with the one which does not effect an operation of the semiconductor core 5 in a data converting part 28.例文帳に追加

データ変換部２８で命令コードに付加された半導体コアを指定する付加ビットを参照して指定された半導体コア４に対しては命令コードをそのまま転送し、指定されていない半導体コア５に対してはその半導体コア５の動作に影響を与えない命令コードに置き換えて転送する。 - 特許庁