「Bit」に関連した英語例文の一覧と使い方(521ページ目) - Weblio英語例文検索

The method is equipped with a step for making a first and a second transistors in an OFF state by inactivating a word line and a step for sequentially shifting the scan data inputted from a scan data input terminal to a memory cell arranged at a scan data output terminal side via a first and a second shift bit lines.例文帳に追加

ワード線を不活性化することにより、第１及び第２のトランジスタをオフ状態にするステップと、スキャンデータ入力端子から入力されるスキャンデータを、第１及び第２のシフトビット線を介して、スキャンデータ出力端子側に位置するメモリセルに順次シフトするステップとを備えることを特徴とする。 - 特許庁

In this image processor provided with an image rotation processor for editing a printed image from print data received from a host device and rotating the printed image, a difference between the unrotated printed image and the rotated printed image is judged in a bit unit from the unrotated printed image.例文帳に追加

本発明は、上位装置より受信する印刷データから印刷画像に編集し、印刷画像を回転処理する画像回転処理装置を備えた画像処理装置において、回転処理前の印刷画像から回転処理前と回転処理後の印刷画像の差違をビット単位で判断することを特徴とする。 - 特許庁

The switch groups SD0a-SD7a connect whole data lines DQ0-DQ63 to the outside of a memory module MMa at the time of a memory operation, and connect them to the input terminal of an exclusive NOR circuit EXa after common one bit data are written into each memory devices MD0-MD7 at the time of a test operation.例文帳に追加

スイッチ群ＳＤ０ａ〜ＳＤ７ａはデータ線ＤＱ０〜ＤＱ６３の全てを、メモリ動作時にはメモリモジュールＭＭａの外部に接続し、検査動作時には各メモリデバイスＭＤ０〜ＭＤ７に共通の１ビットデータが書き込まれた後にエクスクルーシブＮＯＲ回路ＥＸａの入力端に接続する。 - 特許庁

The tip of the guide rod 7 provided parallel with a drilling rod 4 provided with a bit 3 for drilling the base rock, at the tip and inserted in the preceding hole h1 drilled in the base rock, is provided with a large diameter 9 with an outer diameter larger than the rod diameter and with a plurality of outer peripheral grooves 9a formed along the axial direction of the rod.例文帳に追加

岩盤を削孔するビット３が先端に設けられた削孔ロッド４と平行に備えられ、岩盤に削孔した先行孔ｈ１に挿入するガイドロッド７の先端に、ロッド径より外径が大きく、ロッド軸線方向に沿った外周溝９ａが複数形成された大径部９を設ける。 - 特許庁

The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加

信号処理回路はデジタル映像信号を受け取るバス配線ＤＢと、このバス配線ＤＢ上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ６とを備え、このデータレジスタ６はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ１０を含む。 - 特許庁

Optional waveform data are stored 7 beforehand in an area to be accessed by the address of the address generation means together with the filter processing result in the memory, and by switching 11 the address, the filtering result or the optional waveform data corresponding to the bit stream are read and analog-outputted through the D/A converter.例文帳に追加

メモリには、フィルタ処理結果と共にアドレス発生手段のアドレスによりアクセスされる領域に任意の波形データがあらかじめ格納７され、アドレスを切り替えること１１によりビットストリームに対応したフィルタ処理結果または任意波形のデータを読み出しＤ／Ａ変換器を介してアナログ出力する。 - 特許庁

When the bit error rate of an MPEG-TS signal from a demodulation circuit is measured by a BER measuring instrument, a false MPEG-TS signal from the demodulation circuit is inputted from the input section to a connection circuit for measuring BER, and the false MPEG-TS signal from the input section is delivered to a buffer.例文帳に追加

復調回路からのＭＰＥＧ−ＴＳ信号のビットエラーレートをＢＥＲ測定器で測定する際、ＢＥＲ測定用接続回路では、復調回路からの疑似ＭＰＥＧ−ＴＳ信号が入力部より入力され、この入力部からの疑似ＭＰＥＧ−ＴＳ信号がバッファ部に与えられる。 - 特許庁

When the data are transferred in the block mode by a transmission controller, the data corresponding to a start bit are set at 1 with the data corresponding to the 2nd and 3rd bits set at 1 respectively.例文帳に追加

ブロックモードは、所定の長さのシリアルデータを転送するときに、転送するデータを複数のブロックに区分し、始めにどのブロックを転送するのかを示す情報であるブロック情報を送信し、続いてそのブロック情報によって特定されたブロックに含まれるデータを送信することによりデータを送受するモードである。 - 特許庁

In the ferroelectric memory device, an operation process to execute any one of data read, data rewrite, or data write is repeatedly performed to at least one selected cell 18a of a plurality of ferroelectric memory cell 18 formed at each intersection point of a plurality of word lines 14 and a plurality of bit lines 16.例文帳に追加

強誘電体記憶装置では、複数のワード線１４及び複数のビット線１６の各交点に形成される複数の強誘電体メモリセル１８の少なくとも一つの選択セル１８ａに対して、データ読み出し、データ再書き込み及びデータ書き込みのいずれか一つを実施する動作工程が繰り返し行われる。 - 特許庁

Since the pixel clock and the pulse modulation signal generator 10 can generate modulation data in which a "1" bit is delayed on a 1/32 to 3/32 pixel basis in a modulation data generation section 11, it is possible to delay PM signals generated on the 1/32 to 3/32 pixel basis.例文帳に追加

画素クロック及びパルス変調信号生成装置１０は、変調データ生成部１１において“１”ｂｉｔを１/３２〜３／３２画素単位で遅らせた変調データを生成することができるので、これに基づいて生成されるＰＭ信号を１／３２〜３／３２画素単位で遅くすることが可能である。 - 特許庁

Thus calculated remaining capacity of the portable recording medium is compared with the required capacity for each reservation mode, an encoding bit rate that becomes maximum within the remaining capacity of the portable recording medium, is selected (step S805), and a corresponding reservation mode is presented as a default value (step S806).例文帳に追加

このようにして算出された可搬型記録媒体の残容量と各予約モードにおける必要容量とが比較され、可搬型記録媒体の残容量に収まる範囲で最大となる符号化ビットレートが選択され（ステップＳ８０５）、対応する予約モードが省略値として提示される（ステップＳ８０６）。 - 特許庁

In the case when the solid shaped article is shaped by projecting the image of the sectional shape of the solid shaped article on the surface of the photo-curable resin, an external computer apparatus 120 expresses the sectional shape of the solid shaped article by sectional image data of a bit map style composed of a resolution of 4096×3072.例文帳に追加

光硬化性樹脂の表面に立体造形物の断面形状画像を投影することにより立体造形物を造形する場合において、外部コンピュータ装置１２０は、立体造形物の断面形状を４０９６×３０７２の解像度で構成されたビットマップ形式の断面画像データで表す。 - 特許庁

A bottle-like container 22 is once grasped, when the boring speed gets low, to supply the abrasive from a core bit outside toward a boring groove, using a pump tool 21 comprising the flexible resin bottle-like container 22, and a straw-like nozzle 24, and capable of delivering the abrasive in the container from the nozzle 24, when grasping once the container 22.例文帳に追加

可撓性を有する樹脂製のボトル状容器２２と、ストロー状のノズル２４よりなり、容器２２を一握りすると、容器内の研磨材がノズル２４より吐出されるポンプ器具２１を用い、穿孔速度が低下したとき容器２２を一握りしてコアビット外側から穿孔溝に向けて供給する。 - 特許庁

In the lighting apparatus 1, (2^m-1) grayscale frame data fr, supplied to a controller 3, are divided by a division number D, and the D pieces of (2^m-1) grayscale frame data frd are transferred to the m-bit grayscale memory 7 of an LED driver IC 5 within a transfer cycle of one frame data.例文帳に追加

電光表示装置１では、制御器３に供給される(２^m−１)階調のフレームデータｆｒを分割数Ｄで分割し、これらＤ個の(２^m−１)階調の各分割フレームデータｆｒｄを、１フレームデータの転送周期内でＬＥＤドライバＩＣ５のｍビットの階調メモリ７に転送している。 - 特許庁

In the optical disk device, digital signal processing is operated with 1/2 or less of a channel bit frequency by using a PR (a, b, c, d, e, f) property for an equalization property of a PRML decoding means, low electric power is reduced by reduction of an operation clock frequency and playback performance is improved by decreasing disturbance components caused by return.例文帳に追加

ＰＲＭＬ復号手段の等化特性にＰＲ（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）特性を用いることによりディジタル信号処理をチャネルビット周波数の１／２以下で動作させて、動作クロック周波数の低減による低電力化と折り返しで生じる妨害成分を減少させることによる再生性能の向上を実現する。 - 特許庁

In the case of the frequency spread profile of the center spread, a relation among a communication rate 'A (bit/s)' of a start/stop synchronizing type communicating means 3 and an oscillation frequency 'B (Hz)' of a crystal oscillator 4 and a frequency spread cycle 'C (clock)' of the frequency spread oscillator 1 satisfies B=A×C×n (n is a positive integer).例文帳に追加

センタ−スプレッドの周波数拡散プロファイルの場合、調歩同期式通信手段３の通信レート「Ａ（ｂｉｔ／ｓ）」と、水晶発振器４の発振周波数「Ｂ（Ｈｚ）」と、周波数拡散発振器１の周波数拡散周期「Ｃ（クロック）」との関係がＢ＝Ａ×Ｃ×ｎ（ｎは正の整数）を満足するようにする。 - 特許庁

An exclusive OR circuit 18 for receiving an output PN pattern signal (PNSCR) from a scramble pattern generating circuit 14 descrambles received data (RXD), a 1-bit error correction circuit 26 applies CRC error correction processing to the descrambled and parallel-converted data, and data (P_DATASEC) in 160 bits subjected to scramble processing are fed to a parallel exclusive OR (EXOR) circuit 40.例文帳に追加

受信データ(RXD)がスクランブルパターン発生回路14からの出力PNパターン信号(PNSCR)が入力される排他的論理和回路18にてスクランブル解除され、これをパラレル化したデータが１ビット誤り訂正回路26にてCRC誤り訂正処理されて、スクランブル処理が施されている160ビットのデータ(P_DATASEC)が並列排他論理和(EXOR)回路40に供給される。 - 特許庁

The communication section is configured so that the frame reception time and the frame ID as the identification code of a time slot in which the frame has been transmitted can be set, and the control section records the information of a frame reception time and the frame ID to be inputted from the communication section into a log file, each time a frame is received, after setting the bit length.例文帳に追加

通信部は、フレーム受信時刻及びフレームが送信されたタイムスロットの識別コードとしてのフレームＩＤを特定可能な構成にされており、制御部は、ビット長設定後、フレームが受信される度、通信部から入力されるフレーム受信時刻及びフレームＩＤの情報を、ログファイルに記録する。 - 特許庁

In a sensor checking mode, first, places to be checked are selected from the scanner, the cassette and the printer, abbreviated names of sensors relating to the selected places to be checked are displayed, whether or not the value of each bit of a register that stores the information of the sensors has changed, and when the value changes, the display of the abbreviated names of the sensors is inverted.例文帳に追加

センサのチェックモードにおいては、まずスキャナ、カセット、プリンタからチェックする箇所を選択し、選択されたチェック箇所に係るセンサの略称を表示し、そのセンサの情報を格納したレジスタの各ビットの値が変化しているか判定し、変化しているときはセンサの略称の表示を反転する。 - 特許庁

When delay of decoding processing occurs in a predetermined sub-band (N of step S13), the processing is performed by conducting variable control to a processing object (control for decreasing bit planes of the processing object in this case) in the decoding processing of the next sub-band (step S14) to lighten the processing in the next sub-band of the sub-band whose decoding processing is delayed.例文帳に追加

所定のサブバンドで復号処理の遅れが発生した場合には（ステップＳ１３のＮ）、次のサブバンドの復号処理で処理対象のビットプレーンを可変制御（ここでは、処理対象のビットプレーンを少なくする制御）して処理することで（ステップＳ１４）、復号処理が遅れたサブバンドの次のサブバンドでの処理を軽減する。 - 特許庁

A conductive film 15, a nitride film 17, a conductive film 18, and an interlayer insulating film 19 are deposited, a hole is bored in a bit contact forming region, and a side wall 21 formed of the same film with the interlayer insulating film 19 is provided, whereby the interlayer insulating film 19 on the pad is etched in a self-aligned manner.例文帳に追加

導電膜１５、窒化膜１７、導電膜１８、および層間絶縁膜１９を堆積し、ビットコンタクト形成領域を開孔した後、層間絶縁膜１９と同一の膜から成るサイドウォール２１を形成することによって、パッド上の層間絶縁膜１９のエッチングを自己整合で行なう。 - 特許庁

To provide a rotary hammering type boring device capable of applying a hammering force corresponding to the geology of the hard ground such as a base rock, the soft ground or the like, reducing damage to the device caused by the hammering force, and improved to obtain more efficient excavating operation including an outer bit.例文帳に追加

岩盤等の硬質の地盤や軟弱な地盤などの地質に応じた打撃力の付与が可能で、打撃力によって生じる装置の損傷を軽減することができ、またアウタービットを含めて、より効率的な掘削動作が得られるように改良した回転打撃式削孔装置を提供する。 - 特許庁

A FIF of a DIS signal includes 68th to 75th bits for informing the presence/absence of reception functions of various image information items using a color space Lab and also includes an Xth bit for informing the presence/absence of reception functions of various image information items using a color space sYCC in the facsimile machine capable of communicating color image information.例文帳に追加

カラー画像情報を通信可能なファクシミリ装置において、ＤＩＳ信号のＦＩＦに、色空間Ｌａｂを用いた各種画像情報の受信機能の有無を通知する６８〜７５ビットが設けられ、更に、色空間ｓＹＣＣを用いた画像情報の受信機能の有無を通知するＸビットが設けられている。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

Next to the above, intermediate input from the electronic parts sector of other regions such as Chubu region and Kinki region amount much (approximately 200 billion yen, and approximately 190 billion yen respectively, around 5% of the total), and the intermediate input from the same sector in Tohoku region is little bit smaller, approximately 150 billion yen (3.7%), which is approximately one-sixth in input scale from Kanto region.例文帳に追加

以下、中部地域や近畿地域といった他地域の電子部品部門からの中間投入額（それぞれ約2,000 億円、約1,900億円で、全体の5% 程度）が多く、東北地域の同部門からの中間投入はこれよりやや少ない約1,500 億円（全体の3.7%）となっており、関東地域からの約6 分の1の投入規模である。 - 経済産業省

Not only do such provisions provide the parties with the tools to settle disputes, but they also assume the important role of encouraging the parties of the relevant agreements to comply with the provisions thereof, thereby ensuring the effectiveness thereof. All FTAs, EPAs and BITs which Japan has entered into also contain, whether detailed or not, such provisions for the settlement of disputes between the parties.例文帳に追加

このような規定は、実際の紛争に解 決の手段を与えるだけではなく、締約国による 協定の履行を促し、もって協定の実効性を担保 する重要な役割を担っており、我が国が締結し た全てのFTA/EPA 及びBIT には、何らかの 国家間紛争の解決に関する条項が置かれてい る。 - 経済産業省

Most BITs provide that each panel (or arbitral panel) shall, in its own discretion, determine the rules of procedures on a case by case basis. Some BITs, however, provide that the rules of procedures shall be adopted from a third party (for example, some of the BITs entered into by the United States provide that the arbitration procedures articulated therein follow the applicable UNCITRAL rules).例文帳に追加

BIT においても、第三者機関が定立した検討手 続を利用するとした協定は少なく（米国を締約国 とする協定の一部に、仲裁手続はUNCITRAL の ルールに依るとの規定がある）、各パネル又は仲裁 廷が、当該手続限りのものとして手続ルールを定 めるとしている協定が大多数を占める。 - 経済産業省

Regional trade agreements (FTAs/EPAs) and bilateral investment treaties (BITs) provide procedures under which a party country may request a decision from a dispute settlement body (an arbitral panel or a body consisting of representatives of the contracting parties) against the other party country if any dispute arises in connection with the application or interpretation of the agreement.例文帳に追加

地域貿易協定（FTA/EPA）及び二国間投資協定（BIT）においては、協定の適用・解釈を巡り争いが生じた場合、一方の当事国が他方の当事国を相手取り、紛争解決組織（仲裁パネルや締約国の代表者から成る機関）に対して判断を求める手続が規定されている。 - 経済産業省

However, as for “state-to-state” dispute settlement procedures, since a highly developed WTO dispute settlement procedures (formerly GATT dispute settlement procedures) already exists, covering a wide scope of disputes regarding trade and investment, it is rare that “state-to-state” dispute settlement procedures are included in FTAs/EPAs and BITs.例文帳に追加

しかし、「国家対国家」の紛争解決手続については、既に高度に発達したWTO紛争解決手続（かつてはGATT の紛争解決手続）が存在し、貿易・投資に関する争いを広範囲にカバーしていることから、FTA/EPA 及びBIT において「国家対国家」の紛争解決手続が利用されることは、極めて希である。 - 経済産業省

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line.例文帳に追加

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。 - 特許庁

A display drive device comprises: a digital/analog converter which receives input voltage reduced from source voltage, generates reference voltage and selects the reference voltage corresponding to M (M is a positive integer) bit data signal; and an amplifier which amplifies the reference voltage selected by the digital/analog converter.例文帳に追加

本発明によるディスプレイ駆動装置は、電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。 - 特許庁

At a press conference afterward, Nadal said, "Today was very tough and very humid. After one set and a half, we were a little bit tired today. It was very important for me to win that second set. Without that second set, I don't know if I would have this trophy with me now."例文帳に追加

後の記者会見でナダル選手は「今日はとても蒸し暑く，とてもつらかった。今日は１セットと半分が過ぎたときにはふたりとも少し疲れていた。あの第２セットを取れたことが自分にはとても重要だった。あの第２セットがなかったら，今このトロフィーを持てていたかどうかわからない。」と語った。 - 浜島書店 Catch a Wave

The semiconductor device comprises the memory circuit including: a plurality of dynamic memory cells arranged at respective crossed positions of bit lines and a plurality of word lines; row decoders connected to the plurality of word lines; and row address latch circuits latching read and write row addresses at a transition point of a clock signal and having operation to supply the addresses to the row decoders.例文帳に追加

ビット線及び複数のワード線のそれぞれの交差位置に設けた複数のダイナミックメモリセルと、前記複数のワード線に接続された行デコーダと、読取及び書込行アドレスをクロック信号の遷移点でラッチし、該アドレスを前記行デコーダに供給する働きがある行アドレスラッチ回路とを備えたメモリ回路から成る半導体装置である。 - 特許庁

A CPU 16 generates packet data of the same length as that of video and audio streams at a fixed bit rate from them temporarily stored in a video input buffer 12 and an audio input buffer 14, generates header data with a fixed length to each of the packet data and alternately stores them to an output buffer 15 to multiplex the packet data.例文帳に追加

ＣＰＵ１６は、ビデオ入力バッファ１２およびオーディオ入力バッファ１４に一時記憶された、固定ビットレートのビデオストリームおよびオーディオストリームから、同一長さのパケットデータを生成するとともに、各パケットデータに対して固定長のヘッダデータを生成して、これらを出力バッファ１５に交互に記憶させることにより多重化する。 - 特許庁

The radio device 10 detects n first radio wave intensity levels, corresponding to n first radio waves received from the radio device 30, applies rearrangement, based on an interleaving method to n detected first radio wave intensity levels and generates a secret key Ks1 consisting of a bit string, on the basis of n first rearranged radio wave intensity levels.例文帳に追加

そして、無線装置１０は、無線装置３０から受信したｎ個の第１の電波に対応するｎ個の第１の電波強度を検出し、その検出したｎ個の第１の電波強度にインターリーブ方式による並び替えを施し、その並び替えたｎ個の第１の並替電波強度に基づいてビット列からなる秘密鍵Ｋｓ１を生成する。 - 特許庁

To ensure MS stereo on/off control over an input PCM signal and to control a bit allocation amount or frame regions by efficiently allocating respective pieces of encoded data of an Lch (L channel) and an Rch (R channel) without changing an existent format in an audio encoding device which performs stereo audio encoding of an Lch PCM singal and an Rch PCM signal.例文帳に追加

Ｌｃｈ（Ｌチャネル）ＰＣＭ信号と、Ｒｃｈ（Ｒチャネル）ＰＣＭ信号とをステレオオーディオ符号化するオーディオ符号化装置において、既存フォーマットを変更せず、ＬｃｈとＲｃｈとの各符号化データを効率的に割り当てし、入力ＰＣＭ信号についてＭＳステレオオンオフ制御およびビット配分量又はフレーム領域を制御可能とする。 - 特許庁

A program extraction circuit 11 detects a start position and an end position of program data from a prescribed bit pattern included in a digital signal outputted from an A/D conversion circuit 1 and extracts program data from the digital signal to restore them to an original data format and updates the program data stored in the non-volatile memory 7.例文帳に追加

プログラム抽出回路１１は、Ａ／Ｄ変換回路１から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することによりデジタル信号からプログラムデータを抽出して元のデータ形式に復元し、不揮発性メモリ７に格納されているプログラムデータの更新を行う。 - 特許庁

In the semiconductor memory device having a memory device constituted by a diffusion layer where the bit line 12 is formed on a semiconductor substrate 11 and the shielding film 17 is formed above the memory device, a discharging means 21 is formed on the substrate 11, an electric charge charged in the film 17 is discharged into the substrate 11 through the means 21.例文帳に追加

ビットライン１２が半導体基板１１上に形成された拡散層で構成されたメモリ素子と、その上方に形成された遮光膜１７とを備えた半導体記憶装置において、基板１１上に除電手段２１が形成されており、遮光膜１７に帯電した電荷は、除電手段２１を介して基板１１中に排出される。 - 特許庁

Data from an input register 10 are inputted to a redundant combinational logic circuit 30, respectively as paired signals comprised of regular bits and redundant bits by a redundant bit encoder 20, and the regular bits of the paired signals outputted from the redundant combinational logic circuit 30 are inputted to an output register which is operated by a forward rotation clock CLK.例文帳に追加

入力レジスタ１０からの各データを冗長ビットエンコーダ２０で正規ビットと冗長ビットからなるペア信号としてそれぞれ冗長組合せ論理回路３０に入力し、その冗長組合せ論理回路３０から出力するペア信号の正規ビットを正転クロックＣＬＫで動作する出力レジスタに入力させる。 - 特許庁

Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.例文帳に追加

このように同一周期でデューティ比の異なる２種類のビット列を、シフトレジスタ３３を介してシリアル転送されるシリアルデータｓ３８のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁

The ACK/NACK multiple memory 41d stores therein quadrature resources of an uplink control channel corresponding to ACK/NACK and information (bit streams) to be transmitted on the uplink control channel, in a table form, with respect to a downlink shared channel to be transmitted by downlink carrier elements input to the ACK/NACK multiplexing unit 41a.例文帳に追加

ＡＣＫ／ＮＡＣＫ多重記憶部４１ｄは、ＡＣＫ／ＮＡＣＫ多重部４１ａに入力される各下りリンクのキャリア要素で送信される下りリンク共用チャネルに対するＡＣＫ／ＮＡＣＫと対応する上りリンク制御チャネルの直交リソースと、上りリンク制御チャネルで送信する情報（ビット系列）を表の形で記憶している。 - 特許庁

To improve bit resolution without increasing a cost when acquiring to digitize an electric signal output from a radiation image detector in a radiation image reading method and system for reading a radiation image from the radiation image detector recording the radiation image by receiving irradiation of radiation carrying the radiation image.例文帳に追加

放射線画像を担持する放射線の照射を受けて放射線画像を記録する放射線画像検出器から上記放射線画像の読取りを行う放射線画像読取方法および装置において、放射線画像検出器から出力された電気信号をデジタル化して取得する場合に、コストアップを招くことなくビット分解能を向上させる。 - 特許庁

In an image encoding system for compressing input image signals comprising a plurality of color components, encoded data obtained by individually encoding the input image signals of the color components are multiplexed, in a bit stream, with parameters that indicate to which ones of the color components the respective encoded data correspond.例文帳に追加

複数の色成分からなる入力画像信号に対して圧縮処理を行う画像符号化方式において、それぞれの色成分の入力画像信号を独立に符号化処理を行うことにより得られる符号化データと、前記符号化データがどの色成分のものに対してのものであるかを示すパラメータとを、ビットストリームに多重する。 - 特許庁

The ferroelectric information storage medium having ferroelectric nanodots includes a substrate 10, a lower electrode 20 formed on the substrate 10, and the ferroelectric nanodots 32 formed on the lower electrode 20, wherein the ferroelectric nanodots 32 are separated from each other, and a plurality of the ferroelectric nanodots form a single bit region.例文帳に追加

強誘電体ナノドットを有する強誘電体情報記録媒体は、基板１０と、基板１０上に形成された下部電極２０と、下部電極２０上に形成された強誘電体ナノドット３２とを具備し、強誘電体ナノドット３２は、互いに離隔するように形成され、複数の強誘電体ナノドットが１つのビット領域を形成する。 - 特許庁

The ferroelectric memory device has a lower electrode 109, a capacitive insulating film 112 consisting of a ferroelectric film, and an upper electrode 113, which are sequentially formed on a first interlayer insulating film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferroelectric capacitors arranged in the word line direction and the bit line direction.例文帳に追加

強誘電体メモリ装置は、半導体基板１００上の第１の層間絶縁膜１０５の上に順次形成された下部電極１０９、強誘電体膜よりなる容量絶縁膜及１１２び上部電極１１３を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁