「Bit」に関連した英語例文の一覧と使い方(525ページ目) - Weblio英語例文検索

The address generator 13 operates in either a first operational mode for generating an address signal corresponding to all addresses of the memory 21, or a second operational mode for generating an address signal so as to form a series of data where each bit of an address input of the memory 21 takes 0 and 1 and different bits once has different signal states.例文帳に追加

アドレス生成器１３は、メモリ２１の全アドレスに対応するアドレス信号を生成する第１動作モードと、メモリ２１のアドレス入力の各ビットが、それぞれ、０と１の両状態をとり、かつ、異なるビット同士が一度は別の信号状態を持つような一連のデータとなるようにアドレス信号を生成する第２動作モードの何れかで動作する。 - 特許庁

A variable-length encoding unit 13 performs entropy coding on a value (NumCoeff) which is produced by subtracting "1" from the number of non-zero quantization coefficients among a plurality of quantization coefficients aligned in one dimension, and executes a symbol encoding step performing entropy coding and the like on 1-bit symbol (SIG) indicating whether a quantization coefficient arranged in one dimension is non-zero.例文帳に追加

可変長符号化部１３が、１次元に配列された複数の量子化係数の中で、非ゼロの量子化係数の個数から１を減じている値（ＮｕｍＣｏｅｆｆ）をエントロピー符号化するとともに、１次元に配列された量子化係数が非ゼロであるか否かを示す１ビットシンボル（ＳＩＧ）をエントロピー符号化するシンボル符号化ステップなどを実行する。 - 特許庁

An information beam having a prescribed special pattern wherein a margin of an S/N ratio per 1 dot is widened by dividing a plurality of optical elements of a spatial light modulating means into blocks consisting of a plurality of adjacent optical elements and assigning each block to each bit which constitutes data to perform light modulation is recorded in the hologram recording medium.例文帳に追加

ホログラム記録媒体に、空間光変調手段の複数の光学素子を互いに隣接する複数の光学素子からなるブロックに分割し、各ブロックをデータを構成する各ビットに割り当てて光変調することにより、１ドット当たりのＳ／Ｎのマージンを広くした所定の特殊パターンを有する情報光を記録しておく。 - 特許庁

A second electrode 26 is constituted by a conductive material of which work function is smaller than the first electrode, has a bottom to contact the upper surface of a relay wiring 67, and comprises a cylindrical region projecting vertically upward so as to penetrate a first interlayer insulation film 21, the first electrode (bit line BL), and a second interlayer insulation film 22.例文帳に追加

第２電極２６は第１電極よりも仕事関数が小さい導電性材料で構成されており、中継配線６７の上面に接触する底面を有し、第１層間絶縁膜２１、第１電極（ビット線ＢＬ）、及び第２層間絶縁膜２２を貫通して鉛直上方に突出してなる筒形状を示す領域を備える。 - 特許庁

The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加

半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力ＩＯバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびＧＮＤ電圧の急変によるノイズを低減させるように構成する。 - 特許庁

Correction is made for each of images G1 to Gk shown by A/D converted image data acquired by AE bracket shooting so that brightness of any image other than a first image whose exposure is the lowest coincides with brightness of the first image, and exposure adjustment processing is carried out by performing bit extension from m bits to n bits (n>m).例文帳に追加

ＡＥブラケット撮影により取得されたＡ／Ｄ変換後の画像データにより表される画像Ｇ１〜Ｇｋのそれぞれに対して、最も露出が低い第１の画像以外の他の画像の明るさを第１の画像の明るさに合わせるように補正するとともに、ｍビットからｎビット（ｎ＞ｍ）にビット拡張することにより露出調整処理を行う。 - 特許庁

The probability distribution function is converted to a compressed probability distribution function including compressed average value and/or distribution value expressed by an integer of β bit (β is smaller than α), and thereby, a memory capacity occupied by the compressed average value and/or distribution value becomes smaller than that of the uncompressed average value and/or distribution value.例文帳に追加

確率分布関数は、βビット（βはαより小さい）の整数で表される圧縮された平均値および／または分散値を有する圧縮された確率関数に変換されることにより、圧縮された平均値および／または分散値が占有するメモリ容量は、圧縮されていない平均値および／または分散値の場合よりも少なくなる。 - 特許庁

When a frequency drift is detected, a charge pump circuit 45 minimizes the value of a current supplied to an integrator 46 to make slow the control speed of a varicap control voltage controlling a local oscillator 26, so AFC can be performed even for the narrow-band and low-bit-rate satellite signal, and a data error in program reception can be suppressed.例文帳に追加

周波数ドリフトが検出されると、チャージポンプ回路４５が、積分器４６に供給する電流値を最小にして、局部発振器２６を制御するバリキャップ制御電圧の制御速度を低速にするので、狭帯域で、かつ、低ビットレートの衛星信号に対してもAFCを実行することが可能となり、番組受信中のデータエラーを抑制することができる。 - 特許庁

PN junction separation regions (regions 400) are formed in the region between the mutually adjacent bit lines 103, a region corresponding to the common source diffusion wiring 107, and the region between the region corresponding to the common source diffusion wiring 107 and the plurality of grooves 105 for element separation each, and the pn junction separation regions (regions 400) separate the mutually adjacent memory cells.例文帳に追加

また、互いに隣接するビット線１０３間の領域、かつ、共通ソース拡散配線１０７に対応する領域およびその領域と複数の素子分離用溝１０５との間の領域にＰＮ接合分離領域(領域４００)を夫々形成し、そのＰＮ接合分離領域(領域４００)により互いに隣接するメモリセル間を分離する。 - 特許庁

To provide a speech coding/decoding method and speech coding/decoding system which can improve transmission efficiency by suppressing the deterioration in regenerative speech quality while reducing the information to be distributed to algebraic code book information in order to solve the problem with the conventional bit rate reduction technique that the degradation in the regenerative speech quality is resulted.例文帳に追加

従来のビットレート削減手法は再生音声品質を低下させてしまうという問題点があったが、本発明は、代数的符号帳情報に分配される情報を削減しつつ、再生音声品質の劣化を極力抑え、伝送効率を向上できる音声符号化／復号化方法及び音声符号化／復号化装置を提供する。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

The transmitting side of this digital transmission system includes a data attaching part 170 for converting variable bit input data string into a data string XA being the prescribed number of bits, an encoder 100 for encoding the data string XA, an encoder 110 for encoding interleaved data string XA', and puncturing parts 130 and 140 for puncturing outputs of the encoders 100 and 110.例文帳に追加

デジタル伝送システムの送信側は、可変ビットの入力データ列を所定のビット数のデータ列ＸＡに変換するためのデータ付加部１７０、データ列ＸＡを符号化する符号器１００、インターリーブ後のデータ列ＸＡ´を符号化する符号器１１０、符号器１００，１１０の出力をパンクチャリングするパンクチャ部１３０および１４０を含む。 - 特許庁

The nonvolatile memory 100 comprises a gate insulation layer 22 provided on the channel region of a semiconductor layer 10, a gate conductive layer 14 provided on the gate insulation layer 22, first conductivity type first and second impurity regions 24 and 34 provided on the semiconductor layer 10 to sandwich the gate conductive layer 14, and a bit conductive layer 80.例文帳に追加

不揮発性記憶装置１００は、半導体層１０のチャネル領域上に設けられ、ゲート絶縁層２２と、ゲート絶縁層２２上に設けられたゲート導電層１４と、ゲート導電層１４を挟むように半導体層１０に設けられた第１導電型の第１および第２不純物領域２４，３４と、ビット導電層８０とを含む。 - 特許庁

To provide a program storage medium capable of obtaining an image high in quality by reducing the information quantity of a bit map image held in a document, quickly and efficiently executing a layout work and changing reading resolution to the optimum one in accordance with a changed size even when a printing output size is changed at the time of printing.例文帳に追加

ドキュメント内に保持するビットマップイメージ画像の情報量を削減してレイアウト作業を迅速かつ効率的に行うとともに、印刷の際に印刷出力サイズが変更されても変更されたサイズに応じて読込取解像度を最適なものに変更できるためより高品質の画像が得られるプログラム記憶媒体を提供すること。 - 特許庁

Position information of bits for which error correction is applied by an error correction circuit after bit interleave decoding is obtained, and when the position information is decided to be that arranged in adjacent bits in the propagation line, it is discriminated that effective error correction is executed for burst errors and transmission of an alarm output for channel switching is blocked.例文帳に追加

ビットインターリーブ復号後の誤り訂正回路から誤り訂正を実行したビットの位置情報を得て、その位置情報が伝搬路で隣接するビットに配列されていたものであると判定されるときには、バースト誤りに対して有効な誤り訂正が実行されているものとして、回線切換のための警報出力が送出されないように阻止する。 - 特許庁

When shifting to the power saving mode, a CPU 110 of the MFP compatible with a vector data format transmits, to another MFP connected through a network 105, both image data with a vector data format stored in a hard disk 103 and image data with a bit map format generated by converting the image data with the vector data format.例文帳に追加

ベクトルデータフォーマット対応ＭＦＰのＣＰＵ１１０は、省電力状態へ移行する際、ネットワーク１０５を介して接続されている他のＭＦＰに対して、ハードディスク１０３に記憶されるベクトルデータフォーマットの画像データ及び該ベクトルデータフォーマットの画像データを変換処理して生成されたビットマップフォーマットの画像データの双方を送信する。 - 特許庁

A code word 11 for goniometry shown by the slits arranged to the disk along the peripheral direction thereof includes a code word 18 for angle data comprising seven angle data bits 12 showing angle data, eight inspection bits 14 detecting the reading error of the angle data bits to correct the same, and one parity check bit 16 further detecting the reading error.例文帳に追加

ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語１１は、角度情報を表わす７ビットの角度情報ビット１２、角度情報ビットの読み誤りを検出して訂正する８ビットの検査ビット１４、及び、さらに読み誤りを検出する１ビットのパリティチェックビット１６からなる角度情報用符号語１８を含む。 - 特許庁

A search machine 14 is able to register a 48 bit retrieval key and accessory information 1 byte in one entry, and the retrieval instruction of 48 bits from a CPU 11 is carried out by writing a search key in a command area 141, and the accessory information 1 byte of the matched entry as the full-match retrieval is outputted to a result area 142.例文帳に追加

サーチマシン１４は１エントリに対して４８ビットの検索キー及び付帯情報１バイトの登録が可能であり、ＣＰＵ１１からの４８ビットの検索指示がコマンド領域１４１に対してサーチキーを書込むことで行われ、フルマッチ検索した結果、一致したエントリの付帯情報１バイトを結果領域１４２へ出力する。 - 特許庁

The transmitter includes a puncturing part (20) for puncturing two continuous bits over two code sequences with respect to the successively generated code sequences, based on an information sequence; and a modulation mapping part (30) for performing mapping for modulation, with respect to a bit string which is obtained by puncturing by the puncturing part (20).例文帳に追加

本発明にかかる送信装置は、情報系列に基づいて順次生成される符号系列に対して、２つの符号系列に跨った連続する２ビットをパンクチャリングするパンクチャリング部（２０）と、パンクチャリング部（２０）がパンクチャリングを実行して得られたビット列に対して変調のためのマッピングを行う変調マッピング部（３０）と、を備える。 - 特許庁

To provide a comfortable impact tool having low noise by reducing collision noise of an anvil and a spindle when fastening a screw or a bolt, in the impact tool for fastening the screw or the bolt by imparting rotary impact force to a distal end tool such as a bit or a socket by a motor of electricity or air, etc.例文帳に追加

本発明の目的は、電気や空気などのモータによりビットやソケットなどの先端工具に回転打撃力を与えて、ねじあるいはボルトを締付けるためのインパクト工具において、ねじあるいはボルト締付け時のアンビルととスピンドルの衝突音を低減させることにより、低騒音で快適な工具を得ることを目的とするものである。 - 特許庁

To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加

ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁

An automatic sensing circuit 4 discriminates whether the HDTV signal complies with the 1035 video signal format or the 1080 video signal format on the basis of the length of a period when a blanking period identification bit included in a video timing reference SAV signal and a video timing reference EAV signal included in the HDTV video signal (a) is logical 1.例文帳に追加

自動検知回路４はＨＤＴＶ映像信号ａ中の映像タイミング基準ＳＡＶ信号および映像タイミング基準ＥＡＶ信号に含まれているブランキング期間識別ビットが“１”である期間の長さによって、ＨＤＴＶ映像信号ａが1035映像信号フォーマットであるか1080映像信号フォーマットであるかを判断する。 - 特許庁

This device records an information signal for a magneto-optical disk by an optical pickup part 21 under control of an optical disk control part 22, and records the information signal for a writable/readable magneto-optical disk with magnetic inductive super resolution, and records for a readable or only once writable optical disk so that the shortest bit length becomes longer.例文帳に追加

光磁気ディスクに対して、光ディスク制御部２２の制御の下に、光学ピックアップ部２１により情報信号を記録するもので、書き込み及び読み出しが可能な光磁気ディスクに対しては、磁気誘導超解像度で情報信号を記録し、読み出し又は一度だけ書き込み可能な光ディスクに対しては、最短ピット長が長くなるように記録する。 - 特許庁

The gate electrode of the transistor constitutes the word line by being disposed; extended over the gate insulating film, the bit line insulating film, the same insulating film as the gate insulating film; and the gate protecting insulating film, and is connected with a MOS type diode composed of the gate electrode, gate protecting insulating film, and substrate.例文帳に追加

トランジスタのゲート電極は、ゲート絶縁膜上、ビット線絶縁膜上、ゲート絶縁膜と同一の絶縁膜上およびゲート保護用絶縁膜上に跨るように延伸して配置されることによってワード線を構成するとともに、ゲート電極、ゲート保護用絶縁膜および基板とによって構成されるＭＯＳ型ダイオードと接続されている。 - 特許庁

To provide an error correction processing apparatus and an error correction processing method capable of improving an error correction rate by combining both characteristics of an LDPC (Low Density Parity Check) code and an error correction code when performing correction processing of an information bit string provided with an error correction code at the outside of the LDPC code.例文帳に追加

この発明は、ＬＤＰＣ符号の外側に誤り訂正符号を備えた情報ビット列に誤り訂正処理を施す際、ＬＤＰＣ符号と誤り訂正符号との双方の特徴を組み合わせて誤り訂正率を向上させるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁

A lead gate 1 of a DRAM core cell, comprises N-channel MOS transistors 61, 63 whose gates are connected to bit lines BL, /BL via nodes N1, N2 respectively, and N-channel MOS transistors 2, 3 whose gates receive a row selection signal CSLR.例文帳に追加

ＤＲＡＭコアセルのリードゲート１は、各々のゲートがそれぞれノードＮ１，Ｎ２を介してビット線ＢＬ，／ＢＬに接続されるＮチャネルＭＯＳトランジスタ６１，６３と、各々のゲートがともに列選択信号ＣＳＬＲを受けるＮチャネルＭＯＳトランジスタ２，３とを含み、ＭＯＳトランジスタ２，３のゲート酸化膜はＭＯＳトランジスタ６１，６３のゲート酸化膜よりも薄い。 - 特許庁

The ferrodielectric material memory device comprises a lower electrode 109, a capacitance insulation film 112 consisting of a ferrodielectric material film and an upper electrode 113 which are sequentially formed on a first interlayer insulation film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferrodielectric material capacitors allocated in the word line direction and bit line direction.例文帳に追加

強誘電体メモリ装置は、半導体基板１００上の第１の層間絶縁膜１０５の上に順次形成された下部電極１０９、強誘電体膜よりなる容量絶縁膜及１１２び上部電極１１３を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁

In a semiconductor substrate having a limited active region where a first portion for forming a gate electrode and a second portion for forming a bit line contact and a third portion for forming a storage node contact of a capacitor are included, a mask pattern which covers a top surface of the semiconductor substrate so that only the first and the second portions are exposed is used.例文帳に追加

ゲート電極を形成するための第１部分と、ビットラインコンタクトを形成するための第２部分と、キャパシタのストレージノードコンタクトを形成するための第３部分とを含む活性領域が限定された半導体基板において、前記第１及び第２部分のみを露出させるように前記半導体基板の上面を覆うマスクパターンを用いる。 - 特許庁

A user operates the operating panel 112 to switch the print mode from storage print mode to BOX print mode and when a series of processing of rendering and storage is ended for all PDL data, bit map data stored in the area 205 for storing storage print data is transferred to the area 206 for storing BOX print data where it is stored as BOX data.例文帳に追加

ユーザが操作パネル１１２を操作して印刷モードを蓄積印刷モードからＢＯＸ印刷モードへ切替え、ＰＤＬデータの全てに対してレンダリング及び蓄積の一連の処理が終了すると、蓄積印刷データ格納エリア２０５に蓄積されたビットマップデータをＢＯＸ印刷データ格納エリア２０６へ転送し、ＢＯＸデータとして保存する。 - 特許庁

The column reset circuit 60 comprises operational amplifiers 41, 42 and low-pass filters 31, 32, and each of the operational amplifiers 41, 42 comprises a first input part connected to the column bit line 118, a second input part connected to a reset signal generator for generating a reset signal during a reset cycle, and an output part selectively connected to the column reset line 158.例文帳に追加

列リセット回路６０は、演算増幅器４１、４２と、ローパスフィルタ３１、３２とを備え、演算増幅器４１、４２が、列ビットライン１１８に接続された第１の入力部と、リセットサイクル中にリセット信号を生成するリセット信号生成器に接続された第２の入力部と、列リセットライン１５８に選択的に接続される出力部とを備える。 - 特許庁

The washing port 20 is opened toward a rotation space part 29 held on the rotation side in the opposite direction of a casing side engaging part 22, for allowing the casing side engaging part 22 to be rotated in the opposite direction of one direction X to a bit side engaging part 21 and detached, and is capable of discharging washing water to the rotation space part 29.例文帳に追加

洗浄口２０は、ケーシング側係合部２２をビット側係合部２１に対して一方向Ｘとは逆方向に回転させて取り外すことを可能にする、ケーシング側係合部２２の逆方向への回転側に保持された回転スペース部２９に向けて開口して、回転スペース部２９に洗浄水を吐出できるようになっている。 - 特許庁

This parallel bit test method of the semiconductor memory device comprises a step of writing data in each of many memory cells in the semiconductor memory device, a step of reading the data from each of many memory cells, a step of testing the data from each of many memory cells for a first test mode, and a step of testing the data from each of many memory cells for a second test mode.例文帳に追加

半導体メモリ装置の並列ビットテスト方法は、半導体メモリ装置の多数のメモリセルのそれぞれにデータを書き込む段階と、多数のメモリセルのそれぞれからデータを読み出す段階と、第１のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、第２のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、を含む。 - 特許庁

The magnetic memory has a magnetic resistance element 3 including a free magnetic layer 14, a word line 1 extended in an x-axial direction which is aslant to an easy axis of the free magnetic layer 14, a bit line 2 extended in a y-axial direction, and a write circuit (not illustrated) for writing data in the free magnetic layer by the toggle write method.例文帳に追加

本発明による磁性メモリは，自由磁性層１４を含む磁気抵抗素子３と，自由磁性層１４の容易軸に対して斜めであるｘ軸方向に延設されているワード線１と，ｙ軸方向に延設されているビット線２と，トグル書き込み方式によって自由磁性層にデータを書き込む書き込み回路（図示されない）とを備えている。 - 特許庁

This pipeline A/D converter is composed of serially connected plural pipeline stages, and a one-bit A/D converter and a reference voltage generating means is provided for detecting the gain error of each of pipeline stages and correcting the gain error by controlling a reference voltage supplied to the pipeline stage on the basis of this gain error.例文帳に追加

パイプラインＡ／Ｄ変換器において、直列接続された複数段のパイプラインステージ及び１ビットＡ／Ｄ変換器から構成されるパイプラインＡ／Ｄ変換器と、各パイプラインステージのゲインエラーを検出し、このゲインエラーに基づきパイプラインステージに供給される基準電圧を制御してゲインエラーを補正する基準電圧生成手段とを設ける。 - 特許庁

In a data processing apparatus for processing coded data of a codestream resulting from performing wavelet transform on input data into a plurality of coefficients, generating an embedded codestream with respect to the coefficients and performing binary entropy coding on the embedded codestream, the data processing apparatus comprises a means for analyzing the codestream and resetting an entropy coder for the next bit plane.例文帳に追加

入力データを複数の係数にウェーブレット変換し、該係数に対して埋め込み符号ストリームを生成し、該埋め込み符号ストリームをバイナリエントロピー符号化することで得られる符号ストリームの符号化データを処理するデータ処理装置において、符号ストリームを分析し、エントロピー符号器を次のビットプレーンのためにリセットする手段を設ける。 - 特許庁

Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.例文帳に追加

このように同一周期でデューティ比の異なる２種類のビット列を、シフトレジスタ３３を介してシリアル転送されるシリアルデータｓ３８のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁

Furthermore, when a defective block requiring a new replacement block is found while recording or reproducing data when spare area is full, the LRC bit is set in the SDL entry along with the location information of the defective block so as to indicate that the corresponding SDL entry is made when the spare area is full.例文帳に追加

スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットがＳＤＬエントリに設定される。 - 特許庁

The fault that the content of the ID bit after noise superimposition happens to correspond to the another data ID, hardly causes by defining the contents and switching sequence of the data ID so that ID switching may not exist which a pair of bits showing the change of level in the opposite direction does not occur, and the influence of noise can be effectively eliminated.例文帳に追加

そこで、逆方向レベル変化を示すビット対が生じないＩＤ切り替えが存在しないように、データＩＤの内容と切り替えシーケンスを定めておくことにより、ノイズ重畳後のＩＤビットの内容が偶然別のデータＩＤに一致する不具合が極めて生じにくくなり、ノイズの影響を効果的に排除することができる。 - 特許庁

Data signals being delivered from a latch circuit 12 having latch circuits each storing a line of data signals in five stages to a drive circuit 16 in order to light each light emitting part are selected by a select circuit 15 depending on a 9 bit correction data signal stored for each light emitting part in a Y position correction data storing circuit 13.例文帳に追加

１ライン分のデータ信号を格納されるラッチ回路を５段備えたラッチ回路１２より、各発光部を点灯させるためにドライブ回路１６に出力されるデータ信号が、Ｙ位置補正データ記憶回路１３に格納された各発光部毎に９ビットの補正データ信号に応じて、選択回路１５によって選択される。 - 特許庁

The data determined in advance is outputted when data is not written in the address specified by the memory 1 by passing or not passing the data outputted (read) from the memory 1 for which the address is specified per bit constituting data in accordance with outputs of the write condition output parts 2 selected by the selector 3 by a plurality of gates 4.例文帳に追加

複数のゲート４により、アドレスが指定されてメモリ１より出力した（読み出した）データをセレクタ３により選択された書き込み状態出力部２の出力に応じてデータを構成するビット毎に通過させたり通過させないようにしてメモリ１の指定したアドレスにデータが書き込まれていないときには予め定めたデータを出力するようにする。 - 特許庁

Each of a control quantum circuit (100) and a target quantum bit circuit (200) comprises quantum box electrodes (101, 201) composed of a superconductor, counter electrodes (102, 202) coupled by sandwiching the quantum box electrodes and tunnel barriers (104, 204), and gate electrodes (103, 203) coupled via the quantum box electrodes and gate capacities (105, 205).例文帳に追加

制御量子ビット回路（１００）及び標的量子ビット回路（２００）の各々は、超伝導体で構成された量子箱電極（１０１，２０１）と、この量子箱電極とトンネルバリア（１０４，２０４）を挟んで結合された対向電極（１０２，２０２）と、量子箱電極とゲート容量（１０５，２０５）を介して結合したゲート電極（１０３，２０３）とから構成されている。 - 特許庁

The liquid crystal driver device and the liquid crystal display device are constituted so as to reduce the vertical size of an area occupied by gradations voltage signal lines by sharing redundant MOS transistors and wiring between adjoining gradation voltage signal lines, in decoding areas of higher order bits A, B except a lower order bit C in a decoder part 20 corresponding to a truth table.例文帳に追加

真理値表に対応するデコーダ部２０の最下位ビットＣを除く上位ビットＡ，Ｂのデコード領域において、隣接する階調電圧信号線の間の冗長なＭＯＳトランジスタ及び配線を共通化させた構成により、階調電圧信号線の占める領域の縦方向のサイズを縮小させる液晶ドライバ装置及び液晶表示装置。 - 特許庁

To provide a recorder which can reliably record a reserved program on an optical disk with the reserved program and a bit rate set therein in a desired image quality when a recording medium with a program different from the reserved program set therein is loaded in the recorder or even when a recording medium is not loaded, and to provide a recording method.例文帳に追加

記録装置に予約した番組と異なる番組が設定された記録媒体が装填されている場合及び記録媒体が装填されていない場合でも、予約した番組及びビットレートを設定した光ディスクに、予約した番組を所望の画質で確実に記録することができる記録装置及び記録方法を提供する。 - 特許庁

A main storage management part which specifies and allocates different blocks in order at requests for the allocation of the mains storage area retrieves a management table corresponding to a specified block at a request to obtain a usable page position and areas for a necessary number of pages, and updates the states of each bit of the pages in the corresponding management table.例文帳に追加

主記憶領域の割当て要求に対し順次異なるブロックを指定して割当てを行う主記憶管理部は，要求に応じて指定されたブロックに対応する管理テーブルを検索して，使用可能なページ位置と，必要ページ数分の領域を獲得して，該当する管理テーブルのぺージの各ビットの状態を更新するよう構成する。 - 特許庁

The recordable time calculator 1 stores a 'fluctuation' (a difference between a data quantity of a compression processing result predicted from a predetermined standard bit rate and a data quantity of an actual compression processing result) whose production is estimated at the compression processing and a prediction error 32 reflecting a size of a recording disabled area on a recording medium as calculation parameters.例文帳に追加

記録可能時間算出装置１は、計算用パラメータとして、圧縮処理時に発生が予測される「揺らぎ」（予め定められた標準のビットレートから予想される圧縮処理結果のデータ量と実際の圧縮処理結果データ量との差）と、記録媒体上の記録不能エリアのサイズとを反映した値である予測誤差値３２を保持している。 - 特許庁