「Bit」に関連した英語例文の一覧と使い方(525ページ目) - Weblio英語例文検索

PN junction separation regions (regions 400) are formed in the region between the mutually adjacent bit lines 103, a region corresponding to the common source diffusion wiring 107, and the region between the region corresponding to the common source diffusion wiring 107 and the plurality of grooves 105 for element separation each, and the pn junction separation regions (regions 400) separate the mutually adjacent memory cells.例文帳に追加

また、互いに隣接するビット線１０３間の領域、かつ、共通ソース拡散配線１０７に対応する領域およびその領域と複数の素子分離用溝１０５との間の領域にＰＮ接合分離領域(領域４００)を夫々形成し、そのＰＮ接合分離領域(領域４００)により互いに隣接するメモリセル間を分離する。 - 特許庁

To provide a speech coding/decoding method and speech coding/decoding system which can improve transmission efficiency by suppressing the deterioration in regenerative speech quality while reducing the information to be distributed to algebraic code book information in order to solve the problem with the conventional bit rate reduction technique that the degradation in the regenerative speech quality is resulted.例文帳に追加

従来のビットレート削減手法は再生音声品質を低下させてしまうという問題点があったが、本発明は、代数的符号帳情報に分配される情報を削減しつつ、再生音声品質の劣化を極力抑え、伝送効率を向上できる音声符号化／復号化方法及び音声符号化／復号化装置を提供する。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

A code word 11 for goniometry shown by the slits arranged to the disk along the peripheral direction thereof includes a code word 18 for angle data comprising seven angle data bits 12 showing angle data, eight inspection bits 14 detecting the reading error of the angle data bits to correct the same, and one parity check bit 16 further detecting the reading error.例文帳に追加

ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語１１は、角度情報を表わす７ビットの角度情報ビット１２、角度情報ビットの読み誤りを検出して訂正する８ビットの検査ビット１４、及び、さらに読み誤りを検出する１ビットのパリティチェックビット１６からなる角度情報用符号語１８を含む。 - 特許庁

A search machine 14 is able to register a 48 bit retrieval key and accessory information 1 byte in one entry, and the retrieval instruction of 48 bits from a CPU 11 is carried out by writing a search key in a command area 141, and the accessory information 1 byte of the matched entry as the full-match retrieval is outputted to a result area 142.例文帳に追加

サーチマシン１４は１エントリに対して４８ビットの検索キー及び付帯情報１バイトの登録が可能であり、ＣＰＵ１１からの４８ビットの検索指示がコマンド領域１４１に対してサーチキーを書込むことで行われ、フルマッチ検索した結果、一致したエントリの付帯情報１バイトを結果領域１４２へ出力する。 - 特許庁

The transmitter includes a puncturing part (20) for puncturing two continuous bits over two code sequences with respect to the successively generated code sequences, based on an information sequence; and a modulation mapping part (30) for performing mapping for modulation, with respect to a bit string which is obtained by puncturing by the puncturing part (20).例文帳に追加

本発明にかかる送信装置は、情報系列に基づいて順次生成される符号系列に対して、２つの符号系列に跨った連続する２ビットをパンクチャリングするパンクチャリング部（２０）と、パンクチャリング部（２０）がパンクチャリングを実行して得られたビット列に対して変調のためのマッピングを行う変調マッピング部（３０）と、を備える。 - 特許庁

To provide a comfortable impact tool having low noise by reducing collision noise of an anvil and a spindle when fastening a screw or a bolt, in the impact tool for fastening the screw or the bolt by imparting rotary impact force to a distal end tool such as a bit or a socket by a motor of electricity or air, etc.例文帳に追加

本発明の目的は、電気や空気などのモータによりビットやソケットなどの先端工具に回転打撃力を与えて、ねじあるいはボルトを締付けるためのインパクト工具において、ねじあるいはボルト締付け時のアンビルととスピンドルの衝突音を低減させることにより、低騒音で快適な工具を得ることを目的とするものである。 - 特許庁

To realize a semiconductor integrated circuit incorporating a memory circuit such a RAM in which defective address information can be easily written even in a state in which a chip is sealed in a package, further, incorporated in a board and a module, and a defective bit of a memory circuit is saved and yield rate is improved.例文帳に追加

ＲＡＭのようなメモリ回路を内蔵した半導体集積回路において、チップをパッケージに封入しさらにボードやモジュールなどに実装した状態でも容易に欠陥アドレス情報を書き込むことができ、それによってメモリ回路の不良ビットを救済して歩留まりの向上を図ることができる半導体集積回路を実現する。 - 特許庁

An automatic sensing circuit 4 discriminates whether the HDTV signal complies with the 1035 video signal format or the 1080 video signal format on the basis of the length of a period when a blanking period identification bit included in a video timing reference SAV signal and a video timing reference EAV signal included in the HDTV video signal (a) is logical 1.例文帳に追加

自動検知回路４はＨＤＴＶ映像信号ａ中の映像タイミング基準ＳＡＶ信号および映像タイミング基準ＥＡＶ信号に含まれているブランキング期間識別ビットが“１”である期間の長さによって、ＨＤＴＶ映像信号ａが1035映像信号フォーマットであるか1080映像信号フォーマットであるかを判断する。 - 特許庁

This device records an information signal for a magneto-optical disk by an optical pickup part 21 under control of an optical disk control part 22, and records the information signal for a writable/readable magneto-optical disk with magnetic inductive super resolution, and records for a readable or only once writable optical disk so that the shortest bit length becomes longer.例文帳に追加

光磁気ディスクに対して、光ディスク制御部２２の制御の下に、光学ピックアップ部２１により情報信号を記録するもので、書き込み及び読み出しが可能な光磁気ディスクに対しては、磁気誘導超解像度で情報信号を記録し、読み出し又は一度だけ書き込み可能な光ディスクに対しては、最短ピット長が長くなるように記録する。 - 特許庁

The gate electrode of the transistor constitutes the word line by being disposed; extended over the gate insulating film, the bit line insulating film, the same insulating film as the gate insulating film; and the gate protecting insulating film, and is connected with a MOS type diode composed of the gate electrode, gate protecting insulating film, and substrate.例文帳に追加

トランジスタのゲート電極は、ゲート絶縁膜上、ビット線絶縁膜上、ゲート絶縁膜と同一の絶縁膜上およびゲート保護用絶縁膜上に跨るように延伸して配置されることによってワード線を構成するとともに、ゲート電極、ゲート保護用絶縁膜および基板とによって構成されるＭＯＳ型ダイオードと接続されている。 - 特許庁

To disclose a technology for amplifying the sensing voltage level of cell data by utilizing a CMOS threshold voltage reference especially in a main bit line and deciding the cell data at the time of application of a reference timing strobe on a basis of a time axis, regarding a nonvolatile ferroelectric memory device having a timing reference control function and a method for controlling the same.例文帳に追加

本発明はタイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法に関し、特にメインビットラインにおいてＣＭＯＳしきい値電圧レファレンスを利用してセルデータのセンシング電圧レベルを増幅し、時間軸を基準にレファレンスタイミングストローブの印加時点でセルデータを判定することができるようにする技術を開示する。 - 特許庁

To provide an error correction processing apparatus and an error correction processing method capable of improving an error correction rate by combining both characteristics of an LDPC (Low Density Parity Check) code and an error correction code when performing correction processing of an information bit string provided with an error correction code at the outside of the LDPC code.例文帳に追加

この発明は、ＬＤＰＣ符号の外側に誤り訂正符号を備えた情報ビット列に誤り訂正処理を施す際、ＬＤＰＣ符号と誤り訂正符号との双方の特徴を組み合わせて誤り訂正率を向上させるようにした誤り訂正処理装置及び誤り訂正処理方法を提供することを目的としている。 - 特許庁

A lead gate 1 of a DRAM core cell, comprises N-channel MOS transistors 61, 63 whose gates are connected to bit lines BL, /BL via nodes N1, N2 respectively, and N-channel MOS transistors 2, 3 whose gates receive a row selection signal CSLR.例文帳に追加

ＤＲＡＭコアセルのリードゲート１は、各々のゲートがそれぞれノードＮ１，Ｎ２を介してビット線ＢＬ，／ＢＬに接続されるＮチャネルＭＯＳトランジスタ６１，６３と、各々のゲートがともに列選択信号ＣＳＬＲを受けるＮチャネルＭＯＳトランジスタ２，３とを含み、ＭＯＳトランジスタ２，３のゲート酸化膜はＭＯＳトランジスタ６１，６３のゲート酸化膜よりも薄い。 - 特許庁

The ferrodielectric material memory device comprises a lower electrode 109, a capacitance insulation film 112 consisting of a ferrodielectric material film and an upper electrode 113 which are sequentially formed on a first interlayer insulation film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferrodielectric material capacitors allocated in the word line direction and bit line direction.例文帳に追加

強誘電体メモリ装置は、半導体基板１００上の第１の層間絶縁膜１０５の上に順次形成された下部電極１０９、強誘電体膜よりなる容量絶縁膜及１１２び上部電極１１３を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁

In a semiconductor substrate having a limited active region where a first portion for forming a gate electrode and a second portion for forming a bit line contact and a third portion for forming a storage node contact of a capacitor are included, a mask pattern which covers a top surface of the semiconductor substrate so that only the first and the second portions are exposed is used.例文帳に追加

ゲート電極を形成するための第１部分と、ビットラインコンタクトを形成するための第２部分と、キャパシタのストレージノードコンタクトを形成するための第３部分とを含む活性領域が限定された半導体基板において、前記第１及び第２部分のみを露出させるように前記半導体基板の上面を覆うマスクパターンを用いる。 - 特許庁

A user operates the operating panel 112 to switch the print mode from storage print mode to BOX print mode and when a series of processing of rendering and storage is ended for all PDL data, bit map data stored in the area 205 for storing storage print data is transferred to the area 206 for storing BOX print data where it is stored as BOX data.例文帳に追加

ユーザが操作パネル１１２を操作して印刷モードを蓄積印刷モードからＢＯＸ印刷モードへ切替え、ＰＤＬデータの全てに対してレンダリング及び蓄積の一連の処理が終了すると、蓄積印刷データ格納エリア２０５に蓄積されたビットマップデータをＢＯＸ印刷データ格納エリア２０６へ転送し、ＢＯＸデータとして保存する。 - 特許庁

The column reset circuit 60 comprises operational amplifiers 41, 42 and low-pass filters 31, 32, and each of the operational amplifiers 41, 42 comprises a first input part connected to the column bit line 118, a second input part connected to a reset signal generator for generating a reset signal during a reset cycle, and an output part selectively connected to the column reset line 158.例文帳に追加

列リセット回路６０は、演算増幅器４１、４２と、ローパスフィルタ３１、３２とを備え、演算増幅器４１、４２が、列ビットライン１１８に接続された第１の入力部と、リセットサイクル中にリセット信号を生成するリセット信号生成器に接続された第２の入力部と、列リセットライン１５８に選択的に接続される出力部とを備える。 - 特許庁

The washing port 20 is opened toward a rotation space part 29 held on the rotation side in the opposite direction of a casing side engaging part 22, for allowing the casing side engaging part 22 to be rotated in the opposite direction of one direction X to a bit side engaging part 21 and detached, and is capable of discharging washing water to the rotation space part 29.例文帳に追加

洗浄口２０は、ケーシング側係合部２２をビット側係合部２１に対して一方向Ｘとは逆方向に回転させて取り外すことを可能にする、ケーシング側係合部２２の逆方向への回転側に保持された回転スペース部２９に向けて開口して、回転スペース部２９に洗浄水を吐出できるようになっている。 - 特許庁

This parallel bit test method of the semiconductor memory device comprises a step of writing data in each of many memory cells in the semiconductor memory device, a step of reading the data from each of many memory cells, a step of testing the data from each of many memory cells for a first test mode, and a step of testing the data from each of many memory cells for a second test mode.例文帳に追加

半導体メモリ装置の並列ビットテスト方法は、半導体メモリ装置の多数のメモリセルのそれぞれにデータを書き込む段階と、多数のメモリセルのそれぞれからデータを読み出す段階と、第１のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、第２のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、を含む。 - 特許庁

The magnetic memory has a magnetic resistance element 3 including a free magnetic layer 14, a word line 1 extended in an x-axial direction which is aslant to an easy axis of the free magnetic layer 14, a bit line 2 extended in a y-axial direction, and a write circuit (not illustrated) for writing data in the free magnetic layer by the toggle write method.例文帳に追加

本発明による磁性メモリは，自由磁性層１４を含む磁気抵抗素子３と，自由磁性層１４の容易軸に対して斜めであるｘ軸方向に延設されているワード線１と，ｙ軸方向に延設されているビット線２と，トグル書き込み方式によって自由磁性層にデータを書き込む書き込み回路（図示されない）とを備えている。 - 特許庁

This pipeline A/D converter is composed of serially connected plural pipeline stages, and a one-bit A/D converter and a reference voltage generating means is provided for detecting the gain error of each of pipeline stages and correcting the gain error by controlling a reference voltage supplied to the pipeline stage on the basis of this gain error.例文帳に追加

パイプラインＡ／Ｄ変換器において、直列接続された複数段のパイプラインステージ及び１ビットＡ／Ｄ変換器から構成されるパイプラインＡ／Ｄ変換器と、各パイプラインステージのゲインエラーを検出し、このゲインエラーに基づきパイプラインステージに供給される基準電圧を制御してゲインエラーを補正する基準電圧生成手段とを設ける。 - 特許庁

Using this index, every time when one character is inputted, extraction is performed by returning a bit map of a length according to the kind of characters storing the data number of data having characters inputted so far from the head and characters which are possible next retrieval candidates as the next candidate character information to finally extract narrowed intended keyword data.例文帳に追加

このインデクスを使用して、１文字入力される毎に、それまで入力された文字を先頭から持つデータのデータ件数と、次に検索候補となる文字を次候補文字情報として格納する文字の種類に応じた長さのビットマップを返却することにより抽出し、最終的に絞り込まれた目的とするキーワードデータを抽出する。 - 特許庁

When a parallel multiplex transmission line 502 is interrupted and a node 402 detects interruption of an optical input at its input terminal 508 and informs a selector 510 and a management packet insertion section 511 about the interruption of the optical input, the selector 510 sets a loopback and the management packet insertion section 511 outputs a packet, in which a fault occurrence indication bit is set.例文帳に追加

並列多重伝送路５０２が切断された場合、ノード４０２の入力端５０８が光入力断を検知し、セレクタ５１０と管理パケット挿入部５１１に光入力断を通知すると、セレクタ５１０は、ループバックを設定し、管理パケット挿入部５１１は、障害発生表示ビットをＯＮにしたパケットを出力する。 - 特許庁

To reduce an interference by an electromotive force generated among the approximated wires of a core/peripheral circuit in the case that a bit line and a write word line of the memory cell are arranged approximately for reduction of the write current in the MRAM using the TMR effect.例文帳に追加

本発明は、ＴＭＲ効果を利用したＭＲＡＭにおいて、書き込み電流の低減のためにメモリセル部のビット線と書き込みワード線とを近接させて配置するようにした場合に、コア・周辺回路部の近接した配線間で発生する起電力による干渉を低減できるようにすることを最も主要な特徴としている。 - 特許庁

The bit line precharge voltage generator is provided with a precharge voltage generating circuit 4200 which generates the first voltage and supplies the voltage to the precharge circuits, a first capacitor 200, a charging means 201 which charges the first capacitor and transfer gate circuits (202, 203 and 204) which control the connection/disconnection of the first capacitor and the precharge circuits.例文帳に追加

ビット線プリチャージ電圧発生装置は、第１の電圧を発生してプリチャージ回路に供給するプリチャージ電圧発生回路４２００と、第１のキャパシタ２００と、第１のキャパシタを充電する充電手段２０１と、第１のキャパシタとプリチャージ回路との接続・切断を制御するトランスファーゲート回路（２０２、２０３、２０４）とを具備する。 - 特許庁

In this case, it is desirable that the overlap quantity be determined, on the basis of at least one of a prescribed capacity being the maximum file capacity of the moving image file to be acquired by division, the maximum bit rate of the moving image file to be acquired by division, and a relation between the file capacity of the moving image file at the origin of conversion and a prescribed capacity.例文帳に追加

その際、例えば、分割により取得される動画像ファイルの最大ファイル容量である所定容量、分割により取得される動画像ファイルの最大ビットレート、および変換元の動画像ファイルのファイル容量と所定容量との関係のうちの少なくとも１つに基づいて、オーバーラップさせる量を決定することが好ましい。 - 特許庁

That is, a micro processor 1 receives a signal from an ignition and extinguishment switch 5, controls opening and closing of a solenoid valve 11, 12, or 16 according to an ignition/extinguishment program stored in a storage device 3 via an input and output device 4, and delays a little bit the supply stop of the auxiliary fuel gas by the delay means to prevent backfire in the extinguishment.例文帳に追加

即ち、バーナー１５の点火・消火は、点火消火スイッチ５からの信号を受けてマイクロプロセッサ１が記憶装置３に記憶された点火・消火プログラムに従い入出力装置４を介して電磁弁１１、１２または１６を開閉制御し、消火の際は逆火防止のため、遅延手段により助燃ガスの供給停止を少し遅らせる。 - 特許庁

The motion estimation method using adaptive mode decision according to the present invention includes minimizing an entire encoding amount, regardless of the level of a bit rate or the amount of motion, while taking into account not only the SAD value but also the quantization coefficient, the amount of motion vector coding and the texture coding amount when deciding one of the inter-1MV mode and the inter-4MV mode.例文帳に追加

本発明による適応的モード決定による動き予測方法は、インター１ＭＶモードとインター４ＭＶモードの中から一つを決める時、ＳＡＤ値だけではなく量子化係数、動きベクトル符号化量及びテクスチャ符号化量をも共に考慮してビットレートの高低または動きの多少にかかわらずに全体の符号化量を最小化させる。 - 特許庁

In a data parallel distribution system wherein a plurality of mirror servers are disposed on a network and a plurality of servers are used for distribution responding to each distribution request to reduce a transfer bit rate of each flow, a server disposition designing device 102 and a server selection designing device 103 are provided, and nodes where servers are to be disposed are selected so as to minimize the maximum link utilization.例文帳に追加

ネットワーク上に複数のミラーサーバを配置し、各配信要求に対して配信に複数のサーバ用いることで各フローの転送ビットレートを低減するデータ並列配信システムにおいて、サーバ配置設計装置１０２とサーバ選択設計装置１０３を設け、最大リンク使用率を最小化するよう、サーバを配置するノードの選択を行う。 - 特許庁

Output signals of comparators (3, 5) comparing each bit of data bits (TQf<7:0>) of the prescribed number with each of expected value data (CMPD<7:0>) and one side of the prescribed data TQf<7:0> are selected corresponding to a selecting circuit 6 and an operation mode indicating signal (TMQCMP) and transferred to an output node.例文帳に追加

所定数のデータビット（ＴＱｆ＜７：０＞）の各ビットを期待値データ（ＣＭＰＤ＜７：０＞）のそれぞれと比較する比較器（３，５）と、この比較器（３，５）の出力信号と所定データＴＱｆ＜７：０＞の一方を選択回路（６）に従って動作モード指示信号（ＴＭＱＣＭＰ）に従って選択して選択してテスト出力ノードへ転送する。 - 特許庁

A CDCSS code judge 20 calculates the exclusive logical sum of the CDCSS judging data and a CDCSS reference data, then, calculates the exclusive logical sum and the VI judging data, furthermore, counts the number of "1" (error bit) in the logical sum, and judges that it is the CDCSS code conformity only in the case that the counted value is below a prescribed threshold value.例文帳に追加

ＣＤＣＳＳコード判定部２０は、ＣＤＣＳＳ判定データとＣＤＣＳＳリファレンスデータとの排他的論理和を計算し、次に、排他的論理和とＶＩ判定データとの論理和を計算し、さらに、論理和における”１”（エラービット）数をカウントし、カウント値が所定のしきい値未満である場合にのみ、ＣＤＣＳＳコード一致と判定する。 - 特許庁

Serial signal light emitted from an optical fiber 12 and converted into parallel signal light 26 by a lens 14 is made incident on an optical switch thin film 18 via a mask member 16 on which a plurality of mask patterns with transmission parts and non-transmission parts, transmitting or cutting off one bit of the signal light, disposed thereon so as to form respectively different patterns are formed.例文帳に追加

光ファイバー１２から射出されたシリアル信号光は、レンズ１４により平行信号光２６とされ、１ビット分の信号光を透過又は遮断する透過部及び非透過部を互いに異なるパターンとなるように配置した複数のマスクパターンが形成されたマスク部材１６を介して光スイッチ薄膜１８に照射される。 - 特許庁

When laying pipes after a pilot pipe 22 is propelled with a drill unit 21, an expansion bit 28 to excavate the ground around the pilot pipe 22 and a consolidation jig to push away soil excavated to the surrounding and consolidate are pushed with the drill unit 21 installed on the ground, and the pipes are pushed with a pipe pusher 1 provided on the arrival side.例文帳に追加

地上に設置したドリルユニット２１でパイロット管２２を推進した後の管を敷設するときに、パイロット管２２の周囲の地山を掘削する拡孔ビット２８と掘削された土砂を周囲に押しのけて圧密する圧密治具の引込みを地上に設置したドリルユニット２１で行い、管は到達側に設けた管押込み装置１で押し込む。 - 特許庁

The parent machine 12 generates an input data frame of a prescribed form containing a bit array showing the on/off states, sends the data frame to the processor of a home video game machine 2 in accordance with a prescribed communications protocol on the basis of the on/off state signal transmitted from the subsidiary machines 14 and the on/off state signal of the push-button switch 16 of the parent machine 12 itself.例文帳に追加

親機１２は、子機１４から伝達されたオンオフ状態信号と親機１２自身の押釦スイッチ１６のオンオフ状態信号とに基づいて、これらのオンオフ状態を表すビット列を含む所定形式の前記入力データフレームを生成し、そのデータフレームを所定の通信プロトコルに従って家庭用テレビゲーム機２のプロセッサに向けて送信する。 - 特許庁

A computing element 15 identifies the peak in the amount of received light for the convergence spot SP by using numerical value data; output as serial data from the linear sensor 14, of the amount of the light received for each of 102 light-receiving elements 18; and calculates the distance to the object A1 to output a calculated result as 4-bit parallel data through output terminals OUT1-OUT4.例文帳に追加

演算素子１５は、リニアセンサ１４からシリアルデータで出力される１０２個の受光素子１８のそれぞれの受光量の数値データを用いて収束スポットＳＰの受光量ピークを識別して、測定対象Ａ１までの距離を演算し、演算結果を出力端子ＯＵＴ１〜ＯＵＴ４を通じて４ビットのパラレルデータで出力する。 - 特許庁

The semiconductor memory device comprises a semiconductor layer 13 formed on an insulating film 12, and a memory cell array having a plurality of memory cells 10 in which first and second transistors Tr1, Tr2 formed in the semiconductor layer are connected in series, formed and disposed in a matrix state connected to a bit line BL in which one side of the cell is connected and a reference potential is imparted to other side.例文帳に追加

絶縁膜１２上に形成された半導体層１３と、半導体層内に形成された第１および第２のトランジスタTr1，Tr2が直列接続されたメモリセル１０が複数個マトリックス状に配置形成され、前記メモリセルの一方側が接続されたビット線ＢＬに接続され、他方側に基準電位を与えられたメモリセルアレイとを備える。 - 特許庁

Then, RS flip-flop 23 is set by an OR condition of the pulse output by the rising pulse generation part 29, reset by the pulse output by the falling pulse generation part 30 and a counter 26 which measures one bit period is cleared at a state that the RS flip-flop 23 is reset and when the OR condition of the pulse is established.例文帳に追加

そして、ＲＳフリップフロップ２３を、立上りパルス発生部２９より出力されるパルスのＯＲ条件でセットして立下りパルス発生部３０より出力されるパルスでリセットし、１ビット期間を計測するカウンタ２６をＲＳフリップフロップ２３がリセット状態で且つ前記パルスのＯＲ条件が成立した場合にクリアする。 - 特許庁

Quick access to program searching of a video-recorded program and the intuitive and comprehensive grasping of video-recorded contents are realized by using a digital bit stream recording and reproducing device 10 which records sample video corresponding to the program of a recording tape in a VTR 2 through the use of an HDD 3 to display all the sample images on one screen by a multi-screen display part 6.例文帳に追加

ＶＴＲ２内の記録テープの番組と対応したサンプル映像を、ＨＤＤ３を用いて記録し、マルチ画面表示部６により全サンプル画像を一つの画面に表示するようにしたデジタルビットストリーム記録再生装置１０を用いて、録画番組の頭出しのクイックアクセスと、録画内容の直感的かつ網羅的な把握を実現した。 - 特許庁

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state.例文帳に追加

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。 - 特許庁

As the other methods, there are the method of omitting the TCF signal in the procedure and the method of transmitting the picture information after the NSS signal and the TCF signal or after the NSS signal or a CTC signal without transmitting the tone by providing an inter-page mode change shortening control presence/absence informing bit in an NSF signal and the NSS signal (non-standard function setting).例文帳に追加

他の方法として、手順中、ＴＣＦ信号を省略する方法や、ＮＳＦ信号やＮＳＳ信号（非標準機能設定）中にページ間モード変更短縮制御有り無し通知ビットを設けることにより、トーンを送らず、ＮＳＳ信号とＴＣＦ信号の後、またはＮＳＳ信号またはＣＴＣ信号の後に、画情報を送る方法もある。 - 特許庁

The pseudo gray scale processing circuit 3 includes an output pseudo gray scale data calculation part which generates the output pseudo gray scale data y on the basis of carry data CRY which are the carry bits being the sum of the lower bit data uL which are the lower bits (n-m) of the input gray scale data u and state variable data x, and input gray scale data u.例文帳に追加

疑似中間調処理回路３は、入力階調データｕの下位の（ｎ−ｍ）ビットである下位ビットデータｕ^Ｌと状態変数データｘとの和のキャリービットであるキャリーデータＣＲＹと、入力階調データｕとに基づいて、出力疑似階調データｙを生成する出力疑似階調データ算出部とを含む。 - 特許庁

An encoding control part 126 controls a bit use amount of encoding processing so as to make a code amount of an output ES to be a proper amount, and instructs a frame skip control part 127 to perform frame skipping for a predetermined period, skipping frames for the predetermined period by on/off of a switching circuit 122 when the code amount exceeds an allowable amount of a buffer memory 124.例文帳に追加

符号化制御部１２６は、出力ＥＳの符号量が適正量となるように符号化処理のビット使用量を制御し、符号量がバッファメモリ１２４の許容量を超える場合には、フレームスキップ制御部１２７に所定期間のフレームスキップを指示し、スイッチ回路１２２のオン・オフ制御によってフレームを所定期間スキップさせる。 - 特許庁

A semiconductor device 10 is provided with first and second active regions 101A, 101B formed on a semiconductor substrate, a plurality of transistors Tr1, Tr2, etc. formed in the first and second active regions 101A, 101B, and a plurality of bit paired lines BLnT, BLnB (provided that n is a positive integer) extended in an row direction.例文帳に追加

半導体装置１０は、半導体基板上に設けられた第１及び第２の活性領域１０１Ａ、１０１Ｂと、第１及び第２の活性領域１０１Ａ、１０１Ｂ内にそれぞれ設けられた複数のトランジスタＴｒ１、Ｔｒ２、・・・と、列方向に延びる複数のビット線対ＢＬｎＴ、ＢＬｎＢ（但し、ｎは正の整数）とを備えている。 - 特許庁

To provide a technology used in an incoherent synchronous optical code transmission system for expressing (1, 0) of a unipolar code by ON/OFF switching of optical pulse, whereby the receiver side of receiving transmission using a spread code can distinguish the case of receiving a bit "0", using the spread code when there is no transmission signal that uses the spread code.例文帳に追加

光パルスのON／OFFによってユニポーラ符号の(1, 0)を表現するインコヒーレント同期型光符号化伝送システムにおいて、ある拡散符号を用いた伝送を受信した場合、受信側で、その拡散符号を用いたビット‘0’を受信しているときと、その拡散符号を用いた伝送信号なしのときとを区別できる様にすることである。 - 特許庁