「Bit」に関連した英語例文の一覧と使い方(529ページ目) - Weblio英語例文検索

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern.例文帳に追加

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。 - 特許庁

The information embedding device 10 is characterized in to comprise a frequency conversion means 12 for converting a frequency of an image; an information embedding means for embedding each bit of the information to the image by using a plurality of conversion coefficients subjected to frequency conversion; and a frequency inverse conversion means for applying frequency inverse conversion to the image to which the information is embedded.例文帳に追加

情報埋め込み装置１０は，画像を周波数変換する周波数変換手段１２と，情報の各１ビットを，それぞれ，周波数変換された画像の複数の変換係数を対象として埋め込む情報埋め込み手段と，情報が埋め込まれた画像を周波数逆変換する周波数逆変換手段とを備えたことを特徴とする。 - 特許庁

The method of erasing data of the SONOS memory device is characterised in that the data are erased by injecting hot holes that are generated by high electric field between at least one of the first electrode and the second electrode both connected with at least one bit line and a gate electrode connected with a wordline, into a nitride film through a tunnel oxide film energy barrier.例文帳に追加

少なくとも一つのビットラインに接続された第１及び第２電極のうち少なくとも一つの電極とワードラインに接続されたゲート電極間の高電界によって発生するホットホールがトンネル酸化膜エネルギー障壁を越えて窒化膜に注入されることによってデータが消去されることを特徴とするＳＯＮＯＳメモリ素子のデータ消去方法である。 - 特許庁

Furthermore, when a defective block requiring a new replacement block is found while recording or playback data when spare area is full, instead of carrying out linear replacement, the LRC bit is set in the SDL entry along with the location information of the defective block so as to indicate that the corresponding SDL entry is made when the spare area is full.例文帳に追加

さらに、スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、リニア交替を実行するのではなく、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットをＳＤＬエントリに設定する。 - 特許庁

When image-coding data is re-coded and distributed at a bit rate selected according to access from a user, the user is identified whether he is a member or nonmember, and a value of coding parameter used in re- coding is limited to the nonmember user, and while high-speed processing is realized, low quality image re-coding data is formed and distributed.例文帳に追加

ユーザからのアクセスに応じて選択されたビットレートに画像符号化データを再符号化して配信する際に、そのユーザが会員か非会員かを識別して、非会員のユーザに対しては、再符号化時に用いる符号化パラメータの値を制限することにより、高速処理を実現しつつ、低品質な画像再符号化データを生成してユーザに配信するという構成を採る。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

On this page stream, a partial picture list composed of at least one group of partial picture data displaying the partial picture by bit map data, etc., which is a part of the display contents of one screen, and display mode information such as an XY coordinate showing a display position, and control information describing an instruction to be executed according to an input signal are described.例文帳に追加

前記ページストリームには、１画面の表示内容の一部である部分画像をビットマップデータなどで表した部分画像データと、その表示位置を表すＸＹ座標などの表示態様情報との少なくとも１つの組からなる部分画像リストと、入力信号に対応して実行されるべき命令が記述された制御情報とが記述されている。 - 特許庁

The printer comprises a means for storing print information from a host computer, a means for analyzing the data to develop image data, a means for detecting completion of print processing, a means for accessing and diagnosing a memory area, a means for attaching an error correction code when a failure bit is searched, and a table for managing the address of a failed word.例文帳に追加

ホストコンピュータからの印字情報を格納する手段、前記データを解析して画像データに展開する手段、印字処理が終了したことを検出する手段、メモリ領域をアクセスして診断を行う手段、故障ビットを探知した場合には誤り訂正用の符号を付加する手段、および前記の故障ワードのアドレスを管理する管理テーブルを備えたことを特徴とする印刷装置。 - 特許庁

This device is provided with a plurality of kinds of tables for specifying bit planes to be abandoned for each sub-band, and they are properly selected according to a condition such as applied compressibility or the maximum processing time to be guaranteed so that data amounts to be encoded can be arbitrarily set, and that a required processing time can be arbitrarily set for a device with a prescribed processing speed.例文帳に追加

各サブバンド毎に破棄すべきビットプレーンを規定したテーブルを複数種類設け、与えられた圧縮率や保証すべき最大処理時間等の条件に応じて適宜選択することによって符号化すべきデータ量を任意に設定可能であり且つ所定の処理速度の装置に対して任意に所要処理時間を設定可能にした構成である。 - 特許庁

Especially, when the encryption key information is recorded in an RSV data section 34, a bit string for overwrite is formed at a prescribed position by aligning an additional data section 35 in a row direction and a re-additional data section 36 in a column direction excluding addresses and synchronization codes, thus preventing a data section from being corrected where the encryption key information is stored and securing stable reproduction operation.例文帳に追加

特に、暗号化キー情報がＲＳＶデータ部分３４に記録されている場合、アドレス及び同期コードを除き、行方向に追加データ部分３５、及び列方向に再追加データ部分３６をそろえて所定位置に上書き用ビット列が形成されるので、暗号化キー情報が格納されたデータ部分が誤り訂正不能となり、また、安定した再生動作が確保される。 - 特許庁

The output current source 13-1 is provided with a D-A converter for outputting analog voltage by dividing external adjustable reference voltages Vref 1-1, Vref 2-1 according to n-bit gradation data 14-1, and a current supply source for varying the supply current according to the analog voltages and also outputting the supply current to the data line S-1.例文帳に追加

一出力電流源１３−１は、外部から調整可能な基準電圧Ｖｒｅｆ１−１，Ｖｒｅｆ２−１をｎビット階調データ１４−１に応じて分圧することによりアナログ電圧を出力するＤＡコンバータと、アナログ電圧に応じて供給電流を変化させるとともにデータ線Ｓ−１へ供給電流を出力する供給電流源とを備えている。 - 特許庁

A titanium silicide film 22 is formed through a silicon film 21 on an impurity semiconductor region 11 of a memory cell selecting MISFETQs where a bit line BL is formed, and a plug 20 formed inside a connection hole 19 is made of a metal film, so that the bulk resistance and contact resistance of a plug 20 are reduce with no erosion of a semiconductor substrate 1 by the titanium silicide film 22.例文帳に追加

ビット線ＢＬが形成されるメモリセル選択用ＭＩＳＦＥＴＱｓの不純物半導体領域１１上にシリコン膜２１を介してチタンシリサイド膜２２を形成し、接続孔１９の内部に形成されるプラグ２０を金属膜で構成することによって、半導体基板１をチタンシリサイド膜２２で侵食することなく、プラグ２０のバルク抵抗およびコンタクト抵抗を低減する。 - 特許庁

When a prescribed error (prize ball error, full tank error or ball exhaustion error) occurs, the microcomputer 370 for putout control sets a data that enables the computer 560 for game control to recognize the prescribed error by changing the prescribed bit of the reception ACK signal and transmits the reception ACK signal set to the microcomputer 560 for game control as the connection OK command.例文帳に追加

払出制御用マイクロコンピュータ３７０は、所定のエラー（賞球エラー、満タンエラー、球切れエラー）が発生したときに、遊技制御用マイクロコンピュータ５６０が当該所定のエラーを認識可能なデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を接続ＯＫコマンドとして遊技制御用マイクロコンピュータ５６０に送信する。 - 特許庁

The memory is provided with first magnetoresistance effect elements MTJ1 to 0 arranged in a matrix to be used as storage elements, and a second magnetoresistance effect element BMTJ1 inserted in between a bit line to which the first magnetoresistance effect elements are connected and a reading bias power source to supply a negative current from the reading bias power source circuit.例文帳に追加

磁気ランダムアクセスメモリは、記憶素子として使用するマトリクス状に配置された第１の磁気抵抗効果素子ＭＴＪ１−０と、該第１の磁気抵抗効果素子が接続されたビット線と読み出し用バイアス電源との間に介挿されて、該読み出し用バイアス電源回路からの負荷電流を供給する第２の磁気抵抗効果素子ＢＭＴＪ１とを具備する。 - 特許庁

Further, when a defective block which needs a new alternative block is found while data is recorded or reproduced in the filled-up state of a spare area, an LRC bit is set in the SDL entry together with the position information of the defective block so as to indicate the creation of a corresponding SDL entry when there is no room in the spare area.例文帳に追加

さらに、スペア領域がいっぱいである状態でデータの記録または再生を実行している間に、新しい代替ブロックを必要とする欠陥ブロックが見つかったときは、スペア領域に空きがなくなったときに対応するＳＤＬエントリが作成されたことを示すように、欠陥ブロックの位置情報と共にＬＲＣビットがＳＤＬエントリに設定される。 - 特許庁

To provide an optical recording medium in which recording marks having uniform widths is obtained even under high recording speed for avoiding the situation that a conventional recording compensation method to obtain the recording marks having uniform widths comes up against the upper limit of modulation of a laser light source and can not be applied since a high bit rate of a video signal involved in high image quality of a video progresses.例文帳に追加

映像の高画質化に伴う、映像信号の高ビットレート化がすすみ、均一幅の記録マークを得るため、従来、行ってきた記録補償方法が、レーザ光源の変調可能な上限に直面し適用できなくなってしまった事態を回避するため、高記録速度下でも、均一幅の記録マークを得ることを可能とする光学的記録媒体を提供する。 - 特許庁

The wavelength multiplexing transmission system in which the channel whose modulation format is intensity modulation and the channel whose modulation format is phase modulation coexist includes a polarization scrambler inserted into a signal path of either one of the two channels, and a drive unit configured to drive the polarization scrambler at a repetitive frequency greater than or equal to (bit rate of phase modulated signal)/(error correction frame length)×2.例文帳に追加

変調フォーマットが強度変調のチャネルと、変調フォーマットが位相変調のチャネルとが混在する波長多重伝送システムであって、上記二つのチャネルのどちらか一方の信号経路に挿入された偏波スクランブラと、上記偏波スクランブラを、（位相変調信号のビットレート）／（訂正フレーム長）×２以上の繰り返し周波数で駆動する駆動部とを備える。 - 特許庁

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array.例文帳に追加

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。 - 特許庁

This method includes the processes for: detecting a first RF signal string; deciding whether or not the RF signal string corresponds with a signal bit string on a specific condition; adjusting two or more RF signals in the first RF signal string to a specific ideal RF signal; forming a second RF signal string; and thereafter decoding and fetching it.例文帳に追加

本方法にはそのプロセスとして、第一ＲＦ信号列を検出、ＲＦ信号列が特定条件の信号ビット列に符合するか否かを判断、第一ＲＦ信号列において複数のＲＦ信号が特定の理想とするＲＦ信号となるように調整、並びに第二ＲＦ信号列を形成、その後復号化して第二ＲＦ信号列を取出し、が含まれる。 - 特許庁

A table including a pair of binary data indicating an operator ought to be on, an operator ought to be off and an operator which may be either of them as different bit patterns is prepared and the binary data pairs of the table are sequentially collated based on the binary data obtained by detecting the state of each operator so that the pitch of the note is thereby unequivocally predetermined.例文帳に追加

オンでなければならない操作子、オフでなければならない操作子、及びそのどちらでも構わない操作子を異なるビットパターンとして示す１対のバイナリデータを収録したテーブルを準備し、各操作子の状態を検出して得たバイナリデータを基にこのテーブルのバイナリデータ対を順次照合していくことにより、音のピッチを一意に特定するようにした。 - 特許庁

The radio device 30, however, detects n second radio wave intensity levels, corresponding to n second radio waves received from the radio device 10, applies rearrangement, based on the interleaving method to n detected second radio wave intensity levels and generates a secret key Ks2 consisting of the same bit string as the secret key Ks1, on the basis of n second rearranged radio wave intensity levels.例文帳に追加

また、無線装置３０は、無線装置１０から受信したｎ個の第２の電波に対応するｎ個の第２の電波強度を検出し、その検出したｎ個の第２の電波強度にインターリーブ方式による並び替えを施し、その並び替えたｎ個の第２の並替電波強度に基づいて秘密鍵Ｋｓ１と同じビット列からなる秘密鍵Ｋｓ２を生成する。 - 特許庁

To provide an apparatus enabling releasing a working device lift holding by an electric motor 31 if a position lever 30 is operated a bit toward a lifting side after the working device is lifted by operating a position control lever by the electric motor 31 in a working vehicle where the position control valve for lifting the working device is operated by the position lever 30 or the electric motor 31.例文帳に追加

作業装置昇降用のポジション制御弁がポジションレバー３０や電動モータ３１によって操作される作業車において、電動モータ３１によるポジション制御弁の操作によって作業装置が上昇された後、ポジションレバー３０をわずかに上昇側に操作すれば、電動モータ３１による作業装置上昇保持を解除できるようにする。 - 特許庁

To provide an optical transmission system using an optical phase modulator capable of improving non-linearity and dispersion characteristics of NRZ transmission in high-speed middle/long-distance WDM transmission of 10Gbps or higher by conquering transmission quality dependency and bit pattern dependency caused by filter transmission characteristics of a duobinary structure including an electrical low-pass filter structure.例文帳に追加

電気的低帯域フィルタ構造を有するデュオバイナリ構造のフィルタ透過特性による伝送品質の依存性及びビットパターンの依存性を克服し、１０Ｇｂｐｓ以上の高速中長距離ＷＤＭ伝送において、ＮＲＺ伝送の非線形及び分散特性を向上させることのできる光位相変調器を利用した光伝送システムを提供する。 - 特許庁

An imaging array 100 comprises a plurality of pixels 131, 134 each comprising a photo-diode 112 comprising first and second terminals, a local reset circuit 101 for connecting the first terminal to a column reset line 158 and a buffer circuit 116 for selectively connecting the first terminal to a column bit line 118 in response to a word select signal 121, and a column reset circuit 60.例文帳に追加

イメージングアレイ１００は、第１、第２の端子を備えるフォトダイオード１１２と、第１の端子を列リセットライン１５８に接続するためのローカルリセット回路１０１と、第１の端子をワード選択信号１２１に応じて列ビットライン１１８に選択的に接続するためのバッファ回路１１６とを備える複数のピクセル１３１、１３４と、列リセット回路６０とを備える。 - 特許庁

An encryption processing circuit for performing character exchange processing of a common key block encryption system wherein multiple-bit input data are converted and outputted is a logic circuit which receives the input data and selection data instructing permutation of the input data, and converts the data obtained by permuting the input data in accordance with the selection data under a prescribed correspondence rule and outputs it.例文帳に追加

複数ビットの入力データを変換して出力する共通鍵ブロック暗号方式の換字処理を行う暗号処理回路であって、前記入力データと、前記入力データの並べ替えを指示する選択データと、を受信し、前記入力データを前記選択データに基づいて並べ替えたデータを所定の対応規則に基づいて変換して出力する論理回路であることとする。 - 特許庁

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output).例文帳に追加

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。 - 特許庁

When the first DMA controller 60 performs DMA transfer to the image memory 54 area, the operation of the first DMA controller 60 is temporarily stopped by a pause bit described in descriptor information referred to by the first DMA controller 60, and the second DMA controller 58 which finishes DMA transfer of the image data block to the image memory 54 area is first instructed to restart.例文帳に追加

そこで、当該画像メモリ５４領域に対する第１のＤＭＡコントローラ６０のＤＭＡ転送に際して、第１のＤＭＡコントローラ６０が参照するディスクリプタ情報に記述したポーズビットによってその動作を一時停止させ、当該画像メモリ５４領域の画像データブロックのＤＭＡ転送が終了した第２のＤＭＡコントローラ５８から再開指示を行なわせる。 - 特許庁

The image processing device 100 has a first color converting section 132 converting the RGB bit map data of the input printing data to color printing data of CMYK, a second color converting section converting the same to monochrome printing data of K, and a printing data selecting section 151 selecting printing data output to a printing engine from the color printing data and the monochrome printing data.例文帳に追加

画像処理装置１００は、入力された印刷データのＲＧＢビットマップデータからＣＭＹＫのカラー印刷データに変換する第１色変換部１３２と、Ｋのモノクロ印刷データに変換する第２色変換部１３３と、カラー印刷データおよびモノクロ印刷データのうちから印刷エンジンに出力する印刷データを選択する印刷データ選択部１５１とを有する。 - 特許庁

To enable a semiconductor storage device in which first and second transistor forming areas are arranged in such a way that the areas are extended in the same direction as that of bit lines to operate at a high speed by reducing the resistance values of a power supply potential supplying line and a reference potential supplying line so that a sufficient potential may by supplied into cells.例文帳に追加

第１のトランジスタ形成領域および第２のトランジスタ形成領域がそれぞれビット線と同じ方向に延在するように配置された構成を有する半導体記憶装置において、電源電位供給線および基準電位供給線の抵抗値を低減して、セル内に十分な電位を供給することができるようにし、高速動作を可能とする。 - 特許庁

The setup time of the semiconductor testing device 2 is abridged, and the evaluation time of a microcomputer 1 becomes shorter by providing in the microcomputer 1 having a built-in flash EEPROM 20, and a faulty bit measurement circuit 60 which measures the number of faulty bits corresponding to each verify electric potential of the flash EEPROM 20.例文帳に追加

フラッシュＥＥＰＲＯＭ２０を内蔵したマイクロコンピュータ１内にフラッシュＥＥＰＲＯＭ２０の各ベリファイ電位に対応して不良ビットの個数をそれぞれ計測する不良ビット測定回路６０を備え、これら不良ビットの個数を半導体テスト装置２に送ることにより、半導体テスト装置２のセットアップ時間を短縮しマイクロコンピュータ１の評価時間を短くしたことを特徴とする。 - 特許庁

A method of controlling a transmission rate has a step in which a radio circuit control station notifies a mobile station of the guaranteed bit rate in the logic channel, and a step in which the mobile station controls the transmission rate of uplink user data without conforming to an instruction of the relative rate control channel transmitted from a cell to which the mobile station is connected.例文帳に追加

本発明に係る伝送速度制御方法は、無線回線制御局が、移動局に対して、論理チャネルにおける補償伝送速度を通知する工程と、移動局が、当該移動局が接続されているセルから送信された相対速度制御チャネルによる指示に従うことなく、上りユーザデータの伝送速度を制御する工程とを有することを要旨とする。 - 特許庁

Inputted C-bit (C: an integer less than A) are converted into A pieces of indication data B1 to Ba, which are recombined to be of the same kind in every selection period; while different kinds of indication data are supplied to a data driver circuit 2 in every selection period, address signals corresponding to display positions of the indication data are supplied to scanning lines.例文帳に追加

入力されたＣビット（ＣはＡ以下の整数）の階調データを、Ａ個の指示データＢ１〜Ｂａへ変換し、その指示データが１選択期間毎に同一種類の指示データとなるようデータを組み替え、１選択期間毎に異なる種類の指示データをデータドライバ回路２に供給し、同時に走査ラインに上記指示データの表示位置に対応するアドレス信号を供給する。 - 特許庁

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.例文帳に追加

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁

A correction circuit 13 is operated synchronously with other prescribed bit change pattern in operating timing control data CKP to set various image pick-up conditions, such as selection of an exposure time and switching of a read speed of pixel charges, depending on any reference clock signal among reference clock signals CLK1, CLK2, CLK3, etc., and contents of pattern selection data PS.例文帳に追加

補正回路１３は、動作タイミング制御データＣＫＰのうちの他の所定ビットの変化パターンに同期して動作するようになっており、基準クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３…の内のいずれか１つの基準クロック信号とパターン選択デ−タＰＳの内容に応じて、露光時間の選択や、画素電荷の読出し速度の切換え等、種々の撮像条件を設定することができるようになっている。 - 特許庁

While the drive circuit carries a current to the storage element through the access transistor by applying a voltage between the bit line BL and the plate line in the first operation of writing and erasure of data to the memory cell MC, applies a voltage opposite to the voltage in the first operation between the well and the plate line PL in the second operation of the writing and the erasure of the data.例文帳に追加

駆動回路は、メモリセルＭＣへのデータの書き込みと消去の一方（第１動作）でビット線ＢＬとプレート線との間に電圧を印加することによって前記アクセストランジスタを介して前記記憶素子に電流を流し、データの書き込みと消去の他方（第２動作）においては、第１動作での前記電圧と逆向きの電圧を前記ウェルと前記プレート線ＰＬとの間に印加する。 - 特許庁

Waveform information of a data signal wherein noise jitter is suppressed by averaging data signals to be measured is generated by time-series data at fixed intervals shorter than the period of a clock signal having a frequency corresponding to a bit rate (S1), and a wide-band clock reproduction processing is performed to the waveform information (S2), and a clock signal including the pattern-dependent jitter is reproduced.例文帳に追加

被測定データ信号に対する平均化を行ってノイズ性ジッタを抑圧したデータ信号の波形情報を、ビットレートに対応した周波数のクロック信号の周期より短い一定間隔の時系列データで生成し（Ｓ１）、その波形情報に対して広帯域なクロック再生処理を行って（Ｓ２）、パターン依存性ジッタを含むクロック信号を再生する。 - 特許庁

The resistance change memory device includes a number of memory cells, each having two transistors parallel connected between the first node and connection node and a variable resistance element at least in two different resistance states with its one end connected to the connection node, and arranged in a matrix consisting of a first axis and a second axis; and a number of bit lines BL.例文帳に追加

抵抗変化型メモリ装置は、第１ノードと接続ノードとの間に並列接続された２つのトランジスタと、一端を接続ノードと接続され且つ抵抗値が異なる少なくとも２つの状態を有する抵抗変化素子と、を各々が具備し、第１軸および第２軸からなる行列状に配置された複数のメモリセルＭＣと、複数のビット線ＢＬと、を含んでいる。 - 特許庁

A plurality of BLC generating circuits 4 are provided correspondingly to respective control areas CA of the memory cell array 1, each of BLC generating circuits inputs the potential of a cell source line CELSRC in a corresponding control area, then individually generates and outputs the bit line control signal BLC in each control area in accordance with input voltage of the cell source line CELSRC in each control area.例文帳に追加

ＢＬＣ発生回路４は、メモリセルアレイ１の各制御領域ＣＡに対応して複数設けられ、各ＢＬＣ発生回路が、対応する制御領域内のセルソース線ＣＥＬＳＲＣの電位をそれぞれ入力し、入力された各制御領域内のセルソース線ＣＥＬＳＲＣの電圧に応じて各制御領域内のビット線制御信号ＢＬＣを個別に生成し出力する。 - 特許庁

The present invention is disclosed to facilitate scale and rotation registration for steganographic decoding, to improve techniques for enhancement in decoding without accessing originals which are not coded and robustness of steganographic coding in motion pictures and/or in the presence of lossy compression/tensile, and to represent data with patterned bit cells for making energy in a spatial domain facilitate decoding registration.例文帳に追加

ステガノグラフィ的復号用のスケール及び回転の較正を容易にすること、符号化されていないオリジナルにアクセスすることなく復号するための改善技術と、動画において及び／又は不可逆圧縮／伸張の存在下でステガノグラフィ的符号化の堅牢性を向上すること、その空間領域におけるエネルギが復号での較正を容易にするパターン化ビットセルによってデータを表すこと。 - 特許庁

To provide a transmitting device and a receiving device which can improve error rate characteristics without lowering transmission efficiency largely by encoding even a bit position where error tolerance is a little high in a high encoding rate.例文帳に追加

従来技術では、平均的に符号間距離が大きなビット位置も判定結果によっては誤り耐性が低くなり、誤り訂正精度が劣化するという問題点があったが、本発明は、誤り耐性が高めのビット位置についても符号化率の大きな符号化を施すことにより、伝送効率をそれほど劣化することなく、誤り率特性を向上できる送信装置及び受信装置を提供する。 - 特許庁

In this polarization distribution measurement method, a coherence length of a light source part is prescribed from the polarization distribution allowed in a transmission path, a polarization degree of output light of a measured light transmission path is measured to measure the polarization dispersion, and applicability to the transmission system of a desired transmission bit rate can be decided.例文帳に追加

上記の目的を達成するために本発明に係わる偏波分散測定方法は光源部のコヒーレンス長を伝送路に許容される偏波分散から規定し被測定光伝送路の出力光の偏光度を測定することによって偏波分散を測定すると同時に所望の伝送ビットレートの伝送システムへの適用可能性を判定できる方法を採用した。 - 特許庁

IN the configuration for acquiring bit information by detecting a difference among a plurality of electronic watermarks, the dispersion of electronic watermark patterns is reduced by executing pre-embedding or corrected embedding of an electronic watermark having a strength for canceling a detection value acquired by electronic watermark detecting to an original image concerning a plurality of electronic watermark patterns to become a difference detecting object.例文帳に追加

複数の電子透かしの差分検出によりビット情報取得を行なう構成において、差分検出処理対象となる複数の電子透かしパターンについて、元画像に対する電子透かしパターン検出処理により取得される検出値を相殺する強度の電子透かしパターンの予備埋め込み、または修正埋め込みを実行して、電子透かしパターンの分散を低減する。 - 特許庁

An electronic device comprises: multiple partially formed thin film transistors, each of which includes some of a gate contact, a source contact, a drain contact, and a semiconductor; a jet-printed material that is deposited on selected partially formed transistors to form completed transistors; and readout electronic devices to detect signals from the transistors and generate an encoded bit stream.例文帳に追加

電子デバイスであって、ゲートコンタクト、ソースコンタクト、ドレインコンタクト、半導体のうちのいくつかを備え、複数の部分的に形成された薄膜トランジスタと、部分的に形成されたトランジスタのうちの選択されたものの上に蒸着され、完全なトランジスタを構成するジェット印刷された材料と、トランジスタからの信号を検出し、符号化されたビットストリームを生成する読み出し用電子機器とを備える。 - 特許庁

The device 1 outputs pieces of encoded data that are the structural components in the encoder 10 and are also bit sequences composed only of systematic components in the encoder 30 among the pieces of encoded data D4 encoded and generated by the encoder 30 as they are and also thins and outputs arbitrary encoded data other than the encoded data.例文帳に追加

符号化装置１は、畳み込み符号化器３０により符号化されて生成された符号化データＤ４のうち、畳み込み符号化器１０における組織成分であり且つ畳み込み符号化器３０における組織成分のみから構成されるビット系列である符号化データをそのまま出力するとともに、この符号化データ以外の任意の符号化データを間引いて出力する。 - 特許庁

In this radio receiver performing an intermittent receiving operation, a direct current offset voltage detecting part 21 fast detects a direct current offset voltage generated in a baseband signal during a guard bit period, a direct current offset voltage deciding part 22 decides whether or not to be converged, and a direct current offset voltage eliminating part 33 performs voltage adjustment and eliminates the direct current offset voltage.例文帳に追加

間欠受信動作を行う無線受信装置において、直流オフセット電圧検出部２１でベースバンド信号に生じる直流オフセット電圧をガートビット期間で高速に検出し、直流オフセット電圧判定部２２で収束したか否かを判定し、直流オフセット電圧除去部３３で電圧調整を行って直流オフセット電圧を除去する。 - 特許庁