「Bit」に関連した英語例文の一覧と使い方(518ページ目) - Weblio英語例文検索

A first ADC 24_1 samples and holds Vref as a reference potential and samples and holds PGA pixel information as a signal potential, and according to i-column pixel information which is a difference signal thereof, generating a high-order bit in a digital value to start sampling of (i+1)-column pixel information.例文帳に追加

第１ＡＤＣ２４＿１は、Ｖｒｅｆを参照電位としてサンプリングして保持するとともに、ＰＧＡ画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるｉ行の画素情報に応じてデジタル値の中の上位ビットを生成すると、（ｉ＋１）行の画素情報のサンプリングを開始する。 - 特許庁

On a transmission side, the number of encoded bit series that the GCD of a puncture pattern period of each encoding rate in a plurality of sets of encoding rates and modulation systems determined by specified algorithm is determined and the number of series is regarded as a minimum unit to perform time-space interleaving for allocating encoded bits to a plurality of streams.例文帳に追加

送信側では、所定のアルゴリズムにより決定した複数の符号化率・変調方式のセットのうち、各符号化率のパンクチャ・パターン周期のＧＣＤが示す符号化ビット系列数を決定し、その系列数を最小単位として複数のストリームへ符号化ビットを配分する時空間インタリーブを行なう。 - 特許庁

A plurality of detectors DTU1-DTUn are disposed respectively for the sense amplifier units to form the transfer paths 70 to transfer the potentials according to the detection output signal of each sense amplifier unit, and detect the sense amplifier units at the positions where the transfer paths 70 is discontinued as sense amplifier units containing a write incomplete bit.例文帳に追加

複数の検知部ＤＴＵ１〜ＤＴＵｎは、複数のセンスアンプユニットに対応して配置され、各センスアンプユニットの検知出力信号に応じて電位を転送する転送パス７０を形成し、転送パス７０が途切れる箇所に対応するセンスアンプユニットを、書き込み未完了ビットを含むセンスアンプユニットとして検知する。 - 特許庁

On the other hand, on the decoder side, a user is made to select whether or not the XML box added to the bit stream of the JPEG 2000 file in process of decoding of the JPEG 2000 file and when the XML box is read, the text data is acquired by processing the XML data to be stored in the XML box.例文帳に追加

他方、復号化装置側では、ＪＰＥＧ２０００ファイルの復号化の途中に、ＪＰＥＧ２０００ファイルのビットストリームに付加されたＸＭＬｂｏｘを読み込むか否かを、ユーザに選択させ、ＸＭＬｂｏｘが読み込まれた場合に、それに格納されるＸＭＬデータを処理して、テキストデータを取得する。 - 特許庁

A circuit control device 13 encodes the voice not for the public address by a first voice codec system, encodes the voice for the public address by a second voice codec system having a high bit rate, and controls so that the voice for the public address is communicated by using a larger number of slots than that of the voice not for the public address.例文帳に追加

回線制御装置１３が、第１の音声コーデック方式により非拡声用の音声を符号化し、ビットレートが高い第２の音声コーデック方式により拡声用の音声を符号化し、また、非拡声用の音声と比べて多い数のスロットを使用して拡声用の音声を通信する、ように制御する。 - 特許庁

This monitoring system 100 adjusts a bit rate of video data in each relay device 2 to receive the video data of the number of pixels required in a display terminal 3, so that the burden on the network can be reduced without deteriorating the display quality in the display terminal 3.例文帳に追加

本発明の実施形態に係る監視システム１００は、表示端末３における表示に必要な画素数の映像データを受信するように、各中継装置２において映像データのビットレートを調整するから、表示端末３における表示品質を低下させずにネットワークの負荷を低減させることができる。 - 特許庁

In this case, more N type MOS transistors are used as compared with before, the programming operation can be performed without controlling the voltage level of the counter electrode of the anti-fuse element since only voltage levels of word line WLi and bit line BLj are controlled and the counter electrode (second electrode) of the anti-fuse element AF is grounded.例文帳に追加

この場合、従来よりもＮ型ＭＯＳトランジスタが多いが、ワード線ＷＬｉ、ビット線ＢＬｊの電圧レベルだけを制御して、アンチヒューズ素子ＡＦの対極（第２極）は接地されているため、アンチヒューズ素子ＡＦの対極の電圧レベルを制御することなく、プログラム動作を実行することができる。 - 特許庁

When inspecting an inspection object device equipped with three output ports 4, 6, 8 for outputting gradation data (digital data) in each color of R, G, B, output voltages in each of three output terminals for outputting data of the same bit from each output port are combined, and the synthesized voltage is measured in three times.例文帳に追加

Ｒ，Ｇ，Ｂの各色毎に階調データ（デジタルデータ）を出力する３つの出力ポート４、６、８を備えた検査対象機器を検査する際には、各出力ポートで同一ビットのデータを出力する３つの出力端子毎に出力電圧を合成し、その合成電圧を３回測定する。 - 特許庁

On the display part where the duplication phenomenon is generated, a brightness value is increased by performing color data addition wherein a main color is bit-shifted in RGB three primary colors, or otherwise information amount is increased by increasing the density of a waveform display color by performing color addition display with another color other than the main color, thereby to improve visibility.例文帳に追加

重複現象が発生した表示部においては、ＲＧＢ３原色の内、主力色をビットシフトした色データ加算によって輝度値を増加するか、主力色以外の他の色で加色表示する事により波形表示色の濃淡を増加して情報量を増やすことにより視認性を向上させる。 - 特許庁

Then, one hash function is applied to a new electronic data replacing the bit data two or more times according to a predetermined rule, and thereby one hash value representing the electronic data is derived, and this hash value is related with the rule and the electronic data held in the memory 9 and is sent to the communication terminal 11.例文帳に追加

そして、ビットデータが置換された新たな電子データに対して一つのハッシュ関数を所定規則に従って複数回適用することにより、電子データを表す一つのハッシュ値を導出し、このハッシュ値をメモリ９に保持されているルール及び電子データと関連付けて通信端末１１に送る。 - 特許庁

A pixel region having a luminance value within a predetermined range, included in an image imaged under the full angle-of-view imaging mode is specified and after the specification, the specified pixel region is used for imaging temporally continuously under the partial image imaging mode, thereby restoring the imaged image to information constituted of bit data from a luminance change in the imaged pixel region.例文帳に追加

そして、全画角撮像モードで撮像された画像に含まれる、所定範囲の輝度値を有する画素領域を特定し、この特定の後、特定された画素領域について、部分画像撮像モード時間的に連続して撮像させ、この撮像された画素領域の輝度変化からビットデータからなる情報に復元する。 - 特許庁

Consequently, even if the column switch 14 is turned on before it is sufficiently amplified by the sense amplifier 13, there in no possibility that the sense amplifier 13 is erroneously operated and data on the bit-line-pair 12 is destroyed operating speed of writing can be increased independently of existence of write-mask- operation of a DRAM.例文帳に追加

その結果、たとえビット・ライン・ペア１２がセンス・アンプ１３により十分に増幅される前にカラム・スイッチ１４がオンしたとしても、センス・アンプ１３が誤動作してビット・ライン・ペア１２上のデータを破壊する恐れはなく、ＤＲＡＭのライト・マスク動作の有無に拘わらずライト・オペレーションの高速化を図ることができる。 - 特許庁

A data write-in current control circuit 51 can control easily a direction of a data write-in current flowing in a pair of bit lines as a going and returning current in accordance with a level of write-in data by setting each of data lines IO and /IO to each one side of a high potential state (Vcc) and a low potential state (Vss).例文帳に追加

データ書込電流制御回路５１は、データ線ＩＯおよび／ＩＯのそれぞれを高電位状態（Ｖｃｃ）および低電位状態（Ｖｓｓ）の一方ずつに設定することにより、往復電流としてビット線対を流れるデータ書込電流の方向を書込データのレベルに応じて簡易に制御できる。 - 特許庁

A plurality of reference cells (RMC1-RMC5) are connected to the same bit line (/BL), and the capacitance of each ferroelectric capacitor (RCF1-RCF5) in the plurality of reference cells is set so as to be 2^n (wherein n is an integral multiple) times the capacitance of the ferroelectric capacitor (CF1) of the main body memory cell (MC1).例文帳に追加

リファレンスセル（ＲＭＣ１〜ＲＭＣ５）は同一のビット線（／ＢＬ）に複数個接続され、複数個のリファレンスセルの各強誘電体キャパシタ（ＲＣＦ１〜ＲＣＦ５）の容量は本体メモリセル（ＭＣ１）の強誘電体キャパシタ（ＣＦ１）の容量の２^n倍（ｎは整数倍）の値を有するように設定される。 - 特許庁

The multivalued data having information bits converted from binary data and expressed in n bits (integer n≥2) are multivalued following a rule to change 1 bit when comparing the binary data of n bits corresponding to k-th and (k-1)-th level Mk, Mk-1 among levels of n-th power of 2 (n-th power of 2≤k≤2).例文帳に追加

２値データを変換した１つの情報ピットがｎビット（ｎ≧２である整数）で表される多値データが、２のｎ乗個あるレベルのｋ番目と（ｋ−１）番目にあたるレベル値Mｋ、Mｋ−１（但し、２≦ｋ≦２のｎ乗）にそれぞれ対応するｎビットの２値データを比較した場合、1ビットだけ異なるような規則によって多値化する。 - 特許庁

This test is provided with a decoder 22, a CPU (comparison judgment circuit) 23, and a set value input part 25, and it extracts a C-Bit data and header data Pa, Pb, Pc, and Pd from an IEC61937 standard signal, and judges whether or not the data are normal (that is, judges whether or not the IEC61937 standard signal).例文帳に追加

デコーダ２２と、ＣＰＵ（比較判定回路）２３と、設定値入力部２５とを備えて、ＩＥＣ６１９３７規格信号中からのＣ−ＢｉｔデータおよびヘッダデータＰａ，Ｐｂ，Ｐｃ，Ｐｄの抽出と、それらデータの良否の判定（ひいてはＩＥＣ６１９３７規格信号の良否の判定）を装置で行うことができる。 - 特許庁

When original data are distributively stored in two or more dispersed storage devices (backup sites) connected through a network, the data are read for each prescribed bit, the read data are divided into two or more divided data in a prescribed logic, and the data are transferred for each divided data to the two or more storage devices.例文帳に追加

オリジナルデータをネットワークを介して接続された２以上の分散された格納装置（バックアップサイト）に分散格納する際に、データを所定ビット毎に読み出して、読み出されたデータを所定の論理で２以上の分割データに分割し、前記分割データ毎に前記２以上の格納装置に転送する。 - 特許庁

The own weight of the driver tool 4 rotatably driving the driver bit 42 engaged with the screw head and moving section 2a of the moving position control mechanism 2 can be offset, and consequently, a screw can be screwed into a workpiece by the pressing force of the moving section 2a as thrust without being affected by the own weight.例文帳に追加

そのため、ねじ頭部に係合可能なドライバビット４２を回転駆動するよう構成されたドライバツール４と移動位置制御機構２の移動部２ａとの自重を相殺でき、これらの自重による影響を受けることなく、移動部２ａが持つ押圧力を推力としてねじをワークにねじ込むことができる。 - 特許庁

To solve a problem in the existing sound coding device wherein inferiority of a sound signal cannot be enough prevented because multiplex order and an object to be protected are fixed without depending on any frame or give the arrangement of specific order and an error reflecting the reception distribution of a different bit error at each frame cannot be protected.例文帳に追加

従来の音響符号化装置は、多重化順序および保護対象がフレームに依らず固定か、または一定順序の並び替えを行っているため、各フレーム毎に異なるビット誤り感度分布を反映した誤り保護を行うことができず、音響信号劣化を十分に抑制できない。 - 特許庁

Attribute information (TKI_BLK_ATR) in the TKI indicates which of the head part, intermediate part and end part of a track each AOB represents, and block information (BIT) in the TKI indicates offset indicating the starting positions of the effective parts of each AOB and data length of the effective parts from the offset.例文帳に追加

ＴＫＩにおける属性情報（ＴＫＩ＿ＢＬＫ＿ＡＴＲ）は、各ＡＯＢが、トラックの先頭部分、中間部分、終端部分、全体部分のいずれであるかを示し、ＴＫＩにおけるブロック情報（ＢＩＴ）は、各ＡＯＢの有効部分の開始位置を示すオフセットと、当該オフセットからの有効部分のデータ長とを示す。 - 特許庁

The main controller of a HDD repeatedly carries out the operation of reading data from a magnetic disk to measure a bit error rate (BER) (S6) while gradually (S1) increasing the amount of power supplied to the heater of a magnetic head from a lowest level (S5) until the measured BER exceeds a reference BER (S7).例文帳に追加

ＨＤＤの主コントローラは、磁気ディスクからのデータの読み込みを行ってＢＥＲ（ビットエラー率）を測定する動作（Ｓ６）を、当該測定されたＢＥＲが基準のＢＥＲを超えるまで（Ｓ７）、磁気ヘッドの発熱体に供給される電力の量を最低レベルから（Ｓ１）段階的に増やしながら（Ｓ５）、繰り返し実行する。 - 特許庁

Fixed data can be stored previously in a non-volatile region by constituting arbitrarily the number of transistors of a floating gate type for one bit by the number of contacts, the memory array can be also used for a mask ROM storing the loader program or the like, then the non-volatile memory array in which the chip area is reduced can be realized.例文帳に追加

１ビットに対するフローティングゲート型トランジスタ数をコンタクト数により任意に構成することによって、あらかじめ不揮発性領域内に固定データを格納することができ、ローダプログラム等を格納したマスクＲＯＭに兼用することができてチップ面積を削減した不揮発性メモリアレイを実現することができる。 - 特許庁

In an approximate quotient calculation process (S10), for an approximate quotient to a true quotient, when dividing a first integer (A) by a second integer (N), a value of lower bits for a predetermined bit number based on relation between a true quotient and an approximate quotient is computed, by using the quotient when dividing a power of 2 by the second integer.例文帳に追加

近似商算出処理（Ｓ１０）において、第１整数（Ａ）を第２整数（Ｎ）で割った場合の真の商に対する近似の商について、２のべき乗を第２整数で割った場合の商を用いて、真の商および近似の商の関係に基づく所定のビット数分の下位ビットの値が算出される。 - 特許庁

An RF front end 1 outputs RSSI (reception strength) signals for indicating the strength of received signals, a unique word detection part 3 outputs UW signals for indicating whether or not the received signals are synchronized and an error correction part 4 outputs BE signals for indicating that an error bit is detected in received digital signals.例文帳に追加

ＲＦ受信部１は受信した信号の強度を表すＲＳＳＩ信号を出力し、ユニーク・ワード検出部３は受信した信号の同期がとれているか否かを表すＵＷ信号を出力し、誤り訂正部４は受信したデジタル信号に誤りビットが検出されたことを表すＢＥ信号を出力する。 - 特許庁

The slew rate of rising Tr and falling Tf of SysCLk_-SL is set by the control bit signal so that the level of the interference signal in the RF transmission frequency signal of the DCS1800 and the PCS1900 caused by the higher harmonic wave of a fundamental frequency of SysCLk_-SL achieves the standard of GMSK.例文帳に追加

ＳｙｓＣＬｋ＿ＳＬの基本周波数の高調波によるＤＣＳ１８００とＰＣＳ１９００とのＲＦ送信周波数信号での妨害信号のレベルがＧＭＳＫの規格を達成するように、ＳｙｓＣＬｋ＿ＳＬの立ち上がりＴｒと立ち下がりＴｆのスリューレートが制御ビット信号により設定される。 - 特許庁

A rounding digit matching circuit 17 outputs the multiplied result H of this floating point multiplier from the output D0 and D1 of an exponent part adder 13 and the output C0 and C1 of the mantissa part adder 12 with the sticky bit S, the post- rounding normalization signal G and the carry X as control signals.例文帳に追加

丸め桁合わせ回路１７は、スティッキービットＳ、および、丸め後正規化信号Ｇ、桁上がりＸを制御信号として指数部加算器１３の出力Ｄ０、および、Ｄ１と、仮数部加算器１２の出力Ｃ０、および、Ｃ１とから浮動小数点乗算器の乗算結果Ｈを出力する。 - 特許庁

A selecting circuit 1038 selects the output of the XOR circuit 1034 or the output of a CRC calculating circuit 1035 according to the final bit of the byte effectiveness register, stores it into a reception handling register 1039 or reception handling register 103A, and stores it into the CRC halfway result register 1032 through a selecting circuit 1031.例文帳に追加

選択回路１０３８でＸＯＲ回路１０３４の出力とＣＲＣ計算回路１０３５の出力とをバイト有効レジスタの最終ビットにより選択し、受信対応レジスタ１０３９、または受信対応レジスタ１０３Ａに格納し、選択回路１０３１を介して、ＣＲＣ途中結果レジスタ１０３２に格納する。 - 特許庁

The magnetoresistance RAM comprises a plurality of P-N diodes formed in a plurality of N^+-type regions in a semiconductor substrate, a barrier conductive layer, the MTJ and the word line laminated on a P-type impurity region to an MRAM cell array so that one end of the N^+-type region is coupled to a bit line, and the other end is connected to the cell plate via a diode.例文帳に追加

半導体基板内の複数のＮ＋領域に複数のＰ−Ｎダイオードを形成し、Ｐ型不純物領域の上に、バリヤー導電層、ＭＴＪ、及びワードラインを積層してＭＲＡＭセルアレイとし、Ｎ＋領域の一端はビットラインと連結し、他端はダイオードを介してセルプレートと接続する。 - 特許庁

The cross groove 13 into which the driver bit tip is fitted is bored in the screw head 12, and the cross groove 13 is formed with a blade part fitting groove 14 formed by extending from the center of the screw head part 12 in the cross direction and penetrating therethrough to the edge, and a tip part fitting groove 15 provided in the center of the blade part fitting groove 14.例文帳に追加

ネジ頭部１２にはドライバービット先端が嵌合する十字溝１３を穿設し、該十字溝１３はネジ頭部１２の中心から十字方向へ向かい、該縁まで突き抜けて形成された刃部嵌合溝１４及び該刃部嵌合溝１４の中心に設けられた先端部嵌合溝１５が形成されている。 - 特許庁

The soil excavator is constituted of a boring mechanism section 1, a plurality of rod sections 2 and bit sections 3 provided to the front ends of the rod sections 2, each of the rod sections 2 is constituted of an outside pipe 4 and an inside pipe 5, and a plurality of independent passages 55 and 56 are formed inside of the outside pipe 4 through a partition wall 53.例文帳に追加

掘進機構部１と、これに連結される複数のロッド部２からなり、ロッド部２の先端にはビット部３が設けられている地盤掘削機であって、前記ロッド部２は外管４と内管５から構成され、この内管４の内部に仕切壁５３を介して複数の独立した通路５５，５６が形成されている。 - 特許庁

In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.例文帳に追加

データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁

The three dimensional bit map data (BMD) with large volume and reduced three-dimensional BMD acquired by reducing three-dimensional BMD acquired by rendering the three-dimensional BMD are stored, the reduced three-dimensional BMD is processed, the processed data is stored, the processed data is sent to a display device, and the data is displayed.例文帳に追加

本発明は、大容量の３次元ビットマップデータ（ＢＭＤ）と、３次元ＢＭＤをレンダリングして得た３次元ＢＭＤを縮小してなる縮小３次元ＢＭＤのデータを記憶し、この縮小３次元ＢＭＤのデータに処理を加え、処理後のデータを記憶し、更に、処理後のデータを表示装置に送り、このデータを表示する。 - 特許庁

The controller 50 supplies the light source 42 with a control pulse signal CS for flickering the light source 42 in two-level state by repeating a pulse sequence pattern consisting of a plurality of bits of a fixed number, each bit of which can take two states of a first level for lighting the light source 42 and a second level for unlighting the light source 42.例文帳に追加

制御装置５０は、各ビットが光源４２を点灯させる第１レベルと消灯させる第２レベルの２状態を取ることができる一定数の複数ビットから成るパルス列パターンを繰り返すことによって、光源４２を２値状態で明滅させる制御パルス信号ＣＳを光源４２に供給する。 - 特許庁

To perform error correction in a synchronous network simultaneously operated with an asynchronous network, by comparing random data for error detection received from the synchronous network with a random data generated by using an identical rule to the above random data for error correction, and by inverting the corresponding bit value of media data synchronized with the random data for error detection when the above random data are different.例文帳に追加

同期網と非同期網を同時に動作させ、同期網から受信した誤り検出用ランダムデータとそのデータと同じ規則で生成したランダムデータとを比較し、両者が異なる場合、誤り検出用ランダムデータに同期したメディアデータの該当ビットの値を反転させて誤り訂正を行う。 - 特許庁

Signal light peak power is calculated from the bit rate of signal light to be measured, the average input power measured by the input power measuring part and signal light pulsewidth, and light noise power of the signal light is calculated from signal light peak power, sampling gate width and optical filter bandwidth of the optical sampling monitor, and the calculated Q_opt value.例文帳に追加

被測定信号光のビットレートと、入力パワー測定部が測定した平均入力パワーと、信号光パルス幅とから信号光ピークパワーを算出し、信号光ピークパワーと、光サンプリングモニタのサンプリングゲート幅および光フィルタ帯域幅と、算出されたＱ_ｏｐｔ値とから信号光の光ノイズパワーを算出する。 - 特許庁

The SRAM device 100 is provided with (1) a SRAM array 110 connected to a peripheral circuit 120 of a row by a word line and connected to a peripheral circuit 130 of a column by a bit line and (2) a low voltage control circuit 140 of the array applying an intensified low operating voltage V_ESS to the SRAM array during at least a part of the active mode.例文帳に追加

本発明のSRAMデバイス100は、(1)ワードラインによってローの周辺回路120に接続され、ビットラインによってカラムの周辺回路130に接続されるSRAMのアレー110と、(2)アクティブモードの少なくとも１部の間、増強された低動作電圧Ｖ_ESSを前記SRAMのアレーに与えるアレーの低電圧制御回路140とを有する。 - 特許庁

A storage section of even data in which data of a bit read out first are included such as the memory cell array SAe and the like is arranged to a side closing to an input/output pad PA, at the time of read-out, the first read-out data are transmitted always to the multiplexer MUX through a shorter wiring from a parallel-serial conversion circuit.例文帳に追加

メモリセルアレイＳＡｅ等、一番最初に読み出すビットのデータが含まれるｅｖｅｎデータの記憶部を入出力パッドＰＡに近い側に配置し、読出時には一番最初の読出データを常にパラレル−シリアル変換回路からの配線が短い方を介してマルチプレクサＭＵＸへ伝達する。 - 特許庁

An image capturing system which is formed by being provided with a camera and a two-dimensional surface which supports an image can be calibrated based on a captured image and a set parameter of a reference bit map which is simulated based on the captured image and a position of the image which is captured in the two-dimensional surface is determined based on a calibration parameter.例文帳に追加

取り込まれる画像および画像に基づくシミュレートされた基準ビットマップの設定パラメーターに基づき、カメラと画像を支持する二次元面を有してなる画像取り込みシステムを較正することができ、二次元面における取り込まれる画像の位置は較正パラメーターに基づき決定される。 - 特許庁

The bit body 2 comes into contact with the cutting surface A in such a manner that a scoop-shaped and upward curved part 22 is almost parallel to the cutting surface A, and cuts the cutting surface A in such a manner as to thinly scoop it; and cut sediment is scooped and put into a downward opened opening 23 which is formed on the backside of the curved part 22.例文帳に追加

そして、ビット本体２は、スコップ状の上向きに湾曲した湾曲部２２が切削面Ａに略平行となるように接触して切削面Ａを薄くすくい取るように切削し、湾曲部２２の裏側に形成される下方に開口した開口部２３内に切削した土砂がすくい入れられる。 - 特許庁

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250.例文帳に追加

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。 - 特許庁

A controlling unit 110 is designed to determine whether the motion picture imaging at the present time is re-imaging of the motion picture imaging at the previous time or not based on a time interval from imaging at the previous time, and to calculate a rate between each average value of the bit rate and the frame rate in imaging at the previous time and each target value when the case is determined as the re-imaging.例文帳に追加

制御部１１０は、前回の撮像からの時間間隔に基づいて、今回の動画撮像が前回の動画撮像の撮り直しであるか否かを判別し、撮り直しである場合、前回の撮像におけるビットレートとフレームレートの平均値と、それぞれの目標値との比率を算出する。 - 特許庁

To provide a manufacturing method of a SONOS memory element capable of manufacturing a memory element of SONOS form, capable of intentionally adjusting the distributions of electrons and holes generated at the time of programming and erasing, and at the same time, having a stable 2-bit characteristic even in a short memory gate length of no more than 0.10 μm by reducing a short channel phenomenon.例文帳に追加

プログラム及び消去時に生成される電子及びホールの分布を意図的に調節でき、同時に短チャンネル現象を減らせて、０．１０μｍ以下のメモリゲート長でも安定した２ビット特性を有するＳＯＮＯＳ形態のメモリ素子を製造できるＳＯＮＯＳメモリ素子製造方法を提供する。 - 特許庁

A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation.例文帳に追加

ＣＰＵ３０１は、内部にデジタル値（例えば、８ビット）をアナログ値に変換するＤ／Ａ変換器３０１ａなどを備えており、書込位置調整時にはＤ／Ａ変換器３０１ａにセットするデータの値を変えて、ＶＣＯ３０３ａ，３０３ｂから出力される画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を変える。 - 特許庁

After removing the inner bit and a rod, a consolidation material is injected into the steel pipes for the natural ground reinforcement and is discharged almost uniformly from a plurality of discharge holes including a discharge hole formed on the lower side, which are provided on the steel pipes for the natural ground reinforcement, and the discharged consolidation material is infiltrated to the natural ground and solidifies it.例文帳に追加

インナービットおよびロッドを除去した後、地山補強用鋼管中に固結材を注入し、地山補強用鋼管に設けられた、下側に形成された吐出孔を含む複数の吐出孔からほぼ偏りなく吐出させ、吐出した固結材が地山に浸透させて固化させる。 - 特許庁

The first instruction decoder is provided with a re- configurable circuit for changing a circuit constitution according to the control signals so as to perform decoding according to the relation of the codes of the field and the decoded result set to reduce the number of times of the change of the bit value of the field in which the kinds of the codes to be used is limited.例文帳に追加

第１の命令デコーダは、使用されるコードの種類が限定されるフィールドのビットの値が変化する回数が少なくなるように設定された、当該フィールドのコードとデコード結果との関係に従ってデコードを行うように、制御信号に応じて回路構成の変更を行うリコンフィギュアラブル回路を有する。 - 特許庁