「ChIP」に関連した英語例文の一覧と使い方(932ページ目) - Weblio英語例文検索

To provide a light quantity measuring device capable of reducing the cost of the light quantity measuring device and a product because a means for moving the light quantity measuring device is not required to be installed separately, performing quickly a work for chip replacement or correction, and reducing greatly the labor or the cost required for the work.例文帳に追加

本発明は、光量測定装置を移動させるための手段を別途設ける必要がなく、その分、光量測定装置および製品のコストを下げることが出来、また、チップの交換や修正の作業を迅速に行なうことが出来、かつ、作業に要する労力や費用を大幅に軽減することが可能となる光量測定装置を提供することを課題とする。 - 特許庁

The adhesive composition for encapsulating connection parts in a semiconductor device in which respective connection parts of a semiconductor chip and a wiring circuit board are electrically connected with each other or alternatively in a semiconductor device in which respective connection parts of a plurality of semiconductor chips are electrically connected with each other contains an epoxy resin, a curing agent, and an acrylic surface-treated filler.例文帳に追加

半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において接続部を封止する接着剤組成物であって、エポキシ樹脂と、硬化剤と、アクリル系表面処理フィラーとを含有する接着剤組成物。 - 特許庁

To supply a plurality of power sources to an LSI to supply a voltage required each for a circuit block, to minimize power consumption with maintaining information processing capacity required for the LSI, to reduce the number of wiring required for supplying the power sources as much as possible, and to suppress increase of chip area of the LSI and deterioration of performance of signal wiring caused by supplying two kinds of power source.例文帳に追加

LSIに複数の電源を供給して回路ブロックごとに必要な電圧の電源を供給し、LSIの必要情報処理能力を維持したまま消費電力を最小化するとともに、電源の供給に必要な配線を極力低減し、２種類の電源を供給することによって発生する、LSIのチップ面積の増加や信号配線の性能低下を抑えることである - 特許庁

The manufacturing management device 1 of the IC card comprises an issuing apparatus 34 that acquires IC intrinsic information of a plurality of IC cards 110 from the IC chips 103a of the plurality of IC cards 110 and records issued management information to each IC chip 103a and protects it, and a data base 91 for management for storing the IC intrinsic information and issued management information while corresponding them to each other.例文帳に追加

ＩＣカードの製造管理装置１は、複数のＩＣカード１１０，…のＩＣチップ１０３ａからＩＣカード１１０のＩＣ固有情報を取得し、各ＩＣチップ１０３ａに対して発行管理情報を記録するとともにプロテクトをかける発行装置３４と、ＩＣ固有情報及び発行管理情報を対応付けて記憶する管理用データベース９１とを備えている。 - 特許庁

To eliminate the need for external element for adjustment, reduce test costs, and reduce consumption power and chip area by adjusting a reference potential with low power supply potential dependency and low-temperature dependency which are generated in a semiconductor device by external control or automatically after power is turned on, so that the potential becomes a value for reducing the influence of the scattering of a used element.例文帳に追加

半導体装置の内部で発生する低電源電位依存性、低温度依存性を有する基準電位を、外部からの制御により、あるいは、電源投入後に自動的に、使用素子のバラツキの影響が少ない基準電位となるように調整でき、調整用の外付素子の不要化、テストコストの削減、低消費電力化、チップ面積の削減を図る。 - 特許庁

To provide a display driving unit in which a chip size and power consumption of a driver are reduced and a mounted area and a production cost are reduced and also, a manpower cost for connecting a display panel to a peripheral circuit is suppressed and a necessary connection accuracy is relaxed, and provide a driving control method for the same, and a display apparatus equipped with the same.例文帳に追加

ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製造コストを低減させることができ、また、表示パネルと周辺回路との接続工程における工数の抑制や必要な接続精度を緩和することができる表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置を提供する。 - 特許庁

The RFID tag is provided with a dielectric substrate, a ground conductor provided on one main surface of this dielectric substrate, a patch conductor provided on the other main surface of the dielectric substrate and having a formed slot, electric connections each extending from an opposite portion of the slot to the inside, and an IC chip arranged in the inside of the slot and connected to the electric connection portion.例文帳に追加

誘電体基板と、この誘電体基板の一主面に設けられた接地導体部と、前記誘電体基板の他の主面に設けられ、スロットを形成したパッチ導体部と、前記スロットの対向部分から内部にそれぞれ延びた電気接続部と、前記スロットの内部に配置され、前記電気接続部に接続されたＩＣチップとを備えたことを特徴とする。 - 特許庁

This electrooptic device includes: a reflection type electrooptic panel (100); the external substrate (150) connected to the electrooptic panel; the driving IC chip (160) provided on the external substrate for driving the electrooptic panel; and a heat radiating member (400) disposed at least partly to overlap one face of the electrooptic panel for radiating the heat of the electrooptic panel.例文帳に追加

電気光学装置は、反射型の電気光学パネル（１００）と、電気光学パネルに接続された外部基板（１５０）と、外部基板上に設けられ、電気光学パネルを駆動するための駆動用ＩＣチップ（１６０）と、電気光学パネルの一方の面に少なくとも部分的に重なるように配置され、電気光学パネルの熱を放散する放熱部材（４００）とを備える。 - 特許庁

To provide a semiconductor device including a starting circuit for starting an object circuit when input voltage reaches a designated threshold and an input voltage detecting circuit for detecting and determining the input voltage, that can reduce the chip size and consumption current without lowering of input voltage detection accuracy.例文帳に追加

本発明は、入力電圧が所定の閾値に達してから対象回路に起動をかける起動回路と、入力電圧の検出判定を行う入力電圧検出回路と、を有して成る半導体装置において、入力電圧検出精度を低下させることなく、チップサイズ縮小や消費電流低減を図ることが可能な半導体装置を提供することを目的とする。 - 特許庁

In the piezoelectric device wherein a piezoelectric vibration chip 32 is housed inside a package 36 and a cover 39 hermetically seals the package 36, a configuration member 40 comprising a material such as a brazing member and a substrate used for sealing the package 36 with the cover 39 is characterized in to adopt a member 44 with a gettering effect such as Ti (titanium).例文帳に追加

パッケージ３６の内側に圧電振動片３２を収容して、蓋体３９により前記パッケージ３６を気密に封止するようにした圧電デバイスであって、前記蓋体３９で前記パッケージ３６を封止するための例えばロウ材や下地などでなる構成部材４０に、Ｔｉ（チタン）等のゲッタリング効果を有する部材４４が用いられていることを特徴とする圧電デバイス。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of reducing a tact time when a semiconductor chip is bonded to a semiconductor supporting member by coating a die-bonding material thereon by the printing method, sufficiently preventing assembling troubles caused by insufficient hardening and excessive hardening under a B stage, and manufacturing a semiconductor device having high reliability, with a good productivity.例文帳に追加

半導体支持部材上にダイボンディング材を印刷法により塗布して半導体チップを接合するときのタクトタイムを削減することができ、なおかつＢステージ化での硬化不足や過度の硬化による組立不具合を十分防止できて、信頼性に優れる半導体装置を生産性よく製造することを可能とする半導体装置の製造方法を提供すること。 - 特許庁

The non-contact function chip acquires device information 31 from a cellular phone when being mounted on the cellular phone, then sets a communication control circuit 35 for the non-contact communication by setting data of the most prior communication protocol after determining the communication protocol of the non-contact communication to be preferentially performed based on the device information 31 acquired from the cellular phone.例文帳に追加

非接触機能チップは、携帯電話機への装着時に、携帯電話機から機器情報３１を取得し、携帯電話機から取得した機器情報３１に基づいて優先的に実行すべき非接触通信の通信プロトコルを判断し、非接触通信用の通信制御回路３５を最優先の通信プロトコルの設定データにより設定するようにしたものである。 - 特許庁

This method for analyzing the environmental hazardous properties is provided by selecting cDNA pools specifically responding to the stresses caused by the environmental hazardous materials in the killifish (Orzyias latipes), preparing the killifish gene chip for analyzing the environmental stresses by immobilizing the gene on a substrate and accessing the physiological response of an aquatic life against the environmental hazardous materials by using the same.例文帳に追加

メダカ（学名：Ｏｒｚｙｉａｓ ｌａｔｉｐｅｓ）内で環境有害物質によるストレスに特異的に反応するｃＤＮＡ ｐｏｏｌｓを選定し、基板に固着化して環境ストレス分析のためのメダカ遺伝子チップを製作し、これを用いて環境有害物質に対する水中生物体の生理的な反応を迅速に検索するための環境有害性分析方法である。 - 特許庁

To provide a CMOS semiconductor integrated circuit capable of decreasing power consumption at standby time without increasing a dedicated power source for reducing the power consumption at the standby time, separately providing a substrate bias generating circuit, which increases the power consumption and a chip area, and forming a triple well structure to become the cause of complicating a process.例文帳に追加

待機時の消費電力低減のために専用の電源を増やさず、消費電力及びチップ面積の増大を招く基板バイアス発生回路を別途設けることなく、プロセスの複雑化の原因となる三重ウエル構造を形成することなく待機時の消費電力を減少させることができるＣＭＯＳ半導体集積回路を提供することを目的とする。 - 特許庁

By utilizing property in which hardness near a compound surface layer is decreased when nitrosulphurizing is changed to gas nitriding treatment to increase the thickness of compound generated in a first layer, the generation of chip of a vane corner part in the final barrel treatment, and initial fitting property in mechanical sliding property during operation of a compressor is increased so as to provide a highly reliable refrigerant compressor.例文帳に追加

浸硫窒化処理からガス窒化処理に変更し、第１層に生ずる化合物厚さを大きくすることで、化合物表面層近傍の硬度が低下する特性を利用して、最終バレル処理時でのベーン角部のカケ発生を低減させ、更には圧縮機運転時のメカ摺動性初期なじみ性を増大させることで信頼性の高い冷媒圧縮機を提供する。 - 特許庁

The method of detecting the protein or DNA and this detection chip of the protein or DNA, not using the stain toxic to an objective human body and polluting environment, the decolorizer and the expensive fluorescence-labeling reagent, having the process simplified thereby, dispensing with the waste liquid treatment, and transferable easily to analysis by the mass spectrometer in the subsequent process, are provided by using the method.例文帳に追加

この方法を用いることにより、目的とした人体に有害で環境を汚染する染色剤、脱色剤、高価な蛍光標識試薬を使用せず、そのため工程が簡略化され、また廃液処理も必要とせず、さらに後工程の質量分析計による分析にも容易に移行できるタンパク質またはDNAの検出方法およびタンパク質またはDNAの検出チップが提供される。 - 特許庁

A wafer alignment apparatus picks up an image of a wafer W by detecting with a detecting means crystal orientation lines 25 for showing a crystal orientation of a wafer formed by grooves with dicing in a region of the wafer W without its circuit formed in addition to dicing lines 23 for zoning a chip, and recognize, the crystal orientation line 25 by processing the taken image.例文帳に追加

ウエハアライメント装置は、ウエハＷに対して、回路が形成されないウエハＷ上の領域において、チップを区画するダイシングライン２３とは別に、ダイシングによる溝でウエハの結晶方位を示す結晶方位ライン２５を形成しておき、これを検出する検出手段でウエハＷを撮像し、撮像された画像を処理して結晶方位ライン２５を認識する。 - 特許庁

To provide a method of manufacturing a woody board made from a recycled woody chip or recycled woody fiber as a main raw material, passing a severely regulated value of a formaldehyde amount diffused from the products, that is, regulated by a building code, for reducing a production cost on using an MDI type compound as an adhesive and for giving an improving effect for the earth environment.例文帳に追加

リサイクル木質チップやリサイクル木質繊維を主原料として製造した木質ボードにおいて、その製品から放散するホルムアルデヒド量が建築基準法で規制された厳しい規制値に合格し、かつＭＤＩ系化合物を接着剤に使用したときの生産コストを低減し、地球環境改善効果を有する木質ボードの製造方法を提供する。 - 特許庁

To provide an adhesive with hardening flux function, and a sheet thereof in which soldering is reliably performed when a semiconductor chip is mounted and during the inter-layer connection of multilayer printed circuit boards, residual flux after soldering need not be cleaned or removed, the electric insulation is maintained even under high-temperature and high-humidity atmosphere, enabling reliable soldering.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、確実にはんだ接合することができ、はんだ接合後の残存フラックスの洗浄除去が必要なく、高温、多湿雰囲気でも電気絶縁性を保持し、信頼性の高いはんだ接合を可能とする、硬化性フラックス機能付接着剤及び硬化性フラックス機能付接着剤シートを提供する。 - 特許庁

The exposing unit comprises a plurality of light emitting elements (surface emission LED elements) 11...11 arranged in zigzag, and microlenses 3 formed on respective light emitting elements 11...11 wherein the microlense 3 on each light emitting element is formed by the surface tension of UV-curing resin ejected under noncontact state with a light emitting element chip 1.例文帳に追加

千鳥配列された複数の発光素子（面発光型ＬＥＤ素子）１１・・１１と、その各発光素子１１上に形成されたマイクロレンズ３等によって露光装置を構成するとともに、各発光素子１１上のマイクロレンズ３を、例えばインクジェット方式により、発光素子チップ１に非接触の状態で吐出された紫外線硬化樹脂の表面張力によって形成する。 - 特許庁

In a state where a stage 8 on which the substrate 1 is placed and an array unit 10 on which plural laser modules 601 respectively having a semiconductor laser chip are mounted in rows are opposed in parallel with each other, the substrate 1 is scanned while radiating laser beams emitted by the semiconductor laser chips of plural laser modules 601 perpendicularly to a substrate surface in this aligner 100.例文帳に追加

この露光装置１００は、基板１が載置されたステージ８と、それぞれ半導体レーザチップを有する複数のレーザモジュール６０１が列をなして搭載されたアレイユニット１０とを互いに平行に対向させた状態で、上記複数のレーザモジュール６０１の半導体レーザチップが出射したレーザ光をそれぞれ基板面に対して垂直に照射しながら基板１上を走査する。 - 特許庁

When an identifier stored in an RFID chip 13 read by an RFID reader 14 is sent to the terminal device 11 and then sent from the terminal device 11 to the management server 12, the management server 12 retrieves personal property information corresponding to the sent identifier and information regarding spectacles and transmits the retrieved information to the terminal device 11.例文帳に追加

ＲＦＩＤ読取装置１４で読み取ったＲＦＩＤチップ１３に記憶された識別子が端末装置１１に送信された後、端末装置１１から管理サーバ１２に送信された場合、管理サーバ１２は、当該送信された識別子に対応する個人属性情報及び眼鏡に関する情報を検索し、当該検索によって抽出した情報を端末装置１１に送信する。 - 特許庁

To provide an adhesive sheet for inspection that permits an electric conduction test even in a state where a semiconductor wafer or a semiconductor chip formed by dicing a semiconductor wafer is laminated thereon and can prevent deformation (warpage) or breakage of a semiconductor wafer, or generation of flaws or scratches on the back surface in the inspection, and a method of manufacturing a semiconductor device using the same.例文帳に追加

半導体ウェハ、又は半導体ウェハのダイシングにより形成された半導体チップを貼り合わせた状態でも電気的な導通検査を行うことができ、その検査における半導体ウェハの変形（反り）や破損、裏面のキズやスクラッチの発生を防止することが可能な検査用粘着シート、及びそれを用いた半導体装置の製造方法を提供する。 - 特許庁

The light emitting diode(LED) or the laser diode(LD) has a crystal semiconductor chip 1, being operated as a light-emitting material and the optical wavelength conversion material 6 including the scattered optical medium, such as the dielectric phosphor powders(DPP) constituted of fine and almost spherical dielectric powders 10d and crystal phosphor particles 8d, which are filled in epoxy 9d.例文帳に追加

本発明の発光ダイオード（ＬＥＤ）又はレーザーダイオード（ＬＤ）は、発光部材として作動する結晶性半導体チップ１、エポキシ９ｄ中に封入された微細な、ほぼ球形の誘電性粒子１０ｄ及び結晶性燐光体粒子８ｄからなる誘電性燐光体粉末（ＤＰＰ）のような散乱性光学媒体を含む光波長変換材６を有する。 - 特許庁

The chip carrier board comprises at least two copper conductor layers on a base, a plurality of aluminum studs formed by anode oxidization and mutually connecting the conductor layers, a barrier metallic layer electrically connecting the aluminum studs and the copper conductors to prevent them from contacting directly, and an aluminum stud and at least one copper conductor layers covered with a polymeric dielectric.例文帳に追加

本発明のチップキャリヤ基板は、少なくとも２個の、ベース上にある銅の導体層、陽極酸化により形成した、導体層を相互接続する複数のアルミニウムのスタッド、アルミニウムスタッドと銅の導体との間を電気的に接続し、それらが直接接触するのを防止する、バリヤ金属層、及び高分子誘電体で覆われた、アルミニウムスタッド及び少なくとも１個の銅の導体層を含む。 - 特許庁

The semiconductor package 100 includes a multilayer thin-film structure 110 having a plurality of dielectric layers and at least one rewiring layer 116, 134, a semiconductor chip 130 which is arranged on one surface of the multilayer thin-film structure, and is electrically connected to the rewiring layer, and a solder bump 125 formed on the other surface of the multilayer thin-film structure.例文帳に追加

複数の誘電体層及び少なくとも一つの再配線層１１６，１３４を含む多層薄膜構造物１１０と、該多層薄膜構造物の一面に配置されて前記再配線層と電気的に接続される半導体チップ１３０と、前記多層薄膜構造物の他の一面に形成されたソルダバンプ１２５を含む半導体パッケージ１００を提供する。 - 特許庁

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4.例文帳に追加

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。 - 特許庁

In a wiring circuit board 1 with a bump forming a bump 2 for mounting semiconductor chip, the bump 2 is formed by laminating a plurality of bump materials of different fusing points and at least one or more of bump materials 4 of a lower layer of an outermost layer is solid at a fusing temperature of a bump material 3 of an outermost layer.例文帳に追加

半導体チップを実装する為のバンプ２を形成しているバンプ付き配線回路基板１において、前記バンプ２が融点の異なる複数のバンプ材料を積層して成り、且つ最表層のバンプ材料３が溶融する温度で、最表層より下層のバンプ材料４の内少なくとも１つ以上のバンプ材料は固体であることを特徴とするバンプ付き配線回路基板。 - 特許庁

A method of manufacturing a semiconductor device 1 includes the steps of: forming a metal pad 40 on a layer insulating film 36 above a semiconductor substrate 10; forming a metal oxide film 41 including an aluminum or aluminum alloy on the surface of the metal pad 40 by performing heat treatment inside an oxygen containing atmosphere; and forming a chip by dividing the semiconductor substrate 10.例文帳に追加

半導体装置１の製造方法において、半導体基板１０の上方の層間絶縁膜３６上に金属パッド４０を形成する工程と、酸素含有雰囲気内において熱処理を行い、金属パッド４０の表面にアルミニウム又はアルミニウム合金を有する金属酸化膜４１を形成する工程と、半導体基板１０を分割してチップを形成する工程とを有する。 - 特許庁

The solid state image sensor is fabricated through a step for forming a planarized film 20 by etching or chemical mechanical polishing a first inorganic film, a step for forming a second inorganic film on the planarized film 20, and a step for forming on-chip lenses 21 by etching back a lens-shaped resist layer formed on the second inorganic film.例文帳に追加

また、平坦化膜となる第１の無機膜を形成しエッチバック又は化学的機械的研磨法により平坦化膜２０を形成する工程と、平坦化膜２０上に第２の無機膜を形成する工程と、第２の無機膜上にレンズ形状のレジスト層を形成しエッチバックして第２の無機膜によるオンチップレンズ２１を形成する工程とを有して固体撮像装置１を製造する。 - 特許庁

Thereby a mounting structure of the bare chip of a switching element which is very small and has low on-resistance is provided.例文帳に追加

固着電極３５上にはパワーＭＯＳＦＥＴのベアチップ３３、３４を固着し、ゲート電極３６に接続されたボンディング細線４０を一方の接続電極に３８に接続し、ソース電極３７のほぼ全面にその一端を接続された板状接続板４４の他端を他方の接続電極３９にし、極めて小型で低いオン抵抗を有するスイッチング素子のベアチップの実装構造を提供する。 - 特許庁

A semiconductor device 1 includes a first main plane, a semiconductor chip 2 having a current route between the first main plane and a second main plane located in the opposite side, a first conductive frame 3 (die pad) having an opposite region to the first main plane, and a second conductive frame to be electrically connected to a pad formed on the second main plane through an electric connection means (wire).例文帳に追加

半導体装置１は、第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップ２と、第１主面と対向領域を有する第１の導電性フレーム（ダイパッド）３と、第２主面に形成されたパッドと電気接続手段（ワイヤ）を介して電気的に接続される第２の導電性フレームとを備える。 - 特許庁

To make easily arrangable an amplification circuit which amplifies an output signal from a magneto-resistance thin film head which is used as a reproducing head chip, facilitate the disassemble and maintenance after the completion and, further, avoid the separation and fall-off of a rotor coil of which a rotary transformer is composed while high reliability of respective connection parts after the decomposition and maintenance is secured.例文帳に追加

再生ヘッドチップとして磁気抵抗型薄膜ヘッドを用いる場合等において、回転ドラム上に再生ヘッドチップからの出力信号を増幅する増幅回路を容易に配設できるようにし、また、完成後の分解やメインテナンスを容易化し、かつ、分解やメインテナンス後の各接続部について高い信頼性を確保しながら、ロータリートランスを構成するロータコイルの剥離や脱落を防止する。 - 特許庁

In the light path between the composite chip 2 and optical disk D, an optical unisotropic material 6 changing running direction of the emitting light beam depending on polarizing direction, a compensating plate 7 for deviating the phase of polarized beam before incidence and after outgoing in the optical axis direction and an objective lens 8 for focusing the light beam passing the compensating plate 7 at the signal surface of the optical disk D.例文帳に追加

そして、複合チップ２と光ディスクＤとの間の光路に、発光素子３の出射光を偏光方向によってその進む方向を異ならせる光学的異方体６と、偏光の入射前と出射後の位相を光軸方向にずらす補償板７と、補償板７を通過した光を光ディスクＤの信号面に集束する対物レンズ８とを順次配置している。 - 特許庁

When a portable terminal with a non-contact IC chip mounted inside is brought adjacently to the remote control device 10, the portable terminal accesses the site distribution server 20 by the URL transmitted from the remote control device 10, and the site distribution server 20 specifies the address of a site related to a program that is currently displayed from information included in the transmitted URL and transmits the address to the portable terminal.例文帳に追加

非接触ＩＣチップが内装された携帯端末をこのリモコン装置１０に近接させると、携帯端末はリモコン装置１０から送信されるＵＲＬにより、サイト配信サーバ２０にアクセスし、サイト配信サーバ２０は、送信されたＵＲＬに含まれる情報から、現在表示中の番組に関連するサイトのアドレスを特定して、携帯端末に送信する。 - 特許庁

The power supply unit is constituted by adding an error amplifier 9 which is not so large in area, and a switch 5 to a switching regulator which converts an input voltage supplied from DC power supply 8 into a predetermined output voltage, by which such a circuit is attained as easily selects the switching regulator and a series regulator only by switching the switch 5, while suppressing an increase in chip area.例文帳に追加

直流電源８から供給された入力電圧を所定の出力電圧に変換するスイッチングレギュレータに、面積のさほど大きくない誤差増幅器９及びスイッチ部５を追加した構成とすることにより、チップ面積の増大を抑制しながら、スイッチ部５の切り換えだけで簡易にスイッチングレギュレータとシリーズレギュレータを選択可能な回路が実現できる。 - 特許庁

The flexible printed wiring board has an insulating substrate 11, and a wiring pattern 12 formed of a conductor layer provided on one surface of the insulating substrate 11, wherein the wiring pattern 12 includes inner leads 21 for mounting the semiconductor chip and outer leads 22, 23 for input and output wire connection, and a metal layer 15 is adhered to the wiring pattern 12 via an insulating adhesion layer 14.例文帳に追加

絶縁基材１１と、この絶縁基材１１の一方面に設けられた導電体層からなる配線パターン１２とを具備し、前記配線パターン１２は半導体チップ搭載用のインナーリード２１と、入出力配線接続用のアウターリード２２，２３とを有し、当該配線パターン１２上に絶縁性接着層１４を介して金属層１５が接着されている。 - 特許庁

The wiring base board comprises a base board 12 having the mounting area of the semiconductor chip 20, a plurality of wirings 14 formed on the base board 12 so as to arrive at the mounting area and a protective film 30 provided in the area between neighbored wirings 14 so as to arrive at the end part of the mounting area on the wiring 14 while avoiding the end part of the mounting area.例文帳に追加

配線基板は、半導体チップ２０の搭載領域を有するベース基板１２と、ベース基板１２に搭載領域に至るように形成された複数の配線１４と、配線１４上で搭載領域の端部に至るように設けられ、かつ、隣同士の配線１４の間の領域で搭載領域の端部を避けて設けられた保護膜３０と、を含む。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁

To provide a mask, a method of preparing the mask and a method of manufacturing a semiconductor device, capable of reducing the variation of a finish wiring dimension depending on a mask pattern by interposing a dummy pattern for equalizing a resist exposure surface area per area of one chip and improving the accuracy of the finish wiring dimension among semiconductor devices having different pattern coverages and cell occupancies.例文帳に追加

マスクパターンに依存した仕上がり配線寸法のバラツキを、１チップ面積当りのレジスト露出表面積が等しくなるようなダミーパターンを介在させることにより低減して、異なるパターン被覆率やセル占有率を有する半導体装置間の仕上がり配線寸法の精度の向上が図れるマスク、マスクの作成方法および半導体装置の製造方法を提供する。 - 特許庁

The semiconductor chip 31 includes a semiconductor substrate 2, on which a function device 3 is formed, polymer 32 arranged so as to embed inside of a through hole 4 having an opening on a surface of the semiconductor substrate 2, and bump electrode 14 formed on the polymer 32 and provided at a portion of wiring layers 35 and 34 electrically connected with the function element 3 thereon.例文帳に追加

この半導体チップ３１は、機能素子３が形成された半導体基板２と、半導体基板２の一方表面に開口を有する貫通孔４の内部を埋めるように配置されたポリマー３２と、ポリマー３２上に形成され、機能素子３に電気接続された配線層３５と、配線層３４のうちポリマー３２上にある部分に設けられた突起電極１４とを含む。 - 特許庁

The die bonder comprises a bonding head including a collet which sucks and holds a semiconductor chip at the tip, a horizontal movement mechanism which moves the bonding head in the horizontal direction while holding it, a vertical movement mechanism which moves the collet in the vertical direction, and a grounding and inclination detection unit provided with a plurality of pressure sensitive elements between the bonding head and the collet.例文帳に追加

先端に半導体チップを吸着及び保持するコレットを含むボンディングヘッドと、前記ボンディングヘッドを保持して水平方向に移動する水平移動機構と、前記コレットを上下方向に移動する垂直移動機構と、前記ボンディングヘッドと前記コレットとの間の一部に、複数個の感圧素子を備えた着地及び傾斜検出部を設けたダイボンディング装置。 - 特許庁

This device is an optical parallel transmitting receiver containing a photodetector array 3f arranging plural photodetectors in an array state on the same semiconductor substrate and a preamplifier IC 3g integrating plural receiving circuits, and the photodetector array 3f is a back incident type photodetector, and the photodetector array 3f is flip chip mounted on the upper surface of the preamplifier IC 3g.例文帳に追加

複数の受光素子を同一半導体基板上にアレイ状に配列させた受光素子アレイ（３ｆ）と、複数の受信回路を集積化したプリアンプＩＣ（３ｇ）とを含む光並列伝送用受信器であって、受光素子アレイ（３ｆ）が裏面入射型受光素子であって、受光素子アレイ（３ｆ）がプリアンプＩＣ（３ｇ）の上面にフリップチップ実装されていることを特徴とする。 - 特許庁

To attain a solid-state imaging device 100 of a mounting structure wherein an imaging element chip 2 is sealed within a sealing package 1 with a hollow space provided above a microlens 8, and corrosion or the like of element wiring is avoided within the sealing package with an excellent moisture resistance and a high reliability even when moisture enters the interior of the sealing package.例文帳に追加

封止パッケージ１内に収容された撮像素子チップ２を、そのマイクロレンズ８上に中空空間を設けて封止する実装構造を有する固体撮像装置１００において、該封止パッケージ内部に水分侵入があった場合でも、該封止パッケージ内での素子配線の腐食等を招くことがなく、耐湿性に優れた信頼性の高い固体撮像装置を実現する。 - 特許庁

In a method for decoding a first data read from a removable storage medium by using second data including decoding information of the first data, the second data is read from the removable recording medium, and decoding information included in the second data includes hardware configuration data appropriate to configure a reconfigurable logic in an IC circuit chip.例文帳に追加

上記課題は、リムーバブル記憶媒体から読み出された第１データを、該第１データの復号情報を含んだ第２データを用いて復号する方法において、第２データが前記リムーバブル記憶媒体から読み出され、前記第２データに含まれている復号情報が集積回路チップ内のリコンフィギュラブルロジックを構成するのに適したハードウェア構成データを含んでいるようにすることにより解決される。 - 特許庁