「ChIP」に関連した英語例文の一覧と使い方(935ページ目) - Weblio英語例文検索

When the results of the hybridization experiment between a plurality of the probe living body polymers and sample living body polymer fixed on a bio-chip are displayed, a similarity score 901 showing a degree of similarity of a base sequence between the probe living body polymers is displayed along with the data 807 of the hybridization quantities in the probe living body polymers obtained by the hybridization experiment.例文帳に追加

バイオチップ上に固定した複数のプローブ生体高分子とサンプル生体高分子との間のハイブリダイゼーション実験の結果を表示するとき、ハイブリダイゼーション実験によって得られた各プローブ生体高分子におけるハイブリダイゼーション量の情報８０７と共に各プローブ生体高分子間の塩基配列の類似度を表わす類似性スコア９０１を表示する。 - 特許庁

The liquid crystal device is provided with signal electrodes 10 arranged in a multiple matrix form on a 1st substrate 1, scanning electrodes 20 arranged in stripes on a 2nd substrate 2 so that each intersects the signal electrodes, a one-chip-structured driving circuit 100 mounted on the 1st substrate in a prescribed place positioned in a frame area and on one end side of the signal electrodes.例文帳に追加

液晶装置は、第１基板（１）上に多重マトリクス状に設けられた信号電極（１０）と、第２基板（２）上に信号電極に夫々交差するようにストライプ状に設けられた走査電極（２０）と、額縁領域内に位置し且つ信号電極の一端側に位置する所定個所における第１基板上に取り付けられた１チップ構造の駆動回路（１００）とを備える。 - 特許庁

The manufacturing method of the semiconductor device includes a process for preparing a wiring board 10 having such a groove 12 as to define partitively a predetermined region (a first region), a process for mounting a semiconductor chip 20 on the first region, a process for providing a resin material 30 in the first region, and a process for hardening the resin material 30 to form a resin.例文帳に追加

半導体装置の製造方法は、所定の領域（第１の領域）を区画するように形成された溝１２を有する配線基板１０を用意する工程と、第１の領域に半導体チップ２０を搭載する工程と、第１の領域に樹脂材料３０を設ける工程と、樹脂材料３０を硬化させて樹脂部を形成する工程と、を含む。 - 特許庁

With the part of a circuit board 1 comprising a low-dielectricity body 5 of different dielectric constant, a wiring width W is widened in the region of low-dielectricity body 5, so that the impedance matching at the joint point between a semiconductor chip 6 and the circuit board 1 is easily performed for adjustment of impedance mismatching, resulting in reduced loss due to impedance mismatching.例文帳に追加

回路基板１の一部を誘電率の異なる低誘電体５にて構成し、誘電率の異なる低誘電体５の領域で配線幅Ｗを拡張して変更することにより、半導体チップ６と回路基板１との接合箇所におけるインピーダンス合わせを容易に行い、インピーダンスの不整合を調整して、インピーダンスの不整合による損失を低減する。 - 特許庁

The manufacturing method of the semiconductor package 1 includes: forming the adhesive layer on the resin contact surface of the electrode pattern exposed on the divided end surface after the semiconductor chip 4 is mounted on the substrate 2, sealing the whole surface of the substrate mounting surface including the group of the semiconductor chips with resin, and dividing the substrate into individual semiconductor packages after the sealing resin 6 is cured.例文帳に追加

この半導体パッケージ１の製造方法は、半導体チップ４を基板２に実装した後に、分割端面に露出する電極パターンの樹脂接触面に接着層を形成し、次いでこれら半導体チップ群を含む基板実装面の全面を樹脂封止し、この封止樹脂６の硬化を待って、個別に分割して製造することを特徴とする。 - 特許庁

A second slope 26 necessary to form second wiring 25 that electrically connect the second substrate electrode 13b of the mounting substrate 11 and the second connection electrode 17 of the semiconductor chip 16 is formed of a lower slope 21 and an upper slope 24 covering the first wiring 20 so that a recessed part 27 expansively opened in the lamination direction of the semiconductor chips may be formed.例文帳に追加

実装基板１１の第２基板電極１３ｂと半導体チップ１６の第２接続電極１７を電気的に接続する第２配線２５を形成する際に必要となる第２スロープ２６を、半導体チップの積層方向に拡開する凹部２７が形成されるように、第１配線２０を覆う下段スロープ２１と上段スロープ２４とによって構成する。 - 特許庁

The driving package for the organic luminescence display device comprises; a base film including a center region and a peripheral region; a driving circuit chip mounted on the center region of the base film; a plurality of conductors formed on at least a part of the peripheral region of the base film; and a protection film formed on the conductors; in which both side edge parts to length directions are exposed.例文帳に追加

有機発光表示装置用駆動パッケージは、中央領域と周辺領域とを含むベースフィルム、ベースフィルムの中央領域上に装着されている駆動回路チップ、ベースフィルムの周辺領域のうちの少なくとも一部分に形成されている複数の導電体、及び導電体上に形成されていて、導電体の長さ方向の両側端部を露出する保護膜を含む。 - 特許庁

Suction holes 4 to adsorb the electronic component E in chip shape are formed in the vacuum-attracting surface 3 of a nozzle body 2 made of ceramic material, in which the holes 4 consist of a plurality of minute holes in the same shape arranged in denseness uniformly, and they are formed straight and parallel with the length greater than the longest portion of the dense region as a region arranged in denseness.例文帳に追加

セラミックスで形成されたノズル本体２の吸着面３に、チップ状の電子部品Ｅを吸着する吸着孔４が開口形成され、吸着孔４が、均等に密集配置された同一形状の複数の微細孔であり、その長さが前記密集配置された領域である密集領域の最も長径な部分よりも長く直線状かつ平行に形成されている。 - 特許庁

In a plurality of liquid crystal display modules ML held in a heating chamber 14 with a proper interval, a driver chip 10 and a flexible wiring board 11 are subjected to thermo compression bonding to an extension part 2a of one glass substrate 2 where the connection terminal line of a lead wiring connected to the electrode of a panel P is formed in a previous process via an anisotropic conductive bonding sheet 12.例文帳に追加

加熱チャンバ１４内に適長間隔を空けて保持された複数の液晶表示モジュールＭＬにおいては、それぞれ、パネル部Ｐの電極に連なるリード配線の接続端子列を形成した一方のガラス基板２の延出部２ａに、異方性導電接着シート１２を介してドライバチップ１０とフレキシブル配線基板１１が、前工程でそれぞれ熱圧着接合されている。 - 特許庁

The electronic circuit device 10 has a substrate 1, the wiring board 7 which has a wiring pattern 2 patterned in a predetermined shape and having terminals, and a chip capacitor 6 having electrodes 5 provided on both end sides of a body portion 4, and the electrodes 5 area electrically connected to the terminals through conductive junction films 3.例文帳に追加

電子回路装置１０は、基板１と、所定形状にパターニングされ、端子を備える配線パターン２とを有する配線基板７と、本体部４の両端側に設けられた電極５を備えるチップコンデンサ６とを有しており、電極５が導電性を有する接合膜３を介して端子と電気的に接合されることにより、チップコンデンサ６は配線基板７に固定されている。 - 特許庁

The adjacent first lead wiring 4 and the second lead wiring 5 of the laser unit 1 are arranged so that they are partially superposed and the direction of the optical axis of a laser chip 2 is differentiated, thereby an area required for contacting with test pins for test is secured and the compact laser unit 1 is provided without deteriorating mass productivity.例文帳に追加

レーザーユニット１の相隣接する第１リード配線４と第２リード線５とを、レーザーチップ２のレーザー光の光軸方向が異ならせるとともに、光軸方向に直交する面方向に一部を重畳させて配置させることで、検査用のテストピンがコンタクトする面積を確保し、量産性を悪化させることなく小型のレーザーユニット１を実現することが出来る。 - 特許庁

In the manufacturing method for an ink-jet head for forming an electrode in a desired pattern by forming an insulated part by a laser process in a metallic film formed on a substrate surface comprising a head chip, the laser process is executed with a condition that a laser beam is directed at least twice to the same portion of a part to be processed.例文帳に追加

ヘッドチップを構成する基板表面に形成された金属膜にレーザー加工によって絶縁部を形成することにより所望パターンの電極形成を行うインクジェットヘッドの製造方法において、前記レーザー加工は、被加工部の同一個所に対して２回以上レーザー光が照射される場所が存在する条件で行うことを特徴とするインクジェットヘッドの製造方法。 - 特許庁

This invention provides the image pickup device that is characterized in that pixel areas consisting of pixels each including a photoelectric conversion section and two-dimensionally arranged are placed on one semiconductor chip adjacently to each other at a prescribed space interval, a micro lens is formed on the pixel areas respectively and a micro lens is formed on each prescribed space among the pixel areas respectively.例文帳に追加

光電変換部を含む画素を2次元状に配列した複数の画素領域を、それぞれ所定のスペ—スを設けて隣接して同一半導体チップ上に配置し、前記複数の画素領域上にマイクロレンズを形成するとともに、前記複数の画素領域間の前記所定のスペ—ス上にマイクロレンズを形成していることを特徴とする撮像装置を提供する。 - 特許庁

The multilayer chip capacitor includes a capacitor body; a plurality of internal electrode layers separated from each other in the capacitor body by dielectric layers, wherein each of the internal electrode layers includes at least one coplanar electrode plate and has one or two leads; and a plurality of external electrodes arranged on an outer surface of the capacitor body and electrically connected to the electrode plates via the leads.例文帳に追加

キャパシタ本体と、上記キャパシタ本体内において誘電体層によって分離されて配置され、同一平面上の少なくとも１つの電極プレートを各々含み、１つ又は２つのリードを各々有する複数の内部電極層と、上記キャパシタ本体の外面に形成され上記リードを介して上記電極プレートと電気的に接続された複数の外部電極とを含む。 - 特許庁

To provide a photoelectric converter and a reader which halts driving a photoelectric conversion chip in access of the original width, reducesthe power consumption at reading of an original not larger than a sensor's maximum scanning width, and reduces the time taken for reading the original.例文帳に追加

原稿幅以上の光電変換チップの駆動を休止することができ、センサ最大走査幅以下の原稿読取り時の消費電力を低減することができる光電変換装置および読取装置を提供することを目的とするものであり、また、原稿読取りに要する時間を短縮することができる光電変換装置および読取装置を提供することを目的とするものである。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can form a sidewall in a predetermined designed width even if an occupied area of a mask in a chip is different according to the type of a device when the sidewall of a MOS transistor is formed with a polysilicon capacity storage electrode of an already formed DRAM used as the mask by anisotropic etching in a logic circuit of a DRAM-containing system LSI.例文帳に追加

ＤＲＡＭ内蔵型システムＬＳＩのロジック回路部において、ＭＯＳトランジスタのサイドウォールを、すでに形成されているＤＲＡＭのポリシリコン容量蓄積電極をマスクとして異方性エッチングで形成する際など、マスクのチップ内占有率がデバイス品種により異なっても、サイドウォールを一定の設計幅に形成できる半導体装置の製造方法を提供する。 - 特許庁

A metallic cap 40 is fitted onto a substrate 30, where chip parts are mounted and is soldered to a junction part 33 of the substrate 30 via a through-hole 44, that is punched at a nib part 43 of the metallic cap 40, thus eliminating the need for space for soldering around the nib part 43, and hence further reducing the size and weight of the microchip module.例文帳に追加

チップ部品が搭載された基板３０に金属製キャップ４０を冠着し、この金属製キャップ４０の爪部４３に穿設された貫通孔４４を介して、金属製キャップ４０を基板３０の接合部３３にはんだ付けするので、爪部４３の周囲にはんだ付けのためのスペースを設ける必要がなく、マイクロチップモジュールの一層の小型軽量化を図ることができる。 - 特許庁

To provide a manufacturing method for a liquid crystal display element which improves the quality and reliability by preventing generation of retardation non-uniformity, cracks on a surface hardened layer, and releasing in the liquid crystal display element, saves labor and time in removing chip refuse after cutting, makes dividing operation into the individual liquid crystal display elements efficient and drastically improves productivity.例文帳に追加

液晶表示素子にリターデーションむらや表面硬化層のクラック、剥離が生じるのを防止して品質および信頼性を向上し、切断後のチップかすの除去に手間取ることもなく、しかも個々の液晶表示素子への分断作業効率をあげて生産性を著しく向上させることができる液晶表示素子の製造方法を提供すること。 - 特許庁

This RFID tag is provided with a dielectric substrate having a hole section on one main surface; a ground conductor pattern formed on the other main face of the dielectric substrate; a film base material; a conductive pattern formed on the film substrate configuring a slot inside; and an IC chip electrically connected through the slot to the conductive pattern, and inserted into the hole section of the dielectric substrate.例文帳に追加

一主面に穴部を有する誘電体基板と、この誘電体基板の他主面に設けられた接地導体パターンと、フィルム基材と、このフィルム基材上に設けられ、スロットを内部に構成した導体パターンと、前記スロットを介して前記導体パターンに電気的に接続され、前記誘電体基板の前記穴部に挿入されたＩＣチップとを備えたＲＦＩＤタグ。 - 特許庁

A heater chip 201 is equipped with a first heating unit 202 which heats a first joint formed by soldering a terminal unit 3 formed on the hard board 1 to a terminal unit formed on the flexible board 4 and a second heating unit 203 which heats a second joint adjacent to the first joint and formed by the use of a thermal adhesive tape 8 bonding the hard board 1 to the flexible board 4.例文帳に追加

ヒーターチップ２０１は、硬質基板１上に形成された端子部３と、フレキシブル基板４上に形成された端子部とのハンダ付けによる第１接続部を加熱する第１加熱部２０２と、上記第１接続部に近接した上記硬質基板１とフレキシブル基板４との熱接着テープ８による第２接続部を加熱する第２加熱部２０３とを有する。 - 特許庁

A separation material 20 is interposed between the reagent layer 13 and a piercing tool 12 to prevent the reagent layer 13 from contacting directly with the piercing tool 12, in a hollow reaction part 14 provided in a tip 11a of a chip body 11, and the component in the reagent layer is thereby prevented from intruding into the body of the user, when pierced by the piercing tool 12.例文帳に追加

チップ本体１１の先端１１ａに設けられている中空反応部１４において、試薬層１３と穿刺用器具１２との間に分離材２０を設けて試薬層１３と穿刺用器具１２とが直接接触しないようにしたので、穿刺用器具１２による穿刺の際に、使用者の体内に試薬層１３の成分が侵入するのを防止することができる。 - 特許庁

The electronic device includes: a base sheet; a conductive pattern formed on the base sheet; a circuit chip mounted on the base sheet and connected to the conductive pattern; and a plurality of protrusions arranged on at least one of a frontside and a backside of the base sheet to overlap at least a portion of the conductive pattern, and projected in a direction away from the base sheet.例文帳に追加

ベースシートと、上記ベースシート上に設けられた導体パターンと、上記ベースシート上に搭載されて上記導体パターンに接続された回路チップと、上記ベースシートの表裏のうち少なくとも片側に、上記導体パターンの範囲の少なくとも一部と重なる範囲に亘って配列された、該ベースシートから離れる方向に突出した複数の突起物とを備えた。 - 特許庁

In the microcomputer loaded with the remote control reception function, frequency conversion circuits corresponding to the respective operation modes are installed, and by automatically selecting conversion clocks outputted from the respective conversion circuits corresponding to the respective operation modes, the conversion clock of the same frequency is supplied at all times to the frequency divider circuit for generating the clock for sampling the remote control signals inputted to a microcomputer chip.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、各動作モードに応じた周波数変換回路を設置し、各動作モードに応じて各々の変換回路から出力される変換クロックを自動的に選択することによって、マイコンチップに入力されるリモコン信号をサンプリングする為のクロックを発生する分周回路に常に同じ周波数の変換クロックを供給させる。 - 特許庁

The sensor device 100 is constituted such that the pressure detecting semiconductor sensor chip 2 is mounted in a resin package 1 having insert-formed conductive material-made insert pins 4 and electrically connected to the pins 4 through bonding wires 6, and the pins 4 and the wires 6 are covered and protected with a protective member 7 made of-an electrically insulative and flexible fluororesin gel.例文帳に追加

センサ装置１００は、導電材料よりなるインサートピン４がインサート成形された樹脂パッケージ１に、圧力検出用の半導体よりなるセンサチップ２をマウントし、センサチップ２とピン４とをボンディングワイヤ６にて電気的に接続し、これらチップ２、ピン４及びワイヤ６を電気的な絶縁性且つ柔軟性を有するフッ素ゲルよりなる保護部材７により被覆保護してなる。 - 特許庁

To provide a metallic thin film forming mask that can form, in a chip type electronic component element, a pair of metallic thin film electrodes which range from one of the pair of main faces to the other main face through one of the pair of side faces and which oppositely face across the non-forming region of a metallic thin film on each surface of the pair of main faces.例文帳に追加

チップ型電子部品素子に、前記１対の主面の一方主面から前記１対の側面のうちの１つの側面を経て前記１対の主面の他方主面に至り、前記１対の主面の各表面の薄膜金属非形成領域を隔てて対向する１対の薄膜金属電極を形成できる薄膜金属形成用マスクを提供する。 - 特許庁

An IC chip 2 including a ROM 22 whose data is inhibited from being read to the outside and an electrically rewritable EEPROM 23 is mounted on an IC card 1, wherein the ROM 22 stores an encryption key seed 12 for deriving a scramble key, and the EEPROM 23 stores definition information 13 for defining one scramble key out of scramble keys derived from the encryption key seed 12.例文帳に追加

ＩＣカード１は，外部へのデータ読み出しが禁止されたＲＯＭ２２と，電気的に書換え可能なＥＥＰＲＯＭ２３を備えたＩＣチップ２が実装され，ＲＯＭ２２には，スクランブル鍵を派生するための暗号鍵シード１２が記憶され，ＥＥＰＲＯＭ２３には，暗号鍵シード１２から派生されるスクランブル鍵の中から，一つのスクランブル鍵を定義する定義情報１３が記憶されている。 - 特許庁

A semiconductor integrated circuit (100) that takes ambient temperature information as an object to be processed consists of a plurality of temperature sensors (101, 102) each enabling temperature detection; and of an arithmetic operation (107) capable of calculating the ambient temperature information by eliminating an error factor caused by heat production of a chip itself, on the basis of temperature detection results of the plurality of the temperature sensors.例文帳に追加

周囲温度情報を処理対象とする半導体集積回路（１００）において、それぞれ温度検出を可能とする複数の温度センサー（１０１，１０２）と、上記複数の温度センサーの温度検出結果に基づいてチップ自身の発熱に起因する誤差要因を排除することによって上記周囲温度情報を算出可能な演算部（１０７）とを設ける。 - 特許庁

Additionally, this method comprises a process of inserting a nozzle into the chamber, a process of supplying electrode materials to the nozzle, and a process of atomizing the electrode material and form mist of the electrode material so that this mist substantially surrounds the nozzle chip and then adheres to the inner face of the sensor element to form inner-side electrode, without substantially involving relative movement between the nozzle and the sensor element.例文帳に追加

本方法は、更に、ノズルをチャンバに挿入する工程、電極材料をノズルに供給する工程、及びノズルとセンサエレメントとの実質的な相対移動を伴うことなく、電極材料を微粒子化して、電極材料のミストを形成し、このミストがノズルのチップを実質的に取り囲み、センサエレメントの内面に付着し、内側電極を形成する工程を含む、方法。 - 特許庁

After the process of forming a dielectric layer 4 on the surface of a capacitor element 2 to which an anode lead wire 3 is jointed, by performing a process of generating a fine chip 41 at the dielectric layer 4 by supplying ultrasonic vibrations, it is made possible to apply a voltage to the anode lead wire 3 and perform the electrolytic polymerization, in a process of forming the conductive high polymer film 5.例文帳に追加

陽極リード線3を接合したコンデンサ素子2の表面に誘電体層4を形成する工程の後に、超音波振動を与えることにより誘電体層4に微小な欠損41を生じさせる工程を行うことによって、導電性高分子膜5を形成する工程において、陽極リード線3に電圧を印加して電解重合を行うことを可能とする。 - 特許庁

The apparatus stores the valuable securities having a monetary value such as the coin, merchandise coupon and valuable securities in or to which a storage medium 5 such as the radio IC chip to store identification data for identifying at least the monetary value is embedded or pasted, reads the identification data from the stored securities, identifies the kind and the quantity of the securities from the read out identification data and stores the identification result.例文帳に追加

少なくとも金銭的価値を識別するための識別データを記憶する無線ＩＣチップ等の記憶媒体５が埋設又は貼付された貨幣，商品券，有価証券などの金銭的価値を有する有価券を収容し、収容した有価券から識別データを読取り、読取った識別データから有価券の種類及び数量を識別し、その識別結果を記憶する。 - 特許庁

A booster circuit with external capacitive elements is used for the booster circuit (230) for producing voltage for driving the source lines of the TFT liquid crystal panel in the liquid crystal driving control device incorporating the power circuit having the booster circuit, while a charge pump having incorporated (on-chip) capacitive elements is used for the booster circuit (240) for producing voltage for driving the gate lines.例文帳に追加

昇圧回路を有する電源回路を内蔵した液晶駆動制御装置内のＴＦＴ液晶パネルのソース線を駆動するための電圧を生成する昇圧回路（２３０）には外付け容量素子を有する昇圧回路を用いる一方、ゲート線を駆動するための電圧を生成する昇圧回路（２４０）には内蔵（オンチップ）の容量素子を有するチャージポンプを用いるようにした。 - 特許庁

A control unit 105 applies a spreading code number indicating a spreading code of a user of a path search target and chip offset preset for the user to a spreading code shift calculator 106 to calculate a spreading code shift value and sets the spreading code shift value to a spreading code generator 102 in reference timing that becomes an origin of the path search assigned time assigned to the user.例文帳に追加

制御部１０５は、パスサーチ対象のユーザの拡散符号を示す拡散符号番号と当該ユーザについて予め設定されたチップオフセットとを拡散符号シフト算出器１０６に与えて拡散符号シフト値を算出させておき、当該ユーザに割り当てられたパスサーチ割当時間の起点となる基準タイミングで当該拡散符号シフト値を拡散符号発生器１０２に設定する。 - 特許庁

To reduce the size and cost of an optical module and to improve the mass productivity of the module by more effectively improving the efficiency of signal light coupling between an optical waveguide element and an optical waveguide circuit of which signal light incidence/exit end faces are opposed to each other through a gap in an integrated optical module packaging an optical waveguide element on an optical waveguide circuit platform by a flip- chip mounting.例文帳に追加

光導波路回路プラットフォーム上に光導波路素子がフリップチップ実装された集積光モジュールにおいて、空隙を挟んで信号光の入出射端面が対向する光導波路素子〜光導波路回路間の信号光結合効率を、従来より効果的に改善し、光モジュールの小型化・低コスト化・量産性向上を実現する。 - 特許庁

When laying out the LSI 100 having the internal functional block 101 with a built-in hard macro 104 into strata, the in-block power trunk 106 of the internal functional block is made of different wiring layers on the wiring region 105 of the hard macro 104, and the key power trunk 103 of the LSI chip is installed, and the power trunk 106 within the internal functional block is diverted to it.例文帳に追加

ハードマクロ１０４を内蔵する内部機能ブロック１０１を有するＬＳＩ１００を階層レイアウトする際に、ハードマクロ１０４の配線領域１０５上に異なる配線層で内部機能ブロックの内部機能ブロック内電源幹線１０６を設け、ＬＳＩチップの基幹電源幹線１０３を内部機能ブロック内電源幹線１０６を流用して設置する。 - 特許庁

In the IC chip mount body provided with an antenna circuit 3 and an IC 6, the antenna circuit is connected to the IC 6, a dielectric layer 2 located near the antenna circuit, a nonconductive transparent magnetic layer 4 including a transparent magnetic metallic material located on an outside of the dielectric layer 2, and a conductive layer 5 located on an outside of the nonconductive transparent magnetic layer 4.例文帳に追加

アンテナ回路３およびＩＣ６を備えたＩＣチップ実装体であって、ＩＣを接続したアンテナ回路、アンテナ回路近傍に位置する誘電体層２、誘電体層の外側に位置する透磁性金属材料を含む非導電性透磁性層４、非導電性透磁性層の更に外側に位置する導電性層５を備えるＩＣチップ実装体。 - 特許庁

In the pad-type or heat dissipation-type semiconductor device 10 and a lead frame 18 used for the semiconductor device 10 in which an element mounting portion 12 for mounting a semiconductor chip 11 thereon is exposed from the underside of the sealing resin 13, a projecting wall 14 preventing generation of thin burr during the filling of the sealing resin is provided around the exposed surface of the exposed element mounting portion 12.例文帳に追加

半導体チップ１１を載せる素子搭載部１２が封止樹脂１３の裏面から露出しているパッドタイプまたは放熱板タイプの半導体装置１０および半導体装置１０に使用するリードフレーム１８において、露出している素子搭載部１２の露出面周囲に樹脂封止時に薄バリの発生を防止する突出壁１４を設けた。 - 特許庁

The opening so as to surround the arranging region of the DNA non-bonding pair 15 is provided and a packing 12 comprising a flat member with a predetermined interval thickness is held between the slide glass 11 and the cover glass 13, and the slide glass 11 and the cover glass 13 are fixed by a case 14 so as not to shift the relative positional relation of them to constitute the DNA microarray chip 10.例文帳に追加

ＤＮＡ非結合対１５の配置領域を囲繞するような開口を設け、所定間隔厚さの平板状部材からなるパッキン１２を、スライドガラス１１とカバーガラス１３との間で挟持し、スライドガラス１１とカバーガラス１３とを、これらの相対的位置関係がずれないようにケース１４により固定して、ＤＮＡマイクロアレイチップ１０を構成する。 - 特許庁

The fuse structure part in an integrated circuit chip comprises an insulated semiconductor substrate, a fuse bank 410 which is constituted of a plurality of the parallel fuse links 402, 404 and 404 on the same plane and which are integrated with the insulated semiconductor substrate and voids 410 and 412 which scatter between pairs of fuse links and which extend across the plane delimited by the fuse links on the same plane.例文帳に追加

絶縁された半導体基板と、複数の平行で同一平面のヒューズ・リンク４０２、４０４、４０６からなり、絶縁された半導体基板と一体のヒューズ・バンク４１０と、各対の前記ヒューズ・リンク間に散在し、同一平面のヒューズ・リンクによって画定される平面を越えて延びるボイド４１０、４１２とを含む、集積回路チップ内のヒューズ構造部について記載する。 - 特許庁

At the time of receiving a request for electronic commerce from the portable information terminal 11 through a network 20, a server 30 records a recognition code held by the IC chip M1, and displays the result at the display part of the portable information terminal 11, and when the recognition code outputted by the reading device 40 is already recorded, the server 30 applies the passage permission to the reading device.例文帳に追加

この場合、サーバ３０は、ネットワーク２０を介して例えば携帯情報端末１１から電子商取引の要求を受けると、ＩＣチップＭ１が保持する認識符号を記録し、その旨を携帯情報端末１１の表示部に表示するとともに、読み取り装置４０が出力する認識符号が記録済みであれば通過許可を読み取り装置に与える。 - 特許庁

When the tube is bent by the handling, the IC tag inlet does not follow the degree of the bend and the large stress is not applied to the IC tag inlet since the IC tag inlet is stored in the tube made of the hard resin in a loose condition so that the damage of the IC tag due to a breakdown or a fracture of an IC chip or an antenna connection section can be prevented.例文帳に追加

ＩＣタグインレットが硬質な樹脂からなるチューブの中に遊びを持った状態で収納されるので、取扱い時にチューブが曲がっても、その曲げ度合いにＩＣタグインレットが追従せず、ＩＣタグインレットに大きな応力が加わるようなことがなく、したがってＩＣチップやアンテナ接合部に故障や断線を生じてＩＣタグが破損するのを防止することができる。 - 特許庁

Systems from a digital control system composed of a pulse-width modulation/intensity modulation signal generator 11 that generates a light emission instruction signal to perform pulse-width modulation and intensity modulation simultaneously to input data based on the input data, to an analog drive system such as an error amplifier 8 and current driver 7 are all mounted on a single chip IC 9 in a highly integrated structure.例文帳に追加

入力データに基づいて、入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部１１なるデジタル制御系から、誤差増幅部８や電流駆動部７のようなアナログ駆動系まで、全てを１チップの集積回路９として高集積化して構成した。 - 特許庁

In read or write operation, in a freeze releasing circuit 60 in a semiconductor memory device, when a row-act signal /ROWACT is not activated in the prescribed period decided by a trailing edge delay circuit DL10 after a chip enable-signal/CE is made an H level, a freeze reset signal /FREEZRST is outputted from a logic gate L14 after the elapse of the prescribed period.例文帳に追加

書込または読出動作時、半導体記憶装置内のフリーズ解除回路６０において、チップイネーブル信号／ＣＥがＨレベルとなったのち、後縁遅延回路ＤＬ１０にて決定される所定期間中にロウアクト信号／ＲＯＷＡＣＴが活性化されない場合、所定期間経過後に論理ゲートＬ１４からフリーズリセット信号／ＦＲＥＥＺＲＳＴが出力される。 - 特許庁

In a ceramic substrate on which a plurality of semiconductor chips are mounted and a resin-sealing body for covering the semiconductor chips is formed on the principal surface, there are provided a split groove 2 which is formed on the principal surface of the ceramic substrate 1, for dividing the ceramic substrate for each semiconductor chip and a recognition mark 3 used to dice only the resin sealing body, before splitting the ceramic substrate.例文帳に追加

複数の半導体チップを搭載し、半導体チップを被覆する樹脂封止体を主面に形成してなるセラミック基板において、セラミック基板１主面に形成され、セラミック基板を半導体チップ毎に分割するための分割溝２と、セラミック基板を分割する前に樹脂封止体のみをダイシングするために用いられる認識マーク３とを設ける。 - 特許庁

This chip scattering prevention cover 9 for the finishing machine 1 is operated by elevating and lowering of a machining unit 3 provided with a tool holder part 4 for mounting or dismounting the tool 6 on/from it, is turned forward to surround the tool 6 by lowering of the machining unit 3, and is turned behind the tool holder part 4 by lowering of the machining unit 3 for retraction.例文帳に追加

工具６が着脱される工具ホルダー部４を備えた加工ユニット３の昇降により作動する加工機１の切粉飛散防止カバー９において、該切粉飛散防止カバー９が、該加工ユニット３の降下により、該工具６の周囲を囲うべく前方に回動し、該加工ユニット３の上昇により、該工具ホルダー部４の後方に回動して退避することを特徴とする。 - 特許庁