「ChIP」に関連した英語例文の一覧と使い方(937ページ目) - Weblio英語例文検索

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

The sensor chip used for the specific detection of the substance to be inspected using the photocurrent generated by the photo-excitation of the sensitizing dye includes a working electrode, at least one of a hollow and a projection for holding the working electrode at a predetermined position, and an opening for passing a positioning member to fix the working electrode at a predetermined position in the measurement device.例文帳に追加

本発明のセンサチップは、増感色素の光励起により生じる光電流を用いた被検物質の特異的検出に用いられるものであり、作用電極と、作用電極が所定の位置に保持されるための窪み部および突起部の少なくともいずれか一方と、作用電極が測定装置の所定の位置に固定されるための位置決め部材を通すための開口部とを備えてなる。 - 特許庁

The method of manufacturing the piezoelectric oscillator comprises, after a step of forming an electronic circuit that includes an oscillation circuit, and packaging the semiconductor device with no protecting resin film formed thereon by flip chip bonding method in a second recessed part, a step of washing the area charging an under-fill with plasma, and a step of then charging the under-fill with an under-fill resin material.例文帳に追加

圧電発振器の製造方法において、第二の凹部に、発振回路を含む電子回路を形成し且つ裏面に保護樹脂膜が形成されていない半導体素子をフリップチップボンディング法により搭載する工程の後に、プラズマによりアンダーフィルを充填する領域を洗浄する工程を具備し、その後アンダーフィル樹脂材を充填する工程を具備することを特徴とする圧電発振器の製造方法。 - 特許庁

The LED light emitter is manufactured in steps of preparing a board on which an LED chip is fixed to a metallic pattern, fixing the board to a mold to form a space for charging a resin into the board, removing the mold to form a reflective layer on the formed surface of a sealing resin, and forming a light releasing face by dicing while forming the LED light emitter simultaneously.例文帳に追加

ＬＥＤチップが金属パターン上に固定された基板を準備する工程と、前記基板を金型に固定して空間を形成し、該空間に樹脂を充填する工程と、前記金型を取り除いた後に、形成された封止樹脂表面に反射層を形成する工程と、ダイシングにより光放出面を形成しながら同時にＬＥＤ発光装置を同時に形成する工程でＬＥＤ発光装置を製造する。 - 特許庁

The sample probe of the sample chip set on the first electrode is electrified to have the positive charge and simultaneously the analytical sample between both electrodes is electrified to have the negative charge, thereby to cause dielectric attraction of the analytical sample to the sample probe.例文帳に追加

その際、第１電極上にセットされた試料チップを加熱した状態で第１電極及び該第１電極に対して所定の間隔をおいて相対配置される第２電極間に電圧を印加して第１電極上にセットされた試料チップの試料プローブを（＋）電荷に帯電させると共に両者間の解析用試料を（−）電荷に帯電させて解析用試料を試料プローブに誘電吸着させる。 - 特許庁

The oligomer array chip has a substrate, a main array on the substrate including a plurality of subarrays aligned in rows, wherein each of subarrays includes a plurality of spots arranged in a matrix, and a plurality of oligomer probes having a sequence and including the plurality of oligomer probes deposited onto the corresponding spot out of the plurality of spots.例文帳に追加

本発明のオリゴマープローブアレイチップは基板、前記基板上に配列されたメインアレイであって、前記メインアレイは行方向で整列した多数のサブアレイを含み、前記各サブアレイはマトリックス形態で配列された複数のスポットを含むメインアレイ、および複数のオリゴマープローブであって、前記各オリゴマープローブは各々のシーケンスを有し前記複数のスポット中、対応するスポットに付着した複数のオリゴマープローブを含む。 - 特許庁

A decision is made, in units of wafer lot, whether the characteristic value of a chip obtained through wafer test falls within a reference level or not.例文帳に追加

ウエハテストによるチップ特性値が基準値内に入っているか否かをウエハロット単位等で判定し、チップ特性値が基準値内に入っていない場合にはアセンブリを保留し、その保留ロット数が予め設定した数量以上となったときに、保留ロットの特性データをデバイスを構成する他のチップの半導体チップ製造工程に送信して製造条件を変更し、その条件変更後のロットと保留ロットとを組み合わせてアセンブリする。 - 特許庁

In a semiconductor integrated circuit device where a semiconductor element 1 is flip-chip mounted on a wiring board 2 and fastened thereon by sealing resin 5, protrusions 7a-7d protruding toward the wiring board 2 side are formed on the back side of the semiconductor element 1 to extend along the sides 1a-1d thereof on the inside of the electrode 3 of the semiconductor element 1.例文帳に追加

半導体素子１を配線基板２にフリップチップ実装し、封止樹脂材５によって半導体素子１を配線基板２に係止した半導体集積回路装置であって、半導体素子１の裏面に、半導体素子１の辺１ａ〜１ｄに沿って延び、かつ半導体素子１の電極３よりも内側の位置に、配線基板２の側に向かって突出した凸部７ａ〜７ｄを形成したことを特徴とする。 - 特許庁

A RF chip is provided with a testing circuit to which signals output from a lower-noise amplifier that amplifies and outputs modulation signals output from a semiconductor device are supplied and to which signals input to an amplifier that outputs the modulation signals processed by orthogonal demodulation after amplified by the low-noise amplifier to the transmission channel of a substrate for the semiconductor testing device are supplied.例文帳に追加

半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。 - 特許庁

The semiconductor module has a multilayered substrate 103, at least four terminal electrodes 102 provided on the surface of the multilayered substrate 103, an electrical function layer 109 selectively provided at an internal area of the multilayered substrate 103, placed on the lower position of all terminal electrodes 102 in the substrate thickness direction, and the semiconductor device 101 flip-chip bonded to the terminal electrodes 102.例文帳に追加

本発明の半導体モジュールは、多層基板１０３と、多層基板１０３の表面に少なくとも４つ設けられた端子電極１０２と、全ての前記端子電極１０２の基板厚み方向の下方に位置する前記多層基板１０３の内部領域に選択的に設けられた電気機能層１０９と、端子電極１０２にフリップチップ実装された半導体装置１０１とを有している。 - 特許庁

The transistor 22 is disposed on a chip close to the virtual gate electrode 18a of the transfer electrode 18 of a first phase positioned on the next stage of the charge injection electrode 17 and is produced through the same manufacturing steps with the same gate length as the gate of the virtual gate electrode 18a, thereby having the same threshold voltage and the same transconductance gm as a transistor formed from the virtual gate electrode 18a.例文帳に追加

該トランジスタ２２は、電荷注入電極１７の次段に位置する第１相の転送電極１８のバーチャルゲート電極１８ａの近傍のチップ上に配置し、そのバーチャルゲート電極１８ａのゲートと同じゲート長で同じ製造工程で製作することにより、そのバーチャルゲート電極１８ａで形成したときのトランジスタと同じ閾値電圧および同じトランスコンダクタンスｇｍをもつようにする。 - 特許庁

An electrophoretic chip, intended for electrophoresing an object substance of measurement in a flow channel whose inner wall surface is electrified positively or negative when it comes into contact with electrolyte, is provided with a specific binding substance having a specific capability of binding the object substance of measurement in a state of being carried by particulates in the flow channel and prevented by gel from shifting.例文帳に追加

電解液と接触するとその内壁表面が正又は負に帯電する流路を内部に備えており、前記流路内で測定対象物質を電気泳動させるためのチップであって、前記流路内に、微粒子に担持され、かつ、ゲルによって移動を妨げられた状態で、前記測定対象物質に対して特異的結合能を有する特異的結合物質が設けられているようにした。 - 特許庁

The noncontact IC tag 1 for UHF zone or microwave zone having a half-wave dipole antenna 2 on a surface of a base film 11 and an IC chip 4 between left and right 1/4-wavelength antennas includes a small antenna 3 exclusive for near writing having a total antenna length of 1/3 to 1/10 of the total length of the half-wave dipole antenna.例文帳に追加

本発明の非接触ＩＣタグ１は、ベースフィルム１１面に半波長ダイポールアンテナ２を有し、左右の１／４波長アンテナ間にＩＣチップ４を装着しているＵＨＦ帯またはマイクロ波帯非接触ＩＣタグ１において、当該ＩＣチップの同一パッドに接続する、前記半波長ダイポールアンテナの全長の１／３から１／１０のアンテナ全長からなる小型の近接書き込み専用アンテナ３を有することを特徴とする。 - 特許庁

To provide a fixing method capable of stably bonding a pre-prepared DNA fragment, a nucleotide derivative such as oligonucleotide or its relative body to a solid phase carrier surface by quick reaction, a manufacturing method of the nucleotide derivative or a fixing carrier of its relative body by using the fixing method, and a detecting tool of a nucleic acid fragment sample represented by a DNA chip.例文帳に追加

固相担体表面に、予め調製したＤＮＡ断片、オリゴヌクレオチドなどのヌクレオチド誘導体もしくはその類縁体を迅速な反応によって安定に結合させることが可能な固定方法、そしてその固定方法を利用したヌクレオチド誘導体もしくはその類縁体の固定用担体の製造方法とＤＮＡチップに代表される核酸断片試料などの検出用具を提供すること。 - 特許庁

In the jig plate which is used when a semiconductor device chip having a second semiconductor device formed thereon is stacked on each of first semiconductor devices of a semiconductor device wafer having the first semiconductor devices formed in each of regions that are partitioned by a plurality of crossing predetermined division lines, the jig plate has a reference pattern corresponding to the predetermined division lines of the semiconductor device wafer formed thereon.例文帳に追加

交差する複数の分割予定ラインで区画された各領域に第１半導体デバイスが形成された半導体デバイスウエーハの該各第１半導体デバイス上に、表面に第２半導体デバイスが形成された半導体デバイスチップを積層する際に使用する治具プレートであって、該半導体デバイスウエーハの該分割予定ラインに対応した基準パターンを表面に有していることを特徴とする。 - 特許庁

To physically remove a metallic ball on each bump so as to make correction for each bump, even if there is a defective bump in forming the metallic ball on an electrode forming part on a semiconductor chip and to eliminate the influence of an impurity, even when an impurity is produced and mixed in a metallic bump in forming the metallic bump.例文帳に追加

金属ボ−ルを半導体チップ上の電極形成部に形成したとき、たとえバンプ不良が生じたとしても、バンプ毎に物理的に金属ボールの除去を可能とし、したがって、バンプ毎に修正が可能とすることにあり、さらに、金属バンプを形成するとき、バンプ形成工程において発生することがある不純物がたとえ混入する恐れがあったとしても、その影響を受けないようにすることにある。 - 特許庁

To realize re-activated chemical conversion of a chip type capacitor after it is formed into a final shape, and to give high reliability and high performance by eliminating cutting of a lead wire (electrode), pressing and bending after completion (after re-chemical conversion) so that the chemical conversion coating of an internal electrode foil may be hardly damaged after the completion.例文帳に追加

チップ型コンデンサの形状を最終形状に加工してから再化成処理することを可能とし、完成後（再化成処理後）においては、リード線（電極）の切断、プレス及び曲げ等の一切の加工をしないで済むようにすることで、完成後に内部の電極箔の化成皮膜に損傷が生じることを皆無として、信頼性の高い、高性能のチップ型コンデンサを製作することができるようにする。 - 特許庁

By mounting the semiconductor chip 6 to the recessed part 3a of an internal substrate 3 to be fitted to a package substrate 2, a space in the electronic component package 1 is utilized effectively, to minimize the increase of the outsize dimension of the electronic component package 1 caused by housing of a plurality of the electronic components and the restriction on the dimensions of the electronic components housed within the electronic component package 1.例文帳に追加

パッケージ基板２に取り付けられる内部基板３の凹み部３ａに半導体チップ６を搭載することにより、電子部品パッケージ１内のスペースを有効利用して、複数の電子部品を収容することによって生じる電子部品パッケージ１の外形寸法の増大と、電子部品パッケージ１内に収容される電子部品の大きさの制約とを最小限に抑えるようにする。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

To provide an EPROM device which can improve datagram retention property in a single poly OTP (one time programmable) cell, and prevent leak of electron charged at a floating gate, and provide a semiconductor device which can secure the datagram retention property in the single poly OPT cell, and HCI and insulating properties in a transistor constituting a main chip in other regions except OTP cell region simultaneously, and its manufacturing method.例文帳に追加

シングルポリＯＴＰセルにおけるデータリテンション特性を向上させ、フローティングゲートに荷電された電子の漏れを防止できるＥＰＲＯＭ素子と、シングルポリＯＴＰセルにおけるデータリテンション特性を確保すると同時に、ＯＴＰセル領域を除いた他の領域でメインチップを構成するトランジスタにおけるＨＣＩ特性及び絶縁特性を確保できる半導体素子及びその製造方法を提供する。 - 特許庁

Furthermore, variably controlling the dielectric loss tangent tanδ of the dielectric base chip 11 can variably control a state of the current distribution of the interposed part of the connection use transmission line 12 so as to improve the deterioration in the antenna characteristic due to the dielectric loss tangent tanδ of the printed circuit board 2.例文帳に追加

放射電極３における接続用伝送線路１２の介設部位は回路基板２から離されて回路基板２の誘電正接tanδの影響を受けず、しかも、チップ状誘電体基体１１の誘電正接tanδを可変制御することで放射電極３の接続用伝送線路１２介設部位の電流分布状態を可変制御できて、回路基板２の誘電正接tanδに起因したアンテナ特性の劣化を改善できる。 - 特許庁

The method consists of a chipping process to chip the form, a aggregate making process to contact the chipped foam with a hardening liquor condition that air in the opening on the surface is reduced and a molding process to knead the aggregate with the hardening liquor and for extrusion.例文帳に追加

本発明の超軽量ボードの製造方法は、発泡材を細片化する細片化工程と、前記細片化工程にて得られた細片化発泡材を、表面の空隙の空気を減じた状態で固化材液と接触させて細片化発泡材に固化材を付着させる骨材形成工程と、前記骨材形成工程にて得られた骨材及び固化材液を混練して押出成形する成形工程と、からなる。 - 特許庁

In electrodes which connect electrically a semiconductor chip with a wiring board or connect electrically a plurality of semiconductor chips, or electrodes which are electrically connected, the surface of a copper bump 3 as an electrode is covered with a coating layer 6 as insulator, admixture composed of at least one kind of atoms different from constituent atoms of the electrode are introduced into the vicinity of the surface of the electrode, and a additive layer 5 is formed.例文帳に追加

半導体チップと配線基板とをあるいは複数の半導体チップ間を電気接続する電極、あるいは電気接続している電極において、電極である銅バンプ３の表面が絶縁体であるコーティング層６で被覆され、上記電極の構成原子とは異なる少なくとも１種類以上の原子から成る添加物質が電極の表面近傍に導入され添加層５が形成される。 - 特許庁

The semiconductor package is manufactured by forming many wiring patterns of a semiconductor package to a lead frame 1 formed of a conductor plate, forming an elongated via-hole 13 to the position used in common by the adjacent wiring patterns, sealing with resin the entire part of the lead frame after the semiconductor chip 2 is mounted and the wiring is laid, and suppressing burrs b by sharing the via-hole 13 with a cutting wire.例文帳に追加

導体板から成るリードフレーム１に、半導体パッケージの配線パターンを多数個形成すると共に、隣接する配線パターンで共有可能な位置に長穴状のビアホール１３を形成し、半導体チップ２を搭載して配線した後にリードフレームの全体を樹脂封止し、上記ビアホール１３を半裁する切断線で切り分けることによりバリｂを抑制して半導体パッケージを製造する。 - 特許庁

In the electronic inlet cartridge, which stores an electronic inlet 10 having an IC chip 11 for radio communication and a transmission/reception antenna 12, is provided with a circular core 30, around which a carrier film 20 that at least two or more electronic inlets 10 are aligned and fixed on the adhesive surface formed on one side of the carrier film 20, is wound in a case body 40.例文帳に追加

無線通信用のＩＣチップ１１と送受信アンテナ１２とを備えた電子インレット１０を格納する電子インレットカートリッジであって、少なくとも２個以上の電子インレット１０を、粘着面が片面に形成されたキャリヤフィルム２０の粘着面上に整列固定し、電子インレット１０を接着固定したキャリヤフィルム２０を少なくとも１層以上巻きつけた円芯３０を筐体４０に備える。 - 特許庁

To improve impact resistance by protecting an encoder from the shock in a direction orthogonal to the axial direction of input axis and the axial direction of the encoder and to improve detection precision of rotation angle of a rotor constituting a servo motor in a motor-driven welding gun which makes one of a set of electrode chips approach and part with respect to the other electrode chip via a feed screw mechanism by means of the servo motor.例文帳に追加

一組の電極チップのうち、一方の電極チップをサーボモータにより送りねじ機構を介して他方の電極チップに対して接近離反させる電動式溶接ガンにおいて、エンコーダの入力軸の軸方向と直交する方向及び軸方向の衝撃からエンコーダを保護して耐衝撃性を著しく向上させ、サーボモータを構成するロータの回転角度の検出精度の向上を図る。 - 特許庁

To provide an adhesive composition which has excellent connection reliability and insulation reliability and is used for sealing connection parts in a semiconductor device where connection parts of a semiconductor chip and a wiring circuit board are electrically connected with each other or in a semiconductor device where connection parts of multiple semiconductor chips are electrically connected with each other, and to provide a manufacturing method of a semiconductor device using the adhesive composition and the semiconductor device.例文帳に追加

半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において、接続部を封止するための接続信頼性及び絶縁信頼性に優れた接着剤組成物、それを用いた半導体装置の製造方法、及び半導体装置の提供。 - 特許庁

A computer is made to execute processing for determining rearrangement locations of a plurality of cells by the resistive network system by considering that attraction is generated from arrangement locations corresponding to each of the plurality of cells to each of the plurality of cells on the basis of information showing arrangement locations of each of the plurality of cells to be provided on a chip and information showing connection relation between the cells in the plurality of cells.例文帳に追加

コンピュータに、チップ上に設けられる複数のセルそれぞれの配置位置を示す情報と、前記複数のセルにおけるセル間の接続関係を示す情報とに基づいて、前記複数のセルそれぞれに対して前記複数のセルそれぞれに対応する前記配置位置から引力が生じるとして、レジスティブネットワーク方式により前記複数のセルの再配置位置を求める処理を実行させる。 - 特許庁

The electronic chip component 10 has end electrodes 14 formed on both end sides of a main component body 12 in a cubic or rectangular parallelepiped shape, a dummy terminal 16 to be soldered to a dummy land part 20 of a mounting board 18 being formed over a ridge and/or a side surface of the component body 12 separately from the end electrodes 14.例文帳に追加

本発明に係るチップ状電子部品１０は、立方体もしくは直方体状の部品本体１２の両端側に端部電極１４が形成されたチップ状電子部品１０において、部品本体１２の稜線および／または側面に跨って、端部電極１４とは分離して、実装基板１８のダミーランド部２０にはんだ付けされるためのダミー端子１６が形成されていることを特徴とする。 - 特許庁

To provide a novel precoating liquid epoxy resin for underfill sealing which excels in flowability, has good workability, does not cause a trouble such as entanglement of a void on pressure welding by heat pressurizing, enhances the curability of a fillet not immediately below a semiconductor chip without a defect of its shape, and also can inhibit biting of the resin between electrodes to make electrode connectabiity good.例文帳に追加

流動性に優れて作業性が良く、加熱加圧の圧接時にボイドの巻込みなどの不具合もなく、半導体チップ直下でないフィレット部の硬化性を高めて、しかもその形状の不具合もなく、電極間への噛み込みも抑えて電極接続性を良好ともすることのできる、アンダーフィル封止先塗布用の新しい液状エポキシ樹脂とこれを用いた封止方法、そしてこれによる封止半導体装置を提供する。 - 特許庁

To improve reliability by preventing a formed compound AuIn or AuSn from being fragile so that junction strength of a junction part is improved, when an Au plated layer of a metal pedestal and a rear surface of a submount are jointed together with a solder containing In or Sn in between, in a semiconductor laser wherein a semiconductor laser chip is fixed to the metal pedestal with the submount in between.例文帳に追加

半導体レーザ・チップ７をサブマウント８を介して金属基台９に固定した半導体レーザ装置において、ＩｎあるいはＳｎを含む半田１３を介して、金属基台９のＡｕメッキ層１０とサブマウント８裏面とを接合する際に、形成される化合物ＡｕＩｎあるいはＡｕＳｎが脆弱なものとなることを防止して、接合部の接合強度を向上させて信頼性向上を図る。 - 特許庁

In a mobile communication system where a plurality of terminals including the diversity terminal exist, an adaptive array base station 1000 controls an outgoing transmission power waveform so as to decrease transmission power in a timing for measuring a reception level of a chip antenna and to increase the transmission power in a timing when a reception level of a whip antenna being a transmission antenna is measured when the connected terminal is the diversity terminal.例文帳に追加

ダイバーシチ端末を含む複数の端末が存在している移動体通信システムにおいて、アダプティブアレイ基地局１０００は、接続している端末に対し、ダイバーシチ端末であればチップアンテナの受信レベルを測定するタイミングで送信電力を下げ、送信アンテナであるホイップアンテナの受信レベルを測定するタイミングで送信電力を上げるように、下り送信電力波形を制御する。 - 特許庁

The series of RFID tags comprising a plurality of RFID tags having a communication antenna and a circuit chip connected to the antenna to perform radio communication through the antenna formed on the long belt-like flexible base at the predetermined pitch is wound around a winding core comprising a core material and a stress relaxing material for relaxing a stress generated by winding the series of FRID tags, which surrounds the core material.例文帳に追加

通信用のアンテナとそのアンテナに接続されそのアンテナを介して無線通信を行なう回路チップとを有するＲＦＩＤタグが、長帯状かつ可撓性のベース上に所定のピッチで複数形成されてなるＲＦＩＤタグシリーズを、コア材と、そのコア材を取り巻く、ＲＦＩＤタグシリーズの巻取りにより発生する応力を緩和する応力緩和材とからなる巻き芯のまわりに巻き取る。 - 特許庁

The method of manufacturing the semiconductor device includes the steps of: preparing a wiring substrate; mounting a semiconductor chip 8 on one surface of the wiring substrate; preparing a liquid sealing resin in a cavity 15 and scattering a filler 20 over the liquid sealing resin; dipping the side of the one surface of the wiring substrate in the liquid sealing resin; and forming a sealing body 22 by curing the sealing resin.例文帳に追加

配線基板を準備する工程と、前記配線基板の一面上に、半導体チップ８を搭載する工程と、キャビティ１５に液状の封止樹脂を備えて、前記液状の封止樹脂の上部にフィラー材２０を散布する工程と、前記封止樹脂に前記配線基板の一面側を浸漬する工程と、前記封止樹脂を硬化して封止体２２を形成する工程と、を含むことを特徴とする。 - 特許庁

The semiconductor laser beam converging device comprises: a semiconductor laser chip 11 radiating a thin and long laser beam group; a dividing optical system 20 for dividing the laser beam collimated by a collimator lens 12 in a slow axis direction; a displacing optical system 30 for mutually displacing the divided laser beams in a tast axis direction; and a parallelizing optical system 40 for parallelizing the displaced respective divided laser beams in the tast axis direction.例文帳に追加

半導体レーザ光集光装置は、細長いレーザビーム群を放射する半導体レーザチップ１１と、コリメータレンズ１２でコリメートされたレーザビームをスロー軸方向に分割する分割光学系２０と、分割したレーザビームをファースト軸方向に互いに変位させる変位光学系３０と、変位された各分割レーザビームをファースト軸方向に並列させる並列光学系４０から構成されている。 - 特許庁

When the chip means is connected to the computer system via the dongle means, some pieces of the plurality of pieces of the software is specified on the basis of the number of units, flags corresponding to the specified pieces of software are respectively stored in the dongle means, the specified pieces of software can be installed in the storing means or the specified pieces of software after their installation can be operated by identifying the flags.例文帳に追加

前記チップ手段が前記ドングル手段を経由して前記コンピュータ機器に接続されている時に、前記ユニット数に基づいて、前記複数のソフトウェアのいずれかを特定し、これら特定ソフトウェアに対応したフラグを前記ドングル手段に各々記憶し、前記フラグの同定により、前記特定ソフトウェアを前記記憶手段にインストール或はインストール後の前記特定ソフトウェアの操作を可能とさせる。 - 特許庁

To provide a semiconductor nonvolatile memory device in which occurrence of defective holding characteristics caused by self-bias of the floating gate can be prevented, exclusive capacity for filling injected electric charges is not required, whole circuit constitution can be simplified, chip area is reduced, and lower cost can be realized, without causing excessive write in which electric charges are injected excessively in a floating gate is not caused.例文帳に追加

過剰にフローティングゲートに電荷が注入される過剰書き込みを発生させることなく、フローティングゲートの自己バイアスによる保持特性不良の発生をなくすことができるとともに、注入電荷充填用の専用容量を不要として全体の回路構成を簡略化することができ、チップ面積を削減して、より低コスト化を実現することができる半導体不揮発性メモリ装置を提供する。 - 特許庁

A semiconductor integrated circuit device (1000) integrating a digital circuit (1010) and an analog circuit (1050) on the same semiconductor chip comprises electrostatic discharge protection circuits (1022a, 1022b) connected to the digital circuit (1010) to protect the circuit from electrostatic discharge and electrostatic discharge protection circuits (1062a, 1062b) connected to the analog circuit (1050) to protect the circuit from electrostatic discharge.例文帳に追加

本発明の半導体集積回路装置は、ディジタル回路（１０１０）とアナログ回路（１０５０）とを同一半導体チップ内に集積する半導体集積回路（１０００）において、ディジタル回路（１０１０）に接続され静電破壊を保護する静電破壊保護回路（１０２２ａ、１０２２ｂ）と、アナログ回路（１０５０）に接続され静電破壊を保護する静電破壊保護回路（１０６２ａ、１０６２ｂ）とを備える。 - 特許庁

This device is provided with a semiconductor chip 11, having electrode pads 12, an electrode pad forming surface 11a fastened to the element mounting surface via an adhesive, external terminals (ball bumps 15) for external connection provided on the surface opposite to the element mounting surface and a base substrate 13 with multilayered wiring, on which wiring conductors 16, 17, 18 connected to each external terminal are formed.例文帳に追加

電極パッド１２を有する半導体チップ１１と、その電極パッド形成面１１ａが素子搭載面１３ａに接着剤を介して固定され素子搭載面と反対側の面１３ｂに外部接続用の外部端子（ボールバンプ１５）が設けられるとともに各外部端子に接続される配線導体１６，１７，１８が形成されている多層配線基板によるベース基板１３を備えている。 - 特許庁

Tungsten is adopted as the material of the heating element layer 3, aluminum is adopted as the material of the pads 4, and a pair of conductive contacts 5 thermally bonded and electrically connected with the respective pads 4 are provided as a heat radiation means for radiating the heat of the respective pads 4 to the outside of the pressure wave generation element chip on the one surface side of the semiconductor substrate 1.例文帳に追加

発熱体層３の材料としてタングステンを採用するとともに、パッド４，４の材料としてアルミニウムを採用し、半導体基板１の上記一表面側に、各パッド４，４それぞれの熱を圧力波発生素子チップの外部へ放熱させる放熱手段として各パッド４，４それぞれに熱的に結合され且つ電気的に接続された一対の導電性コンタクト５，５を備えている。 - 特許庁

In the multiple chip part, a plurality of units composed of external electrodes, electrically connected to an element where a plurality of ceramic layers and a plurality of internal electrodes are laminated are put side by side in ceramic sintered compacts and are then surface-mounted in the external electrode, wherein void portions where the ceramic layers are not provided are formed substantially vertically on surface to be surface mounted between the units.例文帳に追加

複数のセラミック層と複数の内部電極とが積層された素子と該素子に電気的に接続された外部電極とからなるユニットがセラミック焼結体に複数併設され、前記外部電極で表面実装される多連チップ部品であって、前記ユニットの間に前記セラミック層のない空隙部が表面実装される面に略垂直に形成されていることを特徴とする多連チップ部品である。 - 特許庁

The fuse element 25 comprises a lower side soldering material layer 27 formed by using first soldering material having a higher melting point than a peak temperature under reflow conditions of reflow soldering method to mount the chip fuse on a circuit board, and an upper side soldering material layer 29 directly formed on the lower side soldering material layer 27 by using second soldering material having a lower melting point than the above peak temperature.例文帳に追加

ヒューズ素子２５を、チップ型ヒューズを回路基板に実装するリフローソルダリング方法のリフロー条件におけるピーク温度よりも高い融点を有する第１の半田材料を用いて形成された下側半田材料層２７と、前述のピーク温度よりも低い融点を有する第２の半田材料を用いて下側半田材料層２７の上に直接形成された上側半田材料層２９とから構成する。 - 特許庁

To provide a driving or transmitting V-belt, in particular a belt for a continuously variable transmission capable of solving problems of productivity, weight, driving noises and capable of oil-free driving by inventing a compound belt based on alternative construction and mechanism as a replacement of a conventional system using a chip shape metal element and an endless metal belt.例文帳に追加

チップ状の金属製エレメントと無端の金属製ベルトとを用いる従来の方式に代えて、全く別の構造および機構に基く複合ベルトを案出することにより、生産性、コスト、耐久性、重量、駆動時の騒音などの課題を一挙に解決し、さらには無給油駆動（乾式駆動）も可能である駆動ないし伝動用のＶベルト、なかんずく無段変速機のベルトを提供することを目的とする。 - 特許庁

A cover 14 can be locked to a housing body 12 after being turned to the housing body 12 and then moved parallel to the housing body 12, and a switching contact portion 26 is positioned within the cover 14 and is configured such that it is electrically actuated only when a chip card 20 is inserted and the cover 14 is locked by the housing body 12.例文帳に追加

前記ハウジング本体１２へと回動され、続いて前記ハウジング本体１２に対して平行に移動した後に、前記カバー１４が前記ハウジング本体にロック可能とされ、切換接触部２６が前記カバー１４内に配置され、かつチップカード２０が挿入されかつカバー１４が前記ハウジング本体１２にてロックされた場合にのみ電気的に作動するように、前記切換接触部が配置構成されている。 - 特許庁

The biological macromolecule analysis chip 1 includes a first imaging device 10 and a second imaging device 110 with a plurality of light-receiving elements 20 formed thereon, and a storage 4 for storing image data picked up by the first imaging device 10 and the second imaging device 110 in which a probe 61 for binding a specified biological macromolecule is provided on the light-receiving surface of the first imaging device 10.例文帳に追加

複数の受光素子２０が形成された第１の撮像装置１０及び第２の撮像装置１１０と、第１の撮像装置１０及び第２の撮像装置１１０により撮像された画像データを記憶する記憶装置４と、を備え、第１の撮像装置１０の受光面には特定の生体高分子と結合するプローブ６１が設けられている生体高分子分析チップ１である。 - 特許庁