「ChIP」に関連した英語例文の一覧と使い方(933ページ目) - Weblio英語例文検索

The IC card is provided with an IC substrate 1 composed of polyethylene terephtalate whose thickness is ≤50 μm, an IC chip 2 and a capacitor whose thickness is ≤200 μm loaded on one surface of the IC substrate, a spacer layer 4 arranged on one surface of the IC substrate and cover films 5 spread respectively on an upper surface of the spacer layer 4 and a lower surface of the substrate.例文帳に追加

厚みが５０μｍ以下のポリエチレンテレフタレートからなるＩＣ基材１と、そのＩＣ基板上の一方の面上に搭載した、厚みが２００μｍ以下のＩＣチップ２及びコンデンサと、ＩＣ基材の一方の面上に配置されたスペーサ層４と、スペーサ層４の上面と前記基材の下面にそれぞれ敷設されたカバーフィルム５とを備えることを特徴とするＩＣカードである。 - 特許庁

This IC tag device 10 is provided with an inlet part 11 configured of an IC chip and an antenna part for storing attribute data and transmitting the data to a reception side; an adhesive sheet 12a for protecting the inlet part 11 and to be attached to equipment 11; and an adhesive sheet 12b arranged on the inlet part 11 for interposing the inlet part 11 with the adhesive sheet 12a.例文帳に追加

ＩＣタグ装着装置１０は、属性データを格納するとともに受信側に送信するＩＣチップ及びアンテナ部からなるインレット部１１と、このインレット部１１を保護すると共に機器１に貼付されるための粘着シート１２ａと、インレット部１１の上に設けられ、粘着シート１２ａとの間にインレット部１１を挟み込む粘着シート１２ｂとを備える。 - 特許庁

A process for manufacturing a semiconductor device comprises a section 34 for supporting a base substrate 26 on which a plurality of semiconductor chips 12 are stuck with an adhesive 28, a section 40 supplying energy 44 for lowering viscosity to the adhesive 28, and a suction tool 50 for taking out the semiconductor chip 12 from the base substrate 26 after the energy 44 is supplied.例文帳に追加

半導体装置の製造装置は、複数の半導体チップ１２が粘着材２８によって貼り付けられたベース基材２６を支持する支持部３４と、粘着材２８に粘着力を下げるためのエネルギー４４を供給するエネルギー供給部４０と、エネルギー４４の供給後に、半導体チップ１２をベース基材２６から取り出す吸着ツール５０と、を含む。 - 特許庁

In the long go-around multiplex/demultiplex module, the chip area is decreased to a quarter or smaller of the case where 8 chips on which a 1×4 array waveguide grid is formed are used by integrating four 1×4 array waveguide grids 15 or 16 into two planar waveguide circuit chips 13 and 14, respectively, furthermore, the module size is decreased.例文帳に追加

この波長周回性合分波モジュールでは、４つの１×４アレイ導波路格子１５あるいは１６それぞれを、平面導波回路チップ１３あるいは１４の２枚に集積することで、１つの１×４アレイ導波路格子が形成されたチップを８枚使用するよりも、チップ面積を１／４以下にでき、ひいてはモジュールサイズを低減することが可能である。 - 特許庁

In an electronic component 100 designed in this manner, a damming member 20 made of low melting point metal is installed between the chip 1 and the substrate 3 outside the part 8 and inside the location planned for the resin 5 for preventing the infiltration of the resin 5 prior to the sealing by the resin 5.例文帳に追加

このように構成された電子部品装置１００において、前記デバイスチップ１と前記基板３との間であって、前記デバイスチップ１の機能部分８が配置される場所の外側であり、かつ前記樹脂５が配置される場所の内側に、前記樹脂５の進入防止のための低融点金属からなるダム用部材２０が、前記樹脂５による封止工程の前に設けられる。 - 特許庁

The control circuit of a motor comprises at least two sensor chips, and at least two sets of coils, and the two sets of coils have first winding and second winding, where one end of the first winding and that of the second wind are electrically connected mutually, and the other end of the first winding and that of the second winding are electrically connected to each corresponding sensor chip.例文帳に追加

本発明は、少なくとも二つのセンサーチップと、第一巻き線及び第二巻き線をそれぞれ有し、前記第一巻き線及び前記第二巻き線の一端が互いに電気的に接続され、前記第一巻き線及び前記第二巻き線のもう一端が互いに対応する前記センサーチップと電気的に接続される少なくとも二つの巻き線セットと、を含むモーターの制御回路である。 - 特許庁

At corner parts 72, 73 of first and second sides 61, 62 and third and fourth sides 63, 64 of a semiconductor chip 1 counterposed to a resin injecting direction A, a wire 53 upward of the third and forth sides 63, 64 and a wire 55 upward of the third and fourth sides 63, 64 adjacent to the wire 53 are formed electrically at the same potential or neutrally.例文帳に追加

樹脂注入方向Ａに対向した半導体チップ１の第１及び第２の辺６１、６２と他の第３及び第４の辺６３、６４とのコーナ部７２、７３における第３及び第４の辺６３、６４の上方のワイヤ５３と、ワイヤ５３に隣接する第３及び第４の辺６３、６４の上方のワイヤ５５とを電気的に同電位又は中立に形成した。 - 特許庁

This MOS integrated circuit is provided with boosting circuits 61, 62 which can generated positive boosting voltage and negative boosting voltage on a semiconductor chip, a level detecting means 19 detecting a level of power source voltage externally supplied, and a threshold value is changed by switching voltage applied to a substrate (well region) in which MOSFET is formed in accordance with a level of detected power source voltage.例文帳に追加

半導体チップ上に正の昇圧電圧および負の昇圧電圧を発生可能な昇圧回路（６１，６２）と外部から供給される電源電圧のレベルを検出するレベル検出手段（１９）とを設け、検出された電源電圧のレベルに応じてＭＯＳＦＥＴが形成された基体（ウェル領域）に印加される電圧を切り替えて、しきい値を変化させるようにした。 - 特許庁

The double emulsion microcapsule preparation device is provided with a double emulsion microcapsule preparation chip consisting of a microchannel where a four-path crossing section 208 that a first dispersion phase 205 and a first continuous phase 201 to which a material is supplied from two split directions intersect, and a three-path crossing section 214 that a second dispersion phase downstream the section 208 and a second continuous phase intersect are formed.例文帳に追加

ダブルエマルション・マイクロカプセル生成装置において、第１分散相（２０５）と分流した二方から供給される第１連続相（２０１）とが交差する四路交差部（２０８）と、この四路交差部（２０８）の下流である第２分散相と第２連続相とが交差する三路交差部（２１４）とが形成されるマイクロチャネルからなるダブルエマルション・マイクロカプセル生成チップを具備する。 - 特許庁

In the refill having the ink housing tube 20 and a chip 10, the tube 20 is composed of an approximately cylindrical primary molding part 21 in which a penetration support part 21a1 penetrating radially in an appropriate position is formed and a secondary molding part 22 which is formed in the part 21a1 and forms part of the ink housing part 20 and formed by injection double molding.例文帳に追加

インク収容管２０とチップ１０とを備えるボールペン用リフィールにおいて、前記インク収容管２０は、適宜部位で径方向に貫通する貫通支持部２１ａ１が形成される略筒状の一次成形部２１と、該貫通支持部２１ａ１に成形されて該インク収容管２０の一部を構成する二次成形部２２とからなり、射出二重成形によって形成されている。 - 特許庁

After over-sampling receiving signals corresponding to many chips at a fixed speed, these over-sampled signals are stored in a receiving signal shift register, false noise codes generated from a false noise code generator in the receiver itself are stored in a false noise code shift register part for each chip and the stored data are multiplied by false noise codes outputted from the shift register part respectively.例文帳に追加

多数個のチップに該当する受信信号を一定速度でオーバーサンプリングした後、受信信号用シフトレジスタ部に貯蔵して、受信器自体の擬似雑音コード発生器から発生した擬似雑音コードをチップ単位で擬似雑音コード用シフトレジスタ部に貯蔵し、貯蔵されたデータと擬似雑音コード用シフトレジスタ部から出力される擬似雑音コードとを各々乗算する。 - 特許庁

The pressure-sensitive adhesive sheet scarcely generates filamentous cut scraps, has good expand balance in MD (machine direction) and TD (trans direction) in expanding at room temperature, and causes little transfer of the adhesive agent to the adhesive layer-pasting surface of a semiconductor chip and, accordingly, the sheet is suitable as a pressure-sensitive adhesive sheet for processing a semiconductor wafer and forming an electronic part.例文帳に追加

本発明の粘着シートは、細糸状の切削屑が生じにくく、室温でエキスパンドする際に、ＭＤ（マシン・ディレクション）とＴＤ（トランス・ディレクション）のエキスパンドバランスに優れ、半導体チップの粘着剤層貼り付け面に粘着剤が移行しにくいという効果を奏するため、半導体ウエハを加工して電子部品とするための粘着シートとして好適に用いられる。 - 特許庁

The immunological sensor chip is equipped with a sample-housing part, wherein a sample containing particles which have a specimen containing a target substance and the biocompatible molecule, specifically bonded to the target substance supported on the same is arranged; and a particle-separating means for separating the particles, on the basis of a particle size and a pair of electrodes applying voltage to the sample for agglutinating the particles.例文帳に追加

免疫センサチップは、標的物質が含まれる検体と、前記標的物質に特異的に結合する生体親和性分子が担持された粒子とを含む試料が配置される試料収納部と、粒径に基づいて前記粒子を分離する粒子分離手段と、前記試料に電圧を印加して前記粒子を凝集させるための一対の電極とを備える。 - 特許庁

In the semiconductor laser device 1, a polarization hologram 6 transmits an emission light 70 from a semiconductor laser chip 2 to an optical disk 85 as a going light 71 without its diffraction, and shifts a returning light 77 generated by the reflection of the going light 71 on the optical disk 85 and its return and diffracts the light to be directed to first and second light receiving parts 3A, 3B.例文帳に追加

この半導体レーザ装置１では、偏光ホログラム６は、半導体レーザチップ２から光ディスク８５への出射光７０を回折しないで往路光７１として透過する一方、往路光７１が光ディスク８５で反射して戻ってきた復路光７７を半導体レーザチップ２に向かう方向から逸らすと共に第１，第２の受光部３Ａ，３Ｂに向けるように回折する。 - 特許庁

When an IC designer prepares a circuit diagram, respective circuit elements included in this circuit diagram are extracted, each element is converted to a reference integration enable number per unit packaging area of a basic element, a total packaged element number is calculated and the chip size is predicted from the data of layout and reference integration enable number (integration density) stored in a data base 40.例文帳に追加

ＩＣ設計者が回路図を作成すると、この回路図に含まれる各回路素子を抽出し、変換テーブル３０を用いて、各素子を基本素子の単位実装面積当りの基準集積可能数に換算し、総実装素子数を算出して、データベース４０に格納されているレイアウトと基準集積可能数（集積密度）とのデータからチップサイズを予測する。 - 特許庁

To provide an apparatus for measuring surface plasmon resonance for detecting/quantitatively determining a plurality of detection materials, at the same time, a surface plasmon sensor used for the apparatus for measuring surface plasmon resonance and a detection chip used for the surface plasmon sensor, and for inexpensively and stably detecting/quantitatively determining a plurality of the materials to be detected, at the same time and to make the overall size compact.例文帳に追加

多数の検知対象物質の検出・定量を一度にまとめて行う表面プラズモン共鳴測定装置及び、その表面プラズモン共鳴測定装置で使用する表面プラズモンセンサー、その表面プラズモンセンサーで使用する検知チップであって、安価にかつ安定に多数の検知対象物質の検出・定量を同時に行うことを可能にしつつ、全体のコンパクト化を図ること。 - 特許庁

In the multi-project-chip semiconductor device, semiconductor elements fabricated on a wafer have a layout that corresponds to an exposure order of a pattern of the semiconductor elements and that is based on information indicating manufacture conditions and the number of shots and are arranged such that the semiconductor elements having the same manufacture condition are adjacent to each other in ascending or descending order of the number of shots.例文帳に追加

マルチプロジェクトチップ方式の半導体装置において、ウェーハ上に形成された複数の半導体デバイスは、前記複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じた配置を有し、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置されているように構成する。 - 特許庁

This semiconductor device includes the wiring board 1 having a first terminal group 2 disposed at a substantially center on the surface of the board and a second terminal group 3 disposed on the surface of the board around the first terminal group 2, the first semiconductor element 5 flip-chip mounted on the wiring board 1 via the first terminal group 2, and the second semiconductor element 7 placed on the first semiconductor element 5.例文帳に追加

基板面の略中央部に配置された第１の端子群２と、第１の端子群２の周囲の基板面に配置された第２の端子群３とを備える配線基板１と、第１の端子群２を介して配線基板１にフリップチップ実装された第１の半導体素子５と、第１の半導体素子５上に搭載された第２の半導体素子７とを備える。 - 特許庁

In the process for manufacturing an LED lamp, a through hole printed wiring board on which an LED chip packaging pattern and a terminal pattern are formed, and a plate provided with a through hole having a shape corresponding to a recess with the wall face of the hole being subjected to reflection increasing treatment are produced, and then they are bonded mutually while being aligned thus producing a multilayer printed wiring board.例文帳に追加

ＬＥＤチップ実装パターンと該端子パターンを形成したスルーホールプリント配線板と、該凹部に相当する型状の貫通穴を形成し、その穴壁面を適宜反射増加処理した貫通穴形成板とを作製し、これらを位置合わせして相互接着することにより該多層プリント配線板を製造することを特徴とするＬＥＤランプの製造法。 - 特許庁

A detection chip which keeps at least part of the openings of pump connecting parts arranged at specific intervals (a) on two parallel straight lines, and the distance (b) between any opening on one straight line and the closest opening on the other straight line arranged in such a way as to satisfy the relation a/2<b is provided as a third mode of the present invention.例文帳に追加

本発明の第３の態様として、少なくとも一部のポンプ接続部の開口が、平行な２本の直線上のそれぞれに一定の間隔ａをおいて配置され、かつ一方の直線上にある任意の開口から、もう一方の直線上にある最も近い開口までの距離ｂが、ａ/２＜ｂの関係を満たすよう配置された検出チップが提供される。 - 特許庁

A semiconductor device includes a substrate 20, the wiring pattern 30 formed on a first face 22 of the substrate 20, a first layer 42 formed to cover a second portion 34 excluding a first portion 32 of the wiring pattern 30, and a semiconductor chip 10 which is mounted on the first face 22 of the substrate 20 and is electrically connected with the wiring pattern 30 at the first portion 32.例文帳に追加

半導体装置は、基板２０と、基板２０の第１の面２２に形成されてなる配線パターン３０と、配線パターン３０の第１の部分３２を除いて第２の部分３４を覆うように形成された第１の層４２と、基板２０の第１の面２２に搭載されて第１の部分３２で配線パターン３０と電気的に接続されてなる半導体チップ１０と、を有する。 - 特許庁

A data input pen 100 which determines propriety of entry to the blank form 10 stores an entry rule to the blank form 10 by associating it with a form ID, extracts the entry rule based on the form ID read from an IC chip 20, acquires entry data to be written in the blank form 10 and judges whether or not the entry follows the entry rule.例文帳に追加

記入用紙１０への記入の適否を判断するデータ入力ペン１００は記入用紙１０への記入ルールを用紙ＩＤに対応付けて格納しており、ＩＣチップ２０から読み取る用紙ＩＤに基づいて記入ルールを抽出し、記入用紙１０に書き込まれる記入データを取得して記入データが記入ルールに従っているか否かを判断する。 - 特許庁

This composite panel 10 is provided with four testing pad parts 10a, having the plurality of testing pads 101, a rigid substrate part 10b having a die pad 11 mounted with a semiconductor chip 12, a flexible substrate part 10c for connecting the rigid substrate part 10b to the rigid substrate part 10b, and four triangular bonding pads 10d provided in an inner end of a wiring pattern 103.例文帳に追加

複合基板１０は、複数のテストパッド１０１を有する４つのテストパッド部１０ａ、半導体チップ１２が搭載されるダイパッド１１を有するリジット基板部１０ｂ、リジット基板部１０ｂとリジット基板部１０ｂを接続するフレキシブル基板部１０ｃ、及び配線パターン１０３の内側端に設けられた４つの三角形状のボンディングパッド１０ｄを備えている。 - 特許庁

The module substrate 6 comprises a first antenna substrate terminal 3a that is the loop inner terminal end of the antenna wire 2 on the antenna substrate 1 and a second antenna substrate terminal 3b that is the loop outer terminal end of the antenna wire 2, which are electrically connected to the IC chip 4, and a first module antenna pad 7a and second module antenna pad 7b electrically connected to them, respectively.例文帳に追加

上記モジュール基板６には、上記ＩＣチップ４と電気的に接続され、上記アンテナ基板１上のアンテナ線２のループ内側終端である第１アンテナ基板端子３ａと、該アンテナ線２のループ外側終端である第２アンテナ基板端子３ｂとにそれぞれ電気的に接続される第１モジュールアンテナパット７ａおよび第２モジュールアンテナパット７ｂが形成されている。 - 特許庁

To provide a printed circuit board with an antenna pattern and an electronic apparatus employing the board capable of avoiding the printed circuit board from being prepared again as further as possible even if reception performance is varied by influences from the printed circuit board or various components around the board, on the printed circuit board wherein the antenna pattern is determined from an optimal computational value in design and the antenna pattern for an RFID chip is formed.例文帳に追加

設計上の最適計算値からアンテナパターンを決め、ＲＦＩＤチップ用のアンテナパターンを形成したプリント基板において、プリント基板や基板周囲の種々の部品から影響を受け、その受信性能が変わってしまっても、極力、プリント基板の作り直しを回避可能にするアンテナパターン付きのプリント基板および、該基板を用いた電子機器を提供すること。 - 特許庁

The radio control chip set 1a with a positioning function includes: an MAC control part 71 having a position measurement control means 75a, which takes out the transmission source MAC addresses of whole reception packets so as to define the addresses as the elements of an RSSI table by correspondence to reception signal strength; and a storage control part 74 for storing the elements in the RSSI table in a memory section 8.例文帳に追加

本発明の測位機能付無線制御チップセット１ａは、ＭＡＣ制御部７１に、すべての受信パケットの送信元ＭＡＣアドレスを取り出すと共にこれを受信信号強度と対応付けてＲＳＳＩテーブルの要素とする位置測定制御手段７５ａが設けられ、記憶制御部７４がこの要素をメモリセクション８内のＲＳＳＩテーブルに格納することを特徴とする。 - 特許庁

To provide a dicing pressure-sensitive adhesive sheet using a polyvinyl chloride film as a substrate film, having a good yield of a material to be cut such as a semiconductor wafer and further good adhesion of an adhesive mass layer to the polyvinyl chloride film and capable of ensuring a sufficient chip element interval in an expanding step without causing peeling of the adhesive mass layer from the substrate film during dicing, pickup, or the like.例文帳に追加

基材フィルムとしてポリ塩化ビニルフィルム用いたダイシング用粘着シートであって、半導体ウエハ等の被切断物の歩留まりがよく、しかも粘着層とポリ塩化ビニル系フィルムとの密着性が良好で、ダイシング時、ピックアップ時等に基材フィルムからの粘着層の剥がれが発生せず、かつエキスパンド工程において十分なチップ素子間隔を確保しうるものを提供すること。 - 特許庁

To provide a wiping board and its manufacturing method that prevent electronic components incorporated into an insulating board from being easily affected by an external electromagnetic wave, at the same time, can reduce influence by noise generated by a circuit being composed of the electronic components, and can stabilize electric characteristics inside the wiring board and continuity with an IC chip or the like that is mounted onto a wiring layer and a first main surface.例文帳に追加

絶縁基板に内臓した電子部品が外部からの電磁波に影響されにくく、且つ上記電子部品が構成する回路が発生するノイズによる影響を低減でき、配線基板内部の電気的特性や配線層および第１主面上に搭載されるＩＣチップなどとの導通を安定させ得る配線基板とその製造方法を提供する。 - 特許庁

To provide a semiconductor device picking up method and its apparatus which pick up next time a semiconductor device existing at a position being not affected by the deformation of a wafer sheet caused by thrusting up of the wafer sheet, to avoid influence on position recognition of a chip to be picked up next time by the deformation of the wafer sheet thrust up for picking up, when semiconductor chips stuck on the wafer sheet are picked up.例文帳に追加

ウエハーシート上に貼り付けられた半導体チップをピックアップする際、ピックアップのために突き上げられたウエハーシートの変形による次ピックアップチップの位置認識への影響を防ぐため、次には、ウエハーシート突き上げによる変形の影響を受けない位置に存在する半導体チップをピックアップする半導体チップのピックアップ方法とその装置を提供する。 - 特許庁

In a control circuit 201 provided in the semiconductor memory device, a chip connection part 300 provided with pads 301-306 is constituted so as to correspond to the maximum capacity of a memory cell array provided in the semiconductor memory device, and even when having a memory cell array having capacity being less than the maximum capacity, arrayed places and the number of these pads 301-306 are decided fixedly.例文帳に追加

半導体記憶装置に備える制御回路２０１上において、パッド３０１〜３０６を備えたチップ接続部３００は、半導体記憶装置内に備えられるメモリセルアレイの最大容量に対応した形で構成されていて、その最大容量未満の容量のメモリセルアレイを持つ場合であっても、これらパッド３０１〜３０６の配置場所や個数は固定的に決定されている。 - 特許庁

A module 3 incorporated on the inner side of a lid 5 for a battery adopts a characteristically constituted means provided with an antenna coil 9 transmitting and receiving signals with an external reader-writer 6, an IC chip 8 connected to the antenna coil 9 and demonstrating a non-contact IC card function and a sheet-like electromagnetic shield material 7 reducing adverse effects of a metal plate inside the battery.例文帳に追加

バッテリー用蓋５の内側に組み込まれるモジュール３であって、外部のリーダライタ装置６と信号の送受信を行うアンテナコイル９とアンテナコイル９に接続されて非接触式ＩＣカード機能を発揮するＩＣチップ８と、バッテリー内部の金属板の悪影響を低減させるシート状の電磁シールド材７とを具備する特徴的構成手段の採用。 - 特許庁

A memory chip 10 has a plurality of memory cell arrays 11a-11d for storing data, a plurality of address registers 12a-12d corresponding respectively to the memory cell arrays 11a-11d for temporarily storing addresses, and a plurality of data registers 13a-13d corresponding respectively to the memory cell arrays 11a-11b for temporarily storing data.例文帳に追加

メモリチップ１０は、データを記憶する複数のメモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してアドレスを一時記憶する複数のアドレスレジスタ１２ａ乃至アドレスレジスタ１２ｄと、メモリセルアレイ１１ａ乃至メモリセルアレイ１１ｄと１対１で対応してデータを一時記憶する複数のデータレジスタ１３ａ乃至データレジスタ１３ｄとを備える。 - 特許庁

To provide a method for handling an electronic component chip for efficiently aligning a plurality of the electronic component chips, in which a length dimension L, a width dimension W and a thickness dimension T have the relation L>W=T and the edge of an internal electrode containing, for example, nickel is exposed at least with one of the L the T surfaces specified by the L and the T.例文帳に追加

長さ方向寸法Ｌ、幅方向寸法Ｗおよび厚さ方向寸法ＴがＬ＞Ｗ＝Ｔの関係にあり、たとえばニッケルを含む内部電極の端縁が、ＬとＴとによって規定されるＬＴ面の少なくとも一方に露出している、複数個の電子部品チップを能率的に整列できるようにするための電子部品チップの取扱方法を提供する。 - 特許庁

This laminated packaging material is made such that a conductive layer 12 is formed on at least a packaging base material 1 in such a way that two independent antennas may be formed without having any contacted portions while being cut and separated, and an electrostatic coupling type non contact IC chip 13 capable of giving or receiving information to or from external equipment is stacked on a conductive layer acting as the antennas.例文帳に追加

少なくとも包装基材１１上に、切断されて分離することで接触する箇所が無く２個の互いに独立したアンテナ部が形成されるように導電性層１２を形成し、このアンテナ部である導電性層上に外部機器と情報を授受することが可能な静電結合型の非接触ＩＣチップ１３が積層されている積層包装材。 - 特許庁

The method for manufacturing the surface-acoustic wave device comprises a first step of disposing a plurality of surface acoustic wave elements 20 on a mounting set substrate 40, so as to form a space between comb-like electrodes of the elements 20 and one surface of the substrate 40, and connecting the connecting electrodes of the elements 20 to conductor patterns of the substrate 40 by flip-chip bonding.例文帳に追加

第１の工程は、実装用集合基板４０上に、弾性表面波素子２０の櫛形電極と実装用集合基板４０の一方の面との間に空間が形成されるように複数の弾性表面波素子２０を配置し、フリップチップボンディングによって弾性表面波素子２０の接続電極と実装用集合基板４０の導体パターンを接続する。 - 特許庁

The detector is composed of a pair of chip shaped cores 6, and 7 arranged on the substrate 1, while spacing with a prescribed space for collecting the magnetic flux generated by the current flowing through the circuit conductor 3, and a magneto-electric conversion element 4 placed between the pair of magnetic cores and outputs a signal proportional to the current by detecting the collected magnetic flux.例文帳に追加

回路導体３に流れる電流に基づいて発生する磁束を集磁するように基板１上に所定の間隙を介して配置された一対のチップ状集磁コア６，７と、上記一対のチップ状集磁コア６，７の間隙に設けられ集磁された磁束を検出して電流に比例した信号を出力する磁電変換素子４とを備えた構成とする。 - 特許庁

In an adhesive sheet 10 for electronic component which is used between an IC chip 6 and its mounting area of a board 2 or between laminated IC chips 6 to 10 adhesively fix the chips, the sheet is formed therein with a plurality of openings 10H each of which has a predetermined surface area when viewed in a plane and which are arranged in a lattice planar shape.例文帳に追加

ＩＣチップ６を取り付ける基板２と上記ＩＣチップ６との間および積層されたＩＣチップ６，７間を接着固定するための電子部品用接着シート１０であって、平面視で各々所定面積を有する複数の開口部１０Ｈが形成され、これら複数の開口部１０Ｈが格子状の平面形状に配列されていることを特徴とする。 - 特許庁

The manufacturing method of a PNA chip, using a ZIP code system comprises (a) a process of fixing the PNA ZIP code probe onto the substrate modified with amine group, by dropping an immobilized sample containing dimethyl sulfoxide (DMSO), PNA ZIP code probe, and epoxy compound, and (b) a process of cleaning with SDS solution, the substrate on which the PNA ZIP code probe has been immobilized and then drying it.例文帳に追加

（ａ）アミン基により改質された基板の上にジメチルスルホキシド（ＤＭＳＯ）、ＰＮＡジップコードプローブ及びエポキシ化合物を含む固定化試料を滴下してＰＮＡジップコードプローブを固定する段階と、（ｂ）前記ＰＮＡジップコードプローブが固定された基板をＳＤＳ溶液により洗浄した後に乾燥する段階と、を含むジップコード方式を用いたＰＮＡチップの製作方法を提供する。 - 特許庁

To provide a prober device capable of forming a vertical type probe assembly into a multi-array structure and capable of solving a thermal expansion problem and a signal wire problem, to allow a probing test or a burn-in test concurrently and collectively in a plurality of chips, when inspecting characteristics of a circuit for a highly dense semiconductor chip or the like, and the probe assembly used therefor.例文帳に追加

本発明は、高密度化される半導体チップなどの回路の特性を検査するにあたり、複数のチップに対し一括して同時にプロービングテスト或いはバーンインテストができるように、垂直型プローブ組立体をマルチ配列構造とするとともに熱膨張問題及び信号配線問題を解決したプローバ装置及びこれに用いるプローブ組立体を提供する。 - 特許庁

The resin composition for the chip seals includes 60 to 80 wt.% of at least one polyphenylene sulfide resin having a melt viscosity of 5 to 50 Pa s at a resin temperature of 300°C and at a shear rate of 10^3[1/sec], 1 to 10 wt.% of at least one of glass bulbs and barium titanate, and the remainder of carbon fibers and at least one of polytetrafluoroethylene resin and graphite.例文帳に追加

樹脂温度３００℃、せん断速度１０^3［１／ｓｅｃ］における溶融粘度が５〜５０Ｐａ・ｓとなる少なくとも１種類以上のポリフェニレンサルファイド樹脂を６０〜８０重量％と、ガラス球とチタン酸バリウムの少なくとも一方を１〜１０重量％とを含み、残部に、炭素繊維と、ポリテトラフルオロエチレン樹脂又は黒鉛の少なくとも一方を含む。 - 特許庁

The heat dissipation package for containing a semiconductor chip comprises a substantially ringlike frame 18 made of resin and having a hole 16, and a first lead frame 20 made of a conductive material of good thermal conductivity and having a disklike forward end portion 20a covering the footprint 18a of the frame 18 substantially entirely and a rear end portion 20b being taken outward in the horizontal direction while penetrating the frame 18.例文帳に追加

樹脂より成り、孔16が形成された略リング状の枠体18と、枠体18の底面18ａの略全面を覆う略円板状の先端部20ａ及び枠体18を貫通して外方へ向かって水平方向に取り出される後端部20ｂを有し、熱伝導性が良好な導電材料より成る第１のリードフレーム20を有する半導体チップ収納用の放熱パッケージ。 - 特許庁

The multiplexing and demultiplexing chip is provided with a filter film 47 which has a dividing film to branch transmitting light and received light on one of two opposing surfaces and a reflective film 48 on the other opposing surfaces both formed at an arbitrary angle to two opposing surfaces, transmits the transmitting light and received light and reflects third light having a wavelength different from the transmitting light and received light.例文帳に追加

合分波チップは、対向する２つの面の一方に送信光及び受信光を分岐する分割膜を、該対向する２つの面のもう一方に反射膜４８を、該対向する２つの面のいずれとも任意の角度で形成され、該送信光及び該受信光を透過させて該送信光及び該受信光とは波長が異なる第三の光を反射させるフィルタ膜４７を備える。 - 特許庁

An LED chip 9 is die-bonded onto a circuit pattern formed on a Si substrate by eutectic junction, wire bonding is performed further for forming a submount substrate 6, the submount substrate 6 is stored into the housing 1 in which a lead frame is insert-molded, and an electrode on the submount substrate 6 is connected to the lead frame of the housing 1 via a Ag paste for electric continuity.例文帳に追加

Ｓｉ基板に形成された回路パターン上にＬＥＤチップ９を共晶接合でダイボンドし、更にワイヤボンドを施してサブマウント基板６が形成され、リードフレームをインサート成形したハウジング１内に前記サブマウント基板６を収容して、サブマウント基板６の電極とハウジング１のリードフレームがＡｇペーストを介して接続されて電気的に導通している。 - 特許庁

The piezoelectric device 30 joined to a package by adhesion using a joining electrode part provided to both ends of a base 51 of a piezoelectric vibration chip 32 in its width direction for a joining part is provided with an additional joining part 42 using a nonconductive adhesive located at a position apart from a virtual straight line C1 for connecting the joining centers of the both ends of the base with respect to each electrode part.例文帳に追加

圧電振動片３２の基部５１の幅方向の両端部に設けた接合用の電極部を接合部として、パッケージ側に対して接着することで接合する圧電デバイス３０であって、前記基部の両端部の各電極部に対する接合中心を結ぶ仮想の直線Ｃ１から離れた箇所に非導電の接着剤を用いた追加接合部４２を設けた。 - 特許庁

A light-emitting element array chip 1 is constituted including n pieces of thyristors S for switch (n: an integer of ≥2), n pieces of control signal transmission lines GH connected individually to N gate electrodes (d) of the thyristors S for switch, and a plurality of thyristors T for light emission having N gate electrodes (b) connected to one of the n pieces of control signal transmission lines GH.例文帳に追加

ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の制御信号伝送路ＧＨと、前記ｎ本の制御信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。 - 特許庁