「ChIP」に関連した英語例文の一覧と使い方(931ページ目) - Weblio英語例文検索

The LED 10 is constituted so as to include a silicon substrate 11, a pair of electrodes 14, 15 which are formed in a horn 11a formed on the silicon substrate by anisotropic etching, the LED chip 12 which is mounted in the horn and are electrically connected to both the electrodes, and a resin mold 13 which is made up of a resin material filled into the horn.例文帳に追加

シリコン基板１１と、このシリコン基板上に異方性エッチングにより形成されたホーン１１ａ内に形成された一対の電極１４，１５と、上記ホーン内にマウントされ且つ双方の電極に電気的に接続されたＬＥＤチップ１２と、上記ホーン内に充填された樹脂材料から成る樹脂モールド１３と、を含むように、ＬＥＤ１０を構成する。 - 特許庁

The backing material for the recycled tile carpet is manufactured by collecting chip-shaped or strip-shaped small pieces (pellets) 10 including synthetic resin mainly made of vinyl chloride produced from the backing material of a used carpet or a tile carpet, and molding the collected pellets into a long sheet-shaped object 14 having a prescribed thickness and width while heating and pressurizing the pellets.例文帳に追加

使用済みのカーペット或はタイルカーペットのバッキング材から産出された塩ビを主体とする合成樹脂を含むチップ状或は細片状の小片（ペレット）１０を集合させ、加熱処理を施しながら加圧処理を行いつつ所定の厚みと幅とを有する長尺状のシート状物１４に成型する再生タイルカーペット用のバッキング材の製造方法。 - 特許庁

In this anti-counterfeit thread, a semiconductor chip including a memory for a plurality of bits and provided with antenna wiring is adhered or embedded to/in one side of a base material made of paper slit in narrow width, and the anti-counterfeit thread is stuck to the surface of the sheet-shaped base material or inserted into the sheet-shaped base material.例文帳に追加

複数ビットのメモリを内蔵し、かつ、アンテナ配線を備えた半導体チップを、細幅にスリットした紙製基材の片面に接着または埋没させて成ることを特徴とする偽造防止用スレッドであり、本発明の第二手段は、偽装防止用スレッドをシート状基材の表面に貼合またはシート状基材の内部に挿入して成ることを特徴とする偽造防止用紙である。 - 特許庁

The vessel, into which a culture fluid 3 containing cells 4 are to be injected for their observation, includes a buffer 11 provided in a chip 1, a flow path 12 extending from the buffer 11 and formed shallower than the buffer 11, and an inlet 13 via which the culture fluid containing the cells is to be injected into the buffer 11 and the flow path 12.例文帳に追加

本発明にかかる細胞観察用容器は細胞を観察するために細胞４を含む培養液３を注入する細胞観察用容器であって、チップ１に設けられたバッファー１１と、バッファー１１から延在してバッファー１１よりも浅く形成された流路１２とバッファー１１及び流路１２に細胞を含む培養液を注入する注入口１３を備えている。 - 特許庁

The antenna circuit 100 has a structure as an antenna coil L formed by winding a rectangular conductive pattern on a flexible board FB, for example, a resonance capacitor C1 is provided being connected in parallel with the antenna coil L, and an IC chip 20 is connected via intermediate taps TP1 and TP2 provided at predetermined positions in the rectangular conductive pattern forming the antenna coil L.例文帳に追加

アンテナ回路１００は、例えばフレキシブル基板ＦＢ上に矩形状の導電パターンを巻回してアンテナコイルＬを形成すると共に、そのアンテナコイルＬに並列接続される共振用コンデンサＣ１を設け、アンテナコイルＬを形成する矩形状の導電パターン中の所定箇所に設けた中間タップＴＰ１，ＴＰ２を介してＩＣチップ２０を接続する構造を有する。 - 特許庁

The method for generating the power supply terminal pattern includes the steps of deciding the layout of the inside of the macros, deciding the layout of terminal cores on which positioning of power supply terminals for power supply is based at an uppermost layer of the macros, and generating the pattern of the power supply terminal on the basis of the terminal cores depending on layout information of the macros in a chip.例文帳に追加

本発明による電源端子パターン生成方法は、マクロの内部のレイアウトを決定し、該マクロの最上層において電源供給用の電源端子を位置決めする基礎となる端子コアのレイアウトを決定し、チップ内での該マクロの配置情報に応じて該端子コアに基づいて該電源端子のパターンを生成する各段階を含むことを特徴とする。 - 特許庁

To provide a bonding wire having such characteristics that sufficient joining strength is obtained between a bonding wire and an electrode on a semiconductor element which are bonded by first bonding, a defect due to contact between bonding wires is not apt to arise when the semiconductor element is sealed with resin, ball strength is not large enough to cause a chip to crack, and metal fatigue due to vibrations etc., is hardly caused.例文帳に追加

第一ボンディングで接合したボンディングワイヤと半導体素子上の電極との間の接合強度が十分であり、半導体素子を樹脂封入する際にボンディングワイヤ同士の接触による不良が起こりにくく、また、ボール硬度が大きすぎず、チップにクラックを生じないことに加え、さらに振動などによる金属疲労が起こりにくい特性を有するボンディングワイヤを提供する。 - 特許庁

Each of the plurality of layer portions includes: a plurality of common electrodes connected to the plurality of common lines; a plurality of non-contact electrodes that are connected to the plurality of layer-dependent lines and are not in contact with a semiconductor chip in the layer portion; and a selective connection electrode selectively connected to only the layer-dependent line that the layer portion uses among the plurality of layer-dependent lines.例文帳に追加

各階層部分は、複数の共通ラインに接続された複数の共通電極と、複数の階層依存ラインに接続され、階層部分内の半導体チップに接触しない複数の非接触電極と、複数の階層依存ラインのうち、その階層部分が利用する階層依存ラインにのみ選択的に接続された選択的接続電極を含んでいる。 - 特許庁

To provide a non-contact IC card generating little harmful substances such as dioxin when being disposed by incineration, retaining an eco-friendly characteristic of a paper card, when using a paper base material, suppressing corrosion of a conductor part of an antenna or the like in high-humidity environment causing a problem and deterioration of an adhesive for sticking the IC chip, and having superior water resistance and durability.例文帳に追加

焼却廃棄する際の、ダイオキシン等の有害物質の発生が少なく、自然環境にやさしい紙カードの特性を維持しながら、紙基材を用いた時に、問題となる高湿度環境における、アンテナ等の導体部分の腐食やＩＣチップを接着するための接着剤の劣化が抑えられ、耐水性、耐久性に優れた非接触ＩＣカードを提供する。 - 特許庁

In electronic component mounting of mounting electronic components 5 and conductive balls for forming bumps for mounting on the same substrate such flip-chip mounting the apparatus is constituted of a tray feeder 4 for receiving the component 5 and a ball feeder 7 for supplying the balls, a component supply 3 of electronic component mounting apparatus; and a suction nozzle only for the balls is equipped in a transfer head 10.例文帳に追加

フリップチップなどの電子部品５とバンプ形成用の導電性ボールとを同一の基板に実装する電子部品実装において、電子部品実装装置の部品供給部３に電子部品５を収容するトレイフィーダ４，導電性ボールを供給するボールフィーダ７を含んだ構成とし、移載ヘッド１０に導電性ボール専用の吸着ノズルを装着可能とする。 - 特許庁

A semiconductor chip 1 is placed between a first bent electrode terminal 40 and a second bent electrode terminal 41, metal terminals for these are connected to the first electrode terminal 40 and the second electrode terminal 41, and two electrode terminals are supported by ceramics 30, 31.例文帳に追加

半導体チップ１を屈曲した、第１電極端子４０、第２電極端子４１の間に挟み、それらの金属端子を第１電極端子４０及び第２電極端子４１に接続し、２つの電極端子間をセラミック３０，３１で支持すると共に、半導体チップ１を大気圧以下の気体、乾燥空気、不活性気体又はその組み合わせからなる気体中に封入する。 - 特許庁

Each bit constituting each of the layer address signals A13 to A15 is transmitted via at least two through electrodes parallel-connected in each controlled chip among multiple first through electrodes, and each bit constituting the command signal ICMD is transmitted via corresponding one through electrode selected by an output switch circuit and an input switch circuit.例文帳に追加

層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。 - 特許庁

This biosensor chip includes a plurality of biosensor cells that are arranged in a matrix and selectively output a sensing signal by external optical scan, a sensing line that is simultaneously connected to the plurality of biosensor cells and transmits the sensing signal from the selected biosensor cell, and an output terminal for receiving the sensing signal from the sensing line and outputting it to the outside.例文帳に追加

本発明によるバイオセンサーチップは、行列で配列され、外部の光走査によって選択的に感知信号を出力する複数のバイオセンサーセルと、前記複数のバイオセンサーセルに同時に連結され、選択された前記バイオセンサーセルからの前記感知信号を伝達する感知線と、前記感知線から前記感知信号を受けて外部に出力する出力端子とを含む。 - 特許庁

The dam 14 for preventing the outflow of the sealing resin 6 applied to the semiconductor chip 3 and an electrode terminal 2 is composed by the member including at least the copper foil 9 and used at the area other than the area of the dam 14.例文帳に追加

絶縁基板１の表面に、配線１５を構成する銅箔９と、表面保護用のレジスト膜７と、部品名等の表示用の印刷膜８が形成されている回路基板１０において、半導体チップ３や電極端子２に塗布する封止樹脂６の流れ出し防止用のダム１４を、少なくとも銅箔９を含み、ダム１４の領域以外の領域において使用される部材により構成した。 - 特許庁

To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.例文帳に追加

フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁

The polyester resin composition comprises a polyester resin chip, mainly composed of an aromatic dicarboxylic acid component and a glycol component, and 0.1-5,000 ppm of polyester resin fines, where the content of the fines having a density of higher than 1.06367 times the density of the polyester in an amorphous state is less than 100 ppm.例文帳に追加

主として芳香族ジカルボン酸成分とグリコール成分とから構成されるポリエステル樹脂チップと、前記ポリエステル樹脂からのファイン０．１〜５０００ｐｐｍとからなるポリエステル樹脂組成物であって、前記ポリエステルの非晶状態の密度の１．０６３６７倍を超える密度を持つファインの含有量が１００ｐｐｍ未満であることを特徴とするポリエステル樹脂組成物。 - 特許庁

A plurality of micro inductors 2 which are thin enough to be able to be mounted on a semiconductor wafer or a chip, are simple films having a structure for adjusting an inductance amount in a heat-resistant insulating substrate 1 or are of the same inductance or of different inductance amounts and wiring electrode sections 4 for conducting a required electrical connection with the semiconductor are formed.例文帳に追加

本発明は課題の解決のために半導体ウエハーまたはチップ上に搭載が許されるほどに薄い、耐熱性絶縁基板１にインダクタンス量調整用の構造３を持った膜状の単一の、もしくは同じかあるいは異なるインダクタンス量の複数個の微小インダクター２と半導体と必要な電気的結線をするための配線用電極部４を形成するものである。 - 特許庁

This test method of an IC chip 100 including an internal regulator 10, and an internal circuit 20 receiving supply of an internal voltage from the internal regulator 10 includes processes for: measuring the internal voltage Vreg output from the internal regulator 10; and supplying a test voltage having the same height as a measured value of the internal voltage Vreg to the internal circuit 20.例文帳に追加

内部レギュレータ１０と、内部レギュレータ１０から内部電圧の供給を受ける内部回路２０と、を備えたＩＣチップ１００の試験方法であって、内部レギュレータ１０から出力される内部電圧Ｖｒｅｇを測定する工程と、内部電圧Ｖｒｅｇの測定値と同じ大きさの試験電圧を内部回路２０に供給する工程と、を含む。 - 特許庁

An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加

内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム１２と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ１０は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン１０１と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部１０２とを含む。 - 特許庁

A microcomputer system composed of a 1-chip microcomputer is provided with an exclusive-OR means 12, a function for converting the address and data signals in address and data lines with the exterior memory 14 is provided by the exclusive-OR means 12 and the address and data signals converted by the function or only instruction code signals are stored in the exterior memory 14 beforehand.例文帳に追加

１チップマイコンからなるマイコンシステムにおいて排他的論理和手段１２を備え、その排他的論理和手段１２により、外付メモリ１４との間のアドレス及びデータ線におけるアドレス及びデータ信号を変換する機能を有し、その機能により変換したアドレス及びデータ信号あるいは命令コード信号のみを外付メモリ１４に予め格納しておく。 - 特許庁

This RFID tag is provided with: a first section where an antenna is formed on a first base with paste; and a second section loaded on the first section and equipped with a metallic patch formed on a second base and electrically connected to the antenna on the first section, and a circuit chip connected through a bump to the metallic patch and configured to perform radio communication through the antenna.例文帳に追加

第１のベース上にペーストでアンテナが形成されてなる第１部分と、 第２のベース上に設けられて上記第１部分上のアンテナに電気的に接続された金属パッチ、およびその金属パッチ上にバンプを介して接続された、上記アンテナを介して無線通信を行なう回路チップを有する、上記第１部分に搭載された第２部分とを備える。 - 特許庁

The semiconductor device includes a silicon layer formed with first and second circuits including respective electrodes; an SOI chip 1 having an embedded insulating film, and a supporting substrate in which a concave portion 1d where the embedded insulating film is exposed is formed in a portion corresponding to a formation region of the first circuit; and a base silicon substrate 14 formed with a compensating oxide film 15 on the surface.例文帳に追加

半導体装置は、それぞれ電極を含む第１および第２の回路が形成されたシリコン層と、埋め込み絶縁膜と、当該埋め込み絶縁膜が露出する凹み部１ｄが前記第１の回路の形成領域に対応する部分に形成された支持基板とを有するＳＯＩチップ１と、表面に補償酸化膜１５が形成された台座シリコン基板１４とを備える。 - 特許庁

In a semiconductor device where a semiconductor chip 30 is mounted in a cavity formed in a wiring board while being sealed with resin 16, outer surface of the wiring board 10 on the side where the cavity 12 is formed, including the region where the cavity 12 is formed, is entirely formed as a circuit region for forming a circuit pattern 18 or mounting a circuit component.例文帳に追加

配線基板に形成されたキャビティ１２内に半導体チップ３０が樹脂１６により封止されて搭載された半導体装置において、前記配線基板１０のキャビティ１２が形成された面側の、前記キャビティ１２が形成された領域を含む外表面の全域が、配線パターン１８が形成されあるいは回路部品が搭載される回路領域として形成されている。 - 特許庁

For the chip type surge absorber comprises discharge electrodes 2, 3 arranged on an insulation board 1 so as to face each other through a discharge gap 4, and a lid 6 with its peripheral edge part adhered on an outer periphery part of the insulation board including a base end part of each discharge electrode, a varistor material B in contact with each discharge electrode is fitted to each discharge gap.例文帳に追加

絶縁性基板１上に、放電間隙４を介して互いに対向配置された放電電極２，３と、それぞれの放電電極の基端部を含む前記絶縁性基板の外周部上にその周縁部を接着した蓋体６とを備えたチップ型サージアブソーバであって、前記放電間隙には、前記それぞれの放電電極に接触するバリスタ材料Ｂが設けられている。 - 特許庁

In recognition operation, the reference template is rotated by an offset angle, to form a recognition execution template, a reference search area corresponding to the reference template is converted to a converted search area for recognition execution, and pattern matching of the recognition image with the search area for recognition execution is performed by raster scanning within the converted search area, whereby the position of the chip is recognized.例文帳に追加

認識動作においては基準テンプレートをオフセット角度だけ回転させて認識実行用のテンプレートを作成するとともに、基準テンプレートに対応した基準サーチエリアを認識実行用の変換後サーチエリアに変換し、変換後サーチエリア内でラスタ走査を行って認識画像と認識実行用のサーチエリアとのパターンマッチングを行い、チップの位置を認識する。 - 特許庁

To adopt cantilever type probes having a uniform shape respectively, when inspecting an electric characteristic of a chip integrated highly densely on a semiconductor wafer; to separate completely each opening part for inspecting simultaneously a plurality of chips; and to compact the whole body as much as possible without generating mutually physical or electrical interference between probes provided on each opening part.例文帳に追加

本発明は、半導体ウェハの高密度に集積されたチップの電気的特性を検査するにあたり、均一形状のカンチレバー型プロ−ブを採用し、かつ、複数のチップの検査を同時に行う各開口部を完全に分離し、該各開口部に具備されたプローブが相互に物理的に、電気的に干渉することなく、できるだけ全体をコンパクトにしたプローブカードを提供する。 - 特許庁

The IC chip for a non contact IC card, comprising an RF circuit, communication interface circuit, a CPU, a ROM, a RAM and a peripheral circuit, is responsive and versatile by having a command analyzing means in the communication interface circuit for responding to commands required to be responsive and reducing the load of command analyzing by the CPU.例文帳に追加

ＲＦ回路、通信インタフェース回路、ＣＰＵ、ＲＯＭ、ＲＡＭ、周辺回路にて構成される非接触ＩＣカード用ＩＣチップにおいて、通信インタフェース回路内に応答性が要求されるコマンドに対するコマンド解析手段を設け、ＣＰＵにて実施するコマンド解析処理を低減させることにより、応答性ならびに汎用性を持たせたことを特徴とする。 - 特許庁

To provide a dental ultrasonic scaler having high safety constituted so as to eliminate the damage or the like of a chip by preparing a handpiece for low power and a handpiece for high power and discriminating between the handpiece for low power and the handpiece for high power automatically when one of the handpieces is connected to an instrument hose to supply the drive power corresponding to the connected handpiece to the handpiece.例文帳に追加

低パワー用のハンドピースと高パワー用のハンドピースを準備しておき、ハンドピースをインスツルメントホースに接続した時に、自動的に低パワー用のハンドピースであるか高パワー用のハンドピースであるかを判別し、接続されたハンドピースに対応した駆動電力を当該ハンドピースに供給するようにし、もって、チップの破損等をなくし、安全性の高い超音波スケーラを提供する。 - 特許庁

To detect correctly and at real time whether the parts such as an IC chip are sucked or retained at suction or retention parts, or are suction- or retention-released, and shorten a test index time when this device is used to a part test device, etc.例文帳に追加

単純且つ低コストな構造で、吸着部または保持部にＩＣチップなどの部品が吸着または保持されているか、あるいは吸着解除または保持解除されているかをリアルタイムで正確に検出することができ、部品の試験装置などに用いた場合に、試験のインデックスタイムの短縮を図ることが可能な部品吸着装置、部品搬送装置および部品試験装置を提供すること。 - 特許庁

When the PC system power circuit 23 obtains power from an AC power supply and a PoE power circuit 30 obtains power from the outside, a control circuit 23 makes connection to the PoE power circuit 30, thus switching drive power supplied to a LAN chip circuit 21 from that from the PC system power circuit 23 to that from the PoE power circuit 30.例文帳に追加

ＰＣシステム電源回路２３がＡＣ電源からの電力を得ており、かつ、ＰｏＥ電源回路３０が、外部からの電力を得ている場合には、制御回路２２がＰｏＥ電源回路３０との接続を行なうことで、ＬＡＮチップ回路２１に供給する駆動電力を、ＰＣシステム電源回路２３からの駆動電力から、ＰｏＥ電源回路３０からの駆動電力に切り換える。 - 特許庁

The semiconductor package manufacturing device, which seals a semiconductor chip and a lead by a sealing body, has an upper mold 10, a lower mold 11, an ejector pin 13 for separating the sealing body from these molds, and a cylindrical pipe 14 installed at the lower mold 11 having a clearance at an outer periphery of the ejector pin 13.例文帳に追加

半導体チップ及びリードを封止体により封止するための半導体パッケージ製造装置において、封止体を形成する上金型１０、下金型１１と、封止体をこれらの金型から離型させるためのイジェクタピン１３と、イジェクタピン１３の外周に間隙を隔てて、下金型１１に設置した円筒状のパイプ１４とを有した半導体パッケージ製造装置を提供する。 - 特許庁

When a use promotion object is a train, a server 105 receives acquired information from a settlement terminal 103 which has acquired information including identification information from an IC chip 106 of a mobile device 101, and when capable of specifying train use information corresponding to the identification information in the received information, the server 105 determines a discount level based on the train use information.例文帳に追加

利用促進対象が電車の場合、サーバ１０５は、モバイル装置１０１のＩＣチップ１０６から識別情報を含む情報を取得した決済端末１０３から、その取得した情報を受信し、その受信した情報中の識別情報に対応する電車利用情報を特定できた場合に、その電車利用情報に基づいて、値引き度合いを決定する。 - 特許庁

In each interference removing circuit, a time difference means gives the time difference of at least the portion of one chip of the a spread code between two signals obtained by distributing the divided signals; a detecting means detects signal components correlated between the two signals given the time difference as interference signal components; a removing means removes the detected interference signal components from the divided signals.例文帳に追加

各干渉除去回路では、時間差手段が分割信号を分配して得られる２つの信号間に拡散符号の１チップ分以上の時間差を与え、検出手段が時間差を与えた２つの信号間で相関のある信号成分を干渉信号成分として検出し、除去手段が検出した干渉信号成分を当該分割信号から除去する。 - 特許庁

To provide a lead frame which can prevent joining failure of wire-bonding, prevent mis-alignment of die-bonding, prevent peeling of resin from a die pad, prevent occurrence of a bubble of sealing resin or an unfilled sealing resin, and easily perform an appearance inspection of confirming a semiconductor chip mounting position, and also to provide a semiconductor device, and an electronic apparatus.例文帳に追加

ワイヤボンディングの接合不良を防止することができると共に、ダイボンディングのミスアライメントを防止することができ、かつ、ダイパッド部からの樹脂の剥離を防止できると共に、封止樹脂の気泡及び未充填の発生を防止することができ、半導体チップ搭載位置確認の外観検査が容易であるリードフレーム、半導体装置、および、電子機器を提供すること。 - 特許庁

In a plurality of electrodes 201a-201c, a shield aperture 203 is arranged between the charged beam passage area 202 and the fiber chip 212, and a conductive shield 204 is arranged through the shield aperture 203 without any contact with the electrode for interrupting all the linear passages connecting the electron beam passage area 202 and the fiber chips 212 serving as insulators together.例文帳に追加

ここで、複数の電極２０１ａ〜ｃは、荷電ビーム通過領域２０２とファイバーチップ２１２との間にシールド用開口２０３が設けられており、導電性のシールド２０４が、電極に接触することなく、シールド用開口２０３を貫通して配置され、荷電ビーム通過領域２０２と、絶縁体であるファイバーチップ２１２とを結ぶ全ての直線経路を遮断する。 - 特許庁

In the semiconductor integrated circuit device of LGA (land grid array) structure, a semiconductor integrated circuit chip is mounted on the substrate surface side, lands composing a signal terminal are located on the substrate back side in grid, and electrodes composing a power source terminal for providing a power source voltage and a ground potential are located on both sides of the substrate, respectively.例文帳に追加

ＬＧＡ（ランド・グリッド・アレイ）構成からなる半導体集積回路装置において、基板表面側に半導体集積回路チップを搭載し、信号用端子を構成するランドを上記基板裏面側にグリッド状に面配置し、電源電圧及び接地電位を供給するための電源用端子を構成する電極をそれぞれ上記基板側面側に設けるようにする。 - 特許庁

To provide an adhesive sheet for dicing which allows an electric conduction inspection even in the condition that a semiconductor wafer or a semiconductor chip formed by dicing a semiconductor wafer is laminated, and can prevent deformation (warpage) and damage of the semiconductor wafer, and occurrence of flaws and scratches on the rear surface, and a manufacturing method of a semiconductor device using the same.例文帳に追加

半導体ウェハ、又は半導体ウェハのダイシングにより形成された半導体チップを貼り合わせた状態でも電気的な導通検査を行うことができ、その検査における半導体ウェハの変形（反り）や破損、裏面のキズやスクラッチの発生を防止することが可能なダイシング用粘着シート、及びそれを用いた半導体装置の製造方法を提供する。 - 特許庁

It makes possible to supply the cooling water from a cooling water supply source 54 connected with a water supply port 28 of a swivel 32 to the chip 14 via the water supply channel of the shank and to forcibly discharge the cooling water in the bore hole 24 to the outside through the drain hole 26 of the shank by the suction of the discharging means 56.例文帳に追加

そして、スイベル３２の給水口２８に接続された冷却水供給源５４からの冷却水を、シャンクの給水路２２を介してビット１４部分に供給可能とするとともに、その穿孔２４内の冷却水を、排出手段５６の吸引動作のもとで、シャンクの排水路２６を介してこの穿孔内からその外部に強制的に排出可能としている。 - 特許庁

In this system, a service provider stores license information and a program for using service into the memory card having an interface controller, a flash memory and an IC card chip, and the user can select specification of the server PC according to the license information and can use the server PC maintained by the service provider by use of the memory card by remote control.例文帳に追加

本発明では、サービス提供者がＩＣカードチップとフラッシュメモリとインターフェースコントローラを有するメモリカードにサービスを利用するためのプログラムとライセンス情報を格納し、ユーザは前記ライセンス情報に応じてサーバＰＣのスペックを選択可能であり、前記メモリカードを用いてサービス提供者が整備するサーバＰＣを遠隔操作で利用可能なシステムを提供する。 - 特許庁

A cartridge 10 has a pair of housing portions 12 and 14 having apertures 74 and 76 at a joint formed between them, a memory chip 24 realizing electrical contact via the apertures 74 and 76, and a protrusion 122 protruding from one of the housing portions 12 and welded with the other housing portion 14 in a cavity 126 of this portion.例文帳に追加

カートリッジ１０は、両者のあいだに形成される継ぎ目において開口７４，７６を有する一対のハウジング部分１２，１４と、前記開口７４，７６を介して電気的接触が実現するメモリチップ２４と、前記ハウジング部分１２の一方から突出し、他方のハウジング部分１４の空洞１２６内で他方のハウジング部分に溶接される突起１２２と、を有する。 - 特許庁

A diode temperature sensor element and a temperature measuring device using the same are provided in which one PN junction is short-circuited and two terminals can be taken outside in a semiconductor chip where a bipolar transistor is handled as a diode by short-circuiting one PN junction among two PN junctions and the diode is used as a temperature sensor to form a bipolar transistor.例文帳に追加

バイポーラトランジスタの2個のｐｎ接合のうち、一方のｐｎ接合を短絡してダイオードとして取り扱い、このダイオードをダイオード温度センサとして用い、バイポーラトランジスタを形成している半導体チップ内で、一方のｐｎ接合を短絡してあり、外部には、二端子として取り出すようにしたダイオード温度センサ素子と、これを用いた温度計測装置を提供する。 - 特許庁

A single-chip system white LED of low power consumption, capable of ensuring luminance and a multichip system full-color LED ensuring high color rendering and high color reproducibility are combined, and these LEDs are appropriately arranged in an XY plane, thus obtaining an LED backlight in which low power consumption can be achieved, while ensuring high color rendering and high color reproducibility.例文帳に追加

低消費電力で輝度確保が可能なシングルチップ方式の白色ＬＥＤと、高い演色性と色再現性の確保が可能なマルチチップ方式のフルカラーＬＥＤとを組み合わせ、これらのＬＥＤをＸＹ平面内で適切に配置し、これにより、高演色性と色再現性の確保と輝度を確保した上での低消費電力化の両立を可能とするＬＥＤバックライトを実現している。 - 特許庁

The manufacturing method of another embodiment of the LED package includes steps of forming the fluorescent layer with a predetermined thickness; forming the fluorescent grid structure in the ink-jet processing which uses an ink with the fluorescent powder contained therein, on the fluorescent layer; and arranging the fluorescent layer on which the fluorescent grid structure has been formed, on the LED chip.例文帳に追加

また、本発明は所定の厚さを有する蛍光層を形成する段階と、前記蛍光層上に蛍光体粉末が含まれたインクを使用するインクジェット工程により格子構造の蛍光体を形成する段階、前記格子構造の蛍光体が形成された蛍光層をＬＥＤチップ上部に配置する段階を含むＬＥＤパッケージの製造方法を提供する。 - 特許庁

The semiconductor device comprises a memory part where, provided in an element formation region within a chip region of a wafer, a cell is formed using a trenched capacitor, a bonding pad 304 provided around the element formation region, and a dummy trench 303 formed, at least, either above a dicing line 305 of the wafer or below the bonding pad 304.例文帳に追加

ウェハにおけるチップ領域中の素子形成領域に設けられ、セルがトレンチ型キャパシタを用いて形成されたメモリ部と、前記素子形成領域の周辺に設けられたボンディングパッド３０４と、前記ウェハにおけるダイシングライン３０５上、前記ボンディングパッド３０４下方の少なくともいずれかに形成されたダミートレンチ３０３とを具備したことを特徴とする半導体装置。 - 特許庁

The chip 16 is formed on a semiconductor substrate 21 and has a semiconductor layer 22 containing a channel region, on which electrons run in the direction parallel to the main surface of the substrate 21 and a plurality of electrode pads formed on the semiconductor layer 22; and at least one from among the plurality of electrode pads is electrically connected to the mounting substrate 11.例文帳に追加

半導体チップ１６は、半導体基板２１の上に形成され且つ半導体基板２１の主面と平行な方向に電子が走行するチャネル領域を含む半導体層２２及び半導体層２２の上に形成された複数の電極パッドを有し、複数の電極パッドのうちの少なくとも１つは、実装基板１１と電気的に接続されている。 - 特許庁