「DATA LINES」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

In the circuit block (3) for performing deskewing and reference signal generation, the reference signal processing part (B) to/from which reference signals(DSC) are inputted/outputted, is arranged on a central route which divides into two a plurality of transmission lines (A00-A15) through which the signals (TXIN00-TXIN15) of the data channels are transmitted, respectively.例文帳に追加

スキューの除去や基準信号の生成を行う回路ブロック（３）において、基準信号（ＤＳＣ）が入出力される基準信号処理部（Ｂ）を、複数のデータチャネルの信号（ＴＸＩＮ００〜ＴＸＩＮ１５）がそれぞれ伝送される複数の伝送路（Ａ００〜Ａ１５）を２分する中央の経路上に配置する。 - 特許庁

Then, the distortion of the photographed image is corrected by inversely shifting the shift area SA to the non-shift area GS by the shift amount L on the basis of pan and tilt angles, shift data where positions of boundary lines SL1, SL2 are associated with the shift amount L, and the present pan and tilt angles to be detected.例文帳に追加

そこで、パン及びチルト角度と、境界ラインＳＬ１，ＳＬ２の位置及びシフト量Ｌとを関連付けたシフトデータ、及び検出される現在のパン及びチルト角度に基づいて、シフト領域ＳＡを非シフト領域ＧＳに対してシフト量Ｌだけ逆にシフトさせることにより、撮影画像の歪みを補正する。 - 特許庁

Management information 5 is collected from production lines 4 dispersed in a plurality of factories 3 or foundries, and a production schedule of a device constituting each production line is formed based on the management information 5 or the data stored in a database 2 so that the production efficiency is optimized as the whole regardless of the factories and foundries.例文帳に追加

複数の工場３あるいはファウンダリに分散する複数の製造ライン４から管理情報５を収集し、管理情報５やデータベース２に保管されたデータに基づいて、工場やファウンダリの枠を超えて全体として製造効率が最適化されるように各製造ラインを構成する装置の製造スケジュールを作成する。 - 特許庁

Further, a suitable value C_BL of the number SL of recording start lines is updated (S290) on the basis of the measurement results of time TB required for reading out a document of one page, time TA required from the start of document reading till the complete preparation of all image data necessary for the image forming operation (S160, S210, S230).例文帳に追加

また、１頁分の原稿を読み取るのに要した時間ＴＢ、原稿の読取開始時点から画像形成動作に必要な画像データが全て揃うまでの所要時間ＴＡの計測結果に基づき（Ｓ１６０，Ｓ２１０，Ｓ２３０）、記録開始ライン数ＳＬの適値Ｃ＿ＢＬを更新する（Ｓ２９０）。 - 特許庁

A 1st multiplexing controller 11 is inserted into an indoor subscriber line to be connected to an I-NCU 9, a 2nd multiplexing controller 21 is also inserted into an outdoor subscriber line 3 to be connected to a meter reading meter 5, a signal is superimposed on the lines 3 and data are transmitted and received between both the controllers 11 and 21.例文帳に追加

宅内の加入者線３に第１多重化制御装置１１を挿入しＩ−ＮＣＵ９と接続すると共に、宅外の加入者線３に第２多重化制御装置２１を挿入して検針メータ５と接続し、両装置１１、２１間で加入者線３に信号を重畳させてデータ送受を行う。 - 特許庁

In the semiconductor storage device for reading the multivalued data in the time division, by arranging multiple control signal lines for controlling the timing at which an output buffer circuit operates, the noise can be reduced by shifting operating timing of output buffer circuits and reducing the number of the output buffer circuits operating simultaneously.例文帳に追加

多値データを時分割に読み出す半導体記憶装置において、出力バッファ回路の動作するタイミングを制御する制御信号線を複数設けることにより、出力バッファ回路の動作するタイミングをずらし、同時に動作する出力バッファ回路の数を減らすことにより、ノイズを低減させることができる。 - 特許庁

To allow the same device to have various device constitutions such as the expansion of switch capacity, an increase in the number of accommodated lines, and the redundant constitution of a switch function, without altering the device design by replacing a package as to a data switch device connected between a high-order line and a service line.例文帳に追加

上位回線とサービス回線との間に接続されるデータスイッチ装置に関し、パッケージを交換することにより、スイッチ容量の拡張、収容回線数の拡張及びスイッチ機能の冗長構成という様々な装置構成を、装置設計を変更することなく同一の装置において実現する。 - 特許庁

The precharge potential of a non-selection bit line among a plurality of bit lines 5 is set by an HPR voltage source 2 to be lower than a power source voltage Vcc (a low voltage of 0.5V to 1.2V, for example, 0.8V) which determines the electric potential on the high side of the data stored in the memory cell.例文帳に追加

複数のビット線５のうち非選択ビット線のプリチャージ電位は、ＨＰＲ電圧ソース２により、メモリセルに記憶されるデータのハイ側の電位を決定する電源電圧Ｖｃｃ（０．５Ｖ〜１．２Ｖの範囲内の低電圧、例えば０．８Ｖ）よりも低い電位（例えば１／２Ｖｃｃ＝０．４Ｖ）に設定される。 - 特許庁

An optimizing procedure is executed by a calibration phase called by a user or the system at every time when an alteration such as addition or deletion of slave stations 11-2 to 11-N, change of data/clock lines, and some alteration possibly affecting electric characteristics and timing characteristics of the two-wire type communication system is introduced into the system.例文帳に追加

最適化手順は、スレーブ・ステーションの追加または削除、データ/クロックラインの変更、もしくは２線式通信システムの電気的特性およびタイミング特性に影響する可能性がある何らかの変更などの変更が、システムに導入されるたびに、ユーザまたはシステムによって呼び出される校正フェーズで実行される。 - 特許庁

Print can be started immediately after a scanner has reached a specified rotational speed and a top margin of specified number of lines has been outputted by actuating the scanner at such a timing as a number of undeveloped characters in text document data received from a host computer can be developed into (rising time of the scanner)+(top margin time).例文帳に追加

ホストコンピュータから受信したテキスト文書データの未展開の文字数が（スキャナ立ち上がり時間）＋（トップマージン時間）中に展開可能なタイミングで、スキャナを起動することにより、スキャナが所定の回転速度に達し、かつ所定ライン数のトップマージンの出力終了後、直ちに印刷を開始することができる。 - 特許庁

By using an IP (Internet protocol) with a master station for officially announcing a simultaneous report as a host station and terminal stations for receiving the simultaneous report as a client station because the system is composed of digital lines, a simultaneous report is divided into unit data such as a frame and packet, an error check is performed in each of the unit, and retransmission is requested.例文帳に追加

ディジタル回線でシステムが構成されるため、一斉通報を発令する親局をホスト局、受令する端末局をクライアント局としＩＰ（Internet Protocol）を用いることにより、一斉の情報をフレームやパケット等の単位データに分割し、その単位毎にエラーチェックを行い再送要求することによって解決する。 - 特許庁

As for pixels on the plurality of straight lines, the boundary points of an area where pixels having specific characteristics are continuously present are detected based on pixel data, and a parameter describing the mathematical formula is calculated so that it can pass the boundary points, and a shape described by the parameter is outputted.例文帳に追加

次に、前記の複数の直線の上のピクセルについて、画素データを基に、特定の特徴を持つピクセルが連続して存在している領域の境界点を検出し、前記の境界点を通るように前記の数式を記述するパラメータを算出し、前記のパラメータで記述される形状を出力する。 - 特許庁

In a liquid crystal display control driving device (200) for receiving display image data, generating image signals to be impressed to the signal lines (SL1-SL720) of a color liquid crystal panel (100) and outputting the driving signals of the pixels of the same color of one line altogether, the image signals of the pixels of the same color are divided into a plurality of groups.例文帳に追加

表示画像データを受けてカラー液晶パネル（１００）の信号線（ＳＬ１〜ＳＬ７２０）に印加されるべき画像信号を生成し、１ラインの同一色の画素の駆動信号をまとめて出力する液晶表示制御駆動装置（２００）において、同一色の画素の画像信号を複数のグループに分ける。 - 特許庁

The vehicle ECU 160 sends body data accumulated in the storage device 150 outside the vehicle through power lines ACL1 and ACL2 and a charge cable 20 by using a modem 130, when a charge cable 20 to charge an accumulator in a power output device 110 is connected thereto.例文帳に追加

車両ＥＣＵ１６０は、動力出力装置１１０内の蓄電装置を充電するための充電ケーブル２０が接続されているとき、記憶装置１５０に蓄積された身体データをモデム１３０を用いて電力線ＡＣＬ１，ＡＣＬ２および充電ケーブル２０を介して車両外部へ送信する。 - 特許庁

Thereby, the data communication between the first processing unit 10 and the second processing unit 20 can be flexibly carried out using the two series of the communication lines such as time synchronous communication about one side and an event communication about the other side so as to surely exert the necessary function and the performance as total control system.例文帳に追加

このため、第１の処理装置１０と第２の処理装置２０間におけるデータの通信は、例えば、一方を時間同期通信、他方をイベント通信のように２系統の通信線を利用してフレキシブルに行なうことができ、制御システム全体として必要な機能・性能を確実に発揮させることができる。 - 特許庁

To provide an active matrix substrate integrated with driving circuits which suppresses a voltage drop of a power source lower and can surely make the driving circuits operate, by reducing resistance of a bus wiring part represented by power supply lines to the driving circuits or data wiring without increasing a peripheral part in area.例文帳に追加

周辺部分の面積を増加させることなく、駆動回路の電源ラインあるいはデータ配線に代表されるバス配線部分の抵抗値を下げることにより、電源電圧の低下量を小さく抑えて、駆動回路を確実に動作させることができる駆動回路一体型アクティブマトリックス基板をを提供する。 - 特許庁

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line.例文帳に追加

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。 - 特許庁

In a UWB wireless communication apparatus for employing a plurality of the surface acoustic wave devices so as to output a reference signal pulse used for a reference of data decision and a data signal pulse in a prescribed timing, a set of tapped SAW delay lines of the same structure is located in axial symmetry to upper and lower parts except the direction of any tap of an input transducer or an output transducer.例文帳に追加

複数の表面弾性波装置を用いて、データ判定の基準となる基準信号パルスと、データ信号パルスとを所定のタイミングで出力するＵＷＢ無線通信機において、上記複数の表面弾性波装置それぞれについて、入力トランスデューサ又は出力トランスデューサのいずれか一方のタップの向きを除いて、同一構造の一組のタップ付ＳＡＷ遅延線を線対称となるように上下に配置する。 - 特許庁

The tube inner wall surface image development system can perform image data sampling and image development as selecting the sampling line positioned nearest to a sampling position from a plurality of sampling lines of different sizes according to position information Sp about the imaging means 20 inserted in image data Svp, to thus create a distortionless development image without employing fixed moving speed control on the imaging means 20.例文帳に追加

本発明に係る管内壁面画像展開システムによれば、画像データＳｖｐに挿入された画像撮影手段２０の位置情報Ｓｐに基づいて、複数の大きさの異なるサンプリングラインからサンプリング位置に対して最も近い位置に相当するサンプリングラインを選択して画像データのサンプリング及び画像展開処理を行うため、画像撮影手段２０の移動速度を一定に制御しなくとも、歪みの無い展開画像を作成することができる。 - 特許庁

The memory (diode ROM) comprises a plurality of selection transistors 2 each connected to each of a plurality of word lines WL to be turned on by selecting the corresponding word line, a plurality of memory cells 4 including diodes 3 having cathodes connected to drain regions of the selection transistors 2 respectively and a data determination circuit 8 connected to source regions of the selection transistors 2 for determining data read from the selected memory cell 4.例文帳に追加

このメモリ（ダイオードＲＯＭ）は、複数のワード線ＷＬの各々に接続され、対応するワード線ＷＬが選択されることによりオン状態になる選択トランジスタ２と、選択トランジスタ２のドレイン領域にカソードが接続されたダイオード３をそれぞれ含む複数のメモリセル４と、選択トランジスタ２のソース領域側に接続され、選択メモリセル４から読み出されるデータを判別するためのデータ判別回路８とを備えている。 - 特許庁

When the process speed in use is lower than a normal process speed, part of one line of image data is output divisionally at timings at which lines from which image is not usually output at this low process speed are scanned.例文帳に追加

異なったプロセススピードで印字する手段と、前記プロセススピードに応じて、ライン毎に、出力画像データの出力範囲を制御する制御手段とを有する画像形成装置において、通常のプロセススピードより遅いプロセススピードの場合に、この遅いプロセススピードにおいて通常は画像出力されないラインを走査するタイミングで、１ラインの画像データの一部を分割出力する。 - 特許庁

Out of a wiring group which forms a first current path that passes through the selected memory cell RMC# and a second current path that passes a selected reference cell RMC# upon data reading, wirings (ground wirings GL1 and GL2, and bit lines BL and /BL) arranged along a different direction from a reference cell RMC are formed with metal wirings having low resistance.例文帳に追加

データ読出時に選択メモリセルＲＭＣ♯を通過する第１の電流経路および選択リファレンスセルＲＭＣ＃を通過する第２の電流経路を形成する配線群のうち、リファレンスセルＲＭＣと異なる方向に沿って配置される配線（接地配線ＧＬ１，ＧＬ２およびビット線ＢＬ，／ＢＬ）は、低抵抗の金属配線で形成される。 - 特許庁

When the data stored in the memory cell 212 is detected, the bit line pair connected to the sense amplifier 203 is precharged to a predetermined potential, and then one of the bit lines of the bit line pair is connected to the memory cell 212, and a potential of the other bit line is set to a reference potential by connection of the bit line to the potential generation part 25 to move charges.例文帳に追加

メモリセル２１２に記憶されるデータを検出するとき、センスアンプ２０３に接続されたビット線対は予め定めた電位にプリチャージされた後、ビット線対のいずれか一方のビット線がメモリセル２１２と接続される共に、他方のビット線の電位は、当該ビット線が電位生成部２５に接続されて電荷が移動しリファレンス電位となる。 - 特許庁

To provide a game machine reducing the number of connection lines for connecting group integrated control means to group unit control means, and when having a trouble with data transmission/reception between the group integrated control means and the group unit control means, capable of initializing the group integrated control means and returning to a normal state.例文帳に追加

グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減することに加えて、グループ統括制御手段とグループ単位制御手段との間で、データ送受信に不具合が発生には、グループ統括制御手段を初期化して正常な状態に復帰させることが可能な遊技機を提供することを目的とする。 - 特許庁

And, storing capacities 15 corresponding to each adjacent dot D1, D2 between the adjacent data lines 7, 7 are composed of overlapping parts of capacity electrodes 13 and the other gate line 4 paired with the gate line 4 on the control side of the dot, and the storing capacities 15 are extending protrudingly from the dot side to the other adjacent dot side.例文帳に追加

そして、隣接するデータ線７、７間の隣接する各ドットＤ１、Ｄ２に対応する蓄積容量１５が、容量電極１３とそのドットの制御側のゲート線４と対になる他方のゲート線４との重なり部分からなり、その蓄積容量１５が当該ドット側から隣接する他方のドット側へはみ出すように延在している。 - 特許庁

The source driver circuit and the method therefor for driving the data lines, and the common voltage driver circuit and the method therefor for driving the common electrode do not use only a completely boosted driving voltage to provide electric charge recycle by reducing the power consumption, but use each driving cycle intermediate reference voltage and the boosted driving voltage together.例文帳に追加

前記データラインを駆動するソースドライバ回路及び方法、並びに前記共通電極を駆動する共通電圧ドライバ回路及び方法は、電力消耗を減少させて電荷リサイクルを提供するために完全に昇圧された駆動電圧のみを使用せず、各駆動サイクル中間基準電圧と昇圧された駆動電圧とを共に使用する。 - 特許庁

When data are written in either of memory cells selected commonly in one read-word-line RWL0, even if the read-word-line RE10 is activated, both levels of the read-bit lines are not reduced to a ground potential by the bit line load circuit 2, so that loads are relieved in both of discharge and charge operation of transistors in a memory cell.例文帳に追加

１つのリードワード線ＲＷＬ０で共通に選択されるメモリセルのうちの一方にデータが書込まれる場合、リードワード線ＲＷＬ０が活性化されてもリードビット線のレベルは、ビット線負荷回路２により、いずれも接地電位までは低下しないため、メモリセル中のトランジスタの放電および充電動作とも、その負荷が軽減される。 - 特許庁

In the interphone system handing images and voices, in addition to radio communication interfaces 29a, 39a in which the communication characteristics vary, depending on the difference of a communication environment including a communication distance and a building structure, even though the data rate is high, power line communication interfaces 29b, 39b are provided for other communication paths without dedicated signal lines.例文帳に追加

画像音声対応型のインターホンシステムにおいて、データレートは比較的高いものの、通信距離や建物の構造などの通信環境の違いによって通信品質が変化する無線通信インタフェイス２９ａ，３９ａとは別に、専用の信号線を用いることのないもう１つの通信経路として、電力線通信インタフェイス２９ｂ，３９ｂを設ける。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁

Almost all circuits are shared and used by the still picture display mode and the moving picture display mode, by supplying data to a holding circuit 6 corresponding to each sub-pixel electrode 5 from respectively different video signal lines 3 in the still picture display mode, and by supplying the same voltage to a plurality of sub-pixel electrodes 5 corresponding to one pixel in the moving picture display mode.例文帳に追加

静止画表示モード時には、各サブ画素電極５に対応する保持回路６に、それぞれ異なる映像信号線３からデータを供給し、動画表示モード時に１つの画素に対応する複数のサブ画素電極５には同一の電圧を供給することで、静止画表示モードと動画表示モードとでほとんどの回路を共有して用いる。 - 特許庁

On the display 8 of a computer 1, a location instructing means 11 performs division specification on patterns larger in size than an embroidery frame 1 so as to include guide lines for every pattern which fits into the embroidery frame in size, and the division specified patterns are converted into a plurality of items of embroidery data according to each location specified for division.例文帳に追加

コンピュータ１の表示装置８上で、位置指示手段１１により刺しゅう枠１９を越える大きさの模様を刺しゅう枠１９内に入る大きさの模様ごとに目安線３０を含むようにして分割指定することで、これらの分割指定された各位置に対応して複数の刺しゅうデータに変換するようにしたこと。 - 特許庁

The programming method for a nonvolatile memory device includes: a stage in which a channel of a memory cell selected by programmed data is floated; and a stage in which the word lines of the selected and non-selected memory cells are driven so as to cause gate-induced drain leakage between the selected memory cell and the non-selected memory cell.例文帳に追加

本発明は、プログラムされるデータによって選択されたメモリセルのチャンネルをフローティングさせる段階と、前記選択されたメモリセルと非選択されたメモリセルの間にゲート有機ドレーン漏れが発生するように前記選択された及び非選択されたメモリセルのワードラインを駆動する段階とを具備する不揮発性メモリ装置のプログラム方法を提供する。 - 特許庁

To provide a method and a meter for a vortex rate which decrease control lines of a vortex flowmeter, which detects the stress of a Karman vortex and detects a vortex flow signal, by performing transmission and reception by a data stream system through a control line to an amplification part amplifying signals detected by an arithmetic control part and a sensor.例文帳に追加

カルマン渦の応力を検出して渦流量信号を検出する渦流量計において、演算制御部とセンサで検出した信号を増幅する増幅部へのコントロール線にシリアルなデータストリーム方式の送受信を行うようにしてコントロール線を減少させるようにした渦流量測定方法及び渦流量計を提供する - 特許庁

A boundary area adjacent to the boundary between the nondisplay area and the display area is set, the GND voltage is applied to both of the common electrode 5 and the data line S with respect to the nondisplay area and the writing of only one time per several frames is performed with respect to pixel electrodes corresponding to display lines of areas except the boundary area, whereby power consumption is reduced.例文帳に追加

非表示領域と表示領域との境界に隣接する境界領域を設定し、非表示領域については共通電極５及びデータ線Ｓ共にＧＮＤを印加し、境界領域を除く領域の表示ラインに対応する画素電極については数フレームに１回のみ書き込みを行うことで消費電力の低減を図る。 - 特許庁

The space extending/narrowing device enlarges or reduces layout data, on the basis of designation of a variable magnification value and is provided with a pasting magnification varying means which varies the pasting magnification of an image, on the basis of the variable magnification value and a ruled line thickness varying means which varies the thickness of ruled lines, on the basis of the variable magnification value.例文帳に追加

レイアウトデータの拡大縮小を変倍値の指定に基づいて行なう目伸ばし目縮め装置であって、前記変倍値に基づいて画像の貼込倍率を変倍する貼込倍率変倍手段と、前記変倍値に基づいて罫線の太さを変倍する罫線太さ変倍手段とを有するようにした目伸ばし目縮め装置。 - 特許庁

The electro-optical device 1 includes a scanning line driving circuit 11, a data line driving circuit 21, a plurality of light sources 311 that are provided in strips along the direction where scanning lines 10 are extended and irradiate a plurality of pixels 50 with light, a back light control circuit 94 that controls the intensity of light emitted from the plurality of light sources 311.例文帳に追加

電気光学装置１は、走査線駆動回路１１と、データ線駆動回路２１と、走査線１０が延在する方向に沿って帯状に設けられ、複数の画素５０に光を照射する複数の光源３１１と、複数の光源３１１から照射する光の強度を制御するバックライト制御回路９４と、を備える。 - 特許庁

A density conversion part 55 distinguishes regions on a document image indicated by image data of a document acquired by a document acquisition part 51 into two kinds of regions including a useful region where useful information is considered to be present and an unuseful region where the useful information is not considered to be present, and specifies lines to be deleted.例文帳に追加

密度変換部５５は、帳票取得部５１が取得した帳票の画像データが表す帳票のイメージ上の領域を、有用な情報が存在すると考えられる有用情報領域、及びそれが存在しないと考えられる非有用情報領域の２種類の領域に判別し、間引くべき行を特定する。 - 特許庁

To obtain a DRAM semiconductor memory in which a high speed operation can be realized which securing operation margin by dissolving the restriction of connection relation between a pair of bit lines and a pair of data buses by a column selection gate in a DRAM of a direct sense system, and optimizing independently the internal timing control at the read-out and the internal timing control at the time of write-in.例文帳に追加

ダイレクトセンス方式のＤＲＡＭにおけるコラム選択ゲートによる、ビット線対とデータバス対との接続関係の制約を解消するとともに、読み出し時の内部タイミング制御と書き込み時の内部タイミング制御とを独立して最適化することで、動作マージンを確保しながら高速動作を実現できるＤＲＡＭ半導体記憶装置を提供する。 - 特許庁

The DMA controller 320 is equipped with a priority order deciding circuit 133, which decides the priority order concerning the data input/output for not only the DMA channels of the peripheral circuits but also a plurality of CPU memories in accordance with the conditions of the control lines between the DMA channels.例文帳に追加

ＤＭＡコントローラ３２０には優先順位決定回路１３３を設け、この優先順位決定回路１３３によりＣＰＵ１、ＣＰＵ２、複数のＤＭＡチャネルの間の各制御線の状態に応じて、周辺回路のＤＭＡチャネルのみならず、複数のＣＰＵメモリに対するデータ入出力に関する優先順位を決定する。 - 特許庁

The displacement gauge, comprising sensors 3, a monitor part 1 and connection lines 2a and 2b, is configured to supply the start signal/power source of a power supply means 7, to successively start the sensors, to perform communication by opening the following sensors in start, and to successively transmit measurement data to the monitor part by the plurality of sensors.例文帳に追加

センサー部３とモニター部１と接続線２ａ、２ｂからなる変位計において、電源供給手段７の起動信号兼電源を供給してセンサー部が順次起動するようにして、起動時には後続のセンサー部を開放にした通信をおこない、また、複数のセンサー部がモニター部に計測データを順次送信するようにした。 - 特許庁

Consequently, only one gradation amplifier (36Vo) needs to be placed in operation to generate the non-display data signals S1 and S2, so even if a leak LK occurs between output signal lines Lo and Lo1 corresponding to the non-display area is never caused display fault and the power consumption is easily reduced.例文帳に追加

これにより、非表示データ信号Ｓ１，Ｓ２の生成のために動作させる必要のある階調アンプは１個（階調アンプ３６Ｖｏ）のみとなるので、非表示メモリ領域に対応する出力信号線ＬｏとＬｏ１の間でリークＬＫが発生しても表示不具合を誘発することはなく、また、消費電力の低減も容易となる。 - 特許庁

In the liquid crystal display device constructed by sealing a liquid crystal with negative dielectric anisotropy therein, on an element substrate of a lower side substrate, data lines, TFD elements, and auxiliary electrodes are formed, and on them an over layer is formed, and a pixel electrode with a planar shape of nearly three circular pieces is formed in a sub-pixel region thereon.例文帳に追加

負の誘電率異方性を有する液晶が封入されてなる液晶表示装置において、下側基板の素子基板上には、データ線、ＴＦＤ素子及び補助電極が形成され、それらの上にはオーバーレイヤーが形成され、その上のサブ画素領域内には、略三串団子状の平面形状をなす画素電極が形成されている。 - 特許庁

In timing wherein an adjustment data detection means 13 detects a step-like change point in all the signal lines, the edge position decision means 14 detects the delay signal having a max delay amount among the delay signals 21 including the step-like points among the delay signals 21, and controls the edge position adjustment means 12 such that the delay signal is selectively outputted.例文帳に追加

調整データ検出手段１３が全信号線でステップ状変化点を検出したタイミングで、エッジ位置決定手段１４は遅延信号２１の内でステップ状変化点を含むもののうち最大の遅延量をもつ遅延信号を検出してその遅延信号が選択出力されるようにエッジ位置調整手段１２を制御する。 - 特許庁

The scan separation circuit 10 is provided with a selector 11 for selecting anyone out of the two signal lines, in addition to a selector 12 for constituting a scan path and an FF 13 therefor, and a switch controlling data latched by the each FF 13 from a test input terminal 2 via the scan path is used as an input selection signal SL of the selector 11.例文帳に追加

スキャン分離回路１０には、スキャンパスを構成するためのセレクタ１２とＦＦ１３に加えて、２本の信号線の内のいずれか一方を選択するセレクタ１１が設けられ、このセレクタ１１の入力選択信号ＳＬとして、テスト入力端子２からスキャンパスを介してＦＦ１３にラッチされた切替制御用のデータを用いる。 - 特許庁

Based on endpoints and branch points of a blood vessel line projected on an image, the blood vessel line is divided into a plurality of partial lines, and a coefficient of a term corresponding to each degree in the case of expressing in a polynomial of an n-th curve is extracted on each partial line to generate data including both endpoints and the coefficient in each partial line.例文帳に追加

画像に映し出される血管線の端点及び分岐点を基準として、血管線を複数の部分線に分割し、当該部分線について、ｎ次曲線の多項式で表した場合における各次数に対応する項の係数を抽出し、各部分線における両端の点及び係数が含まれたデータを生成するようにした。 - 特許庁