「capacitance」に関連した英語例文の一覧と使い方(178ページ目) - Weblio英語例文検索

To provide a manufacturing method of a semiconductor device, which forms a highly reliable wiring structure by solving the problem at the time of using xerogel or fluororesin for the interlayer insulating film between wirings for reducing the interwiring capacitance, the problem, when misalignment occurs, and others.例文帳に追加

配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスアライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。 - 特許庁

Also, a ferrorelectric film 13 is provided on the film 11 via a lower electrode 12 formed of a conductive oxide film, thereby enabling to keep oxygen concentration of a ferroelectric capacitance element layer high and the generation of oxygen missing in the film 13 can be prevented.例文帳に追加

また、水素化窒化シリコン膜１１の上に導電性酸化膜により形成された下部電極１２を介して強誘電体膜１３を設けることにより、強誘電体容量素子層の酸素濃度を高く保つことができ、強誘電体膜１３における酸素欠損の発生を防止できる。 - 特許庁

To uniformly suppress the growth of nickel particles across the entire inner electrode layers to effectively prevent particle globing, electrode separation, etc., and suppress a decrease in a capacitance even when each of the inner electrode layers becomes thinner and the size distribution of the Ni particles is not uniform.例文帳に追加

特に内部電極層の各厚みが薄層化し、しかも、Ｎｉ粒子の粒度分布にバラツキがあったとしても、内部電極層の全体にわたり、均一に、Ｎｉの粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制すること。 - 特許庁

By adjusting capacity of a tuning circuit (a vacuum variable capacitor) 43, resonance conditions are shifted in a direction a resonance frequency of a resonance circuit including capacitance or the like between a coil 42 and electrodes 11, 12 gets lower than that of a driving voltage of the high-frequency driving source 41.例文帳に追加

同調回路（真空バリコン）４３の容量を調整し、コイル４２と電極１１、１２、１３間の静電容量などを含む共振回路の共振周波数が高周波駆動源４１の駆動電圧の周波数よりも低くなる方向に共振条件をずらしておく。 - 特許庁

Then in this invention, additional information is extracted, inserted to the specified area, audio/video data is stored and, then, the capacitance of a storage medium is reduced so that retrieval speed is improved by performing retrieval through the use of additional information included in the specified area.例文帳に追加

従って、本発明は付加情報を抽出し、これを特定領域に挿入してオーディオ/ビデオデータを貯蔵することにより貯蔵媒体の容量を減らすことができ、特定領域に含まれた付加情報を利用して検索するので検索速度を向上させることができる。 - 特許庁

The piezoelectric oscillator circuit 50 is composed of a high speed starting circuit 5 which reduces the rising time of oscillation, and a PMOS transistor (a disengagement means) 6 which electrically disengages a capacitor C1 (a capacitance element) connected on a resonance circuit 20 that constitutes the piezoelectric oscillator circuit 50.例文帳に追加

この圧電発振回路５０は、発振の立ち上がり時間を早める高速起動回路５と、圧電発振回路５０を構成する共振回路２０上に接続されたコンデンサＣ１（容量素子）を電気的に断接するＰＭＯＳトランジスタ（断接手段）６と、を備えて構成されている。 - 特許庁

An alignment control electrode formed by extending a control capacitance electrode of an adjacent pixel is provided at a corner part of a long pixel having a propagation distance of liquid crystal alignment to shorten the propagation distance of liquid crystal alignment and at the same time, a slit part is formed with electrodes having different voltage polarities to stabilize alignment.例文帳に追加

液晶配向の伝播距離が長い画素の角の部分に、隣接画素の制御容量電極を延長して配向制御電極を設け、液晶配向の伝播距離を短くすると同時に、電圧極性の異なる電極でスリット部を形成して配向を安定させる。 - 特許庁

In an LSI layout pattern which is laid out to obtain desired circuit constitution and circuit characteristics, capacitance cells 18 prepared in advance are arranged in empty areas in a wiring region 12, and are connected between power sources (VDD-GND).例文帳に追加

この発明は、所望の回路構成及び回路特性を得るためにレイアウトされたＬＳＩのレイアウトパターンにおいて、配線領域１２の空き領域に予め用意された容量セル１８を配置し、この容量セルを電源間（ＶＤＤ−ＧＮＤ）に接続して構成される。 - 特許庁

If the voltage of the capacitors 25 exceeds the rated voltage and it continues for a prescribed time, it is detected by the second voltage detecting circuit 30, the contact of a relay 31 is turned on and an operation indicating lamp 32 is lighted to indicate deterioration in the capacitance of the capacitors 25 to the outside.例文帳に追加

その後、コンデンサ２５の電圧が定格電圧を越え、それが所定の時間継続すると第２の電圧検出回路３０がこれを検出してリレー３１の接点をオンとし動作表示灯３２が点灯して当該コンデンサ２５の容量劣化を外部に表示する。 - 特許庁

To shift to a state, in a short time, where empty capacitance required for storing other image data can be ensured without being affected by data throughput of an apparatus itself and without completely losing image data which have been stored in an image storage means.例文帳に追加

機器自身によるデータ処理能力に左右されることなく、画像記憶手段に保存されていた画像データを完全に消失することなく、他の画像データを保存するために必要な空き容量を確保することができる状態に短時間に移行させることである。 - 特許庁

The scanning lines (806) are coated with shielding electrodes via an insulating body, and the holding capacitance parts (817) are constituted by flat superposition of the semiconductor layer serving as the sources and drains of the transistors, the 1st insulating film (805) serving as the gate insulating film, and the shielding electrodes (816).例文帳に追加

走査線（８０６）は、絶縁体を介してシールド電極（８１６）で覆われており、保持容量部（８１７）は、前記トランジスタのソース・ドレインとなる半導体層と、ゲート絶縁膜となる第1絶縁膜（８０５）と、前記シールド電極（８１６）とが平面的な重なりにより構成されてなる。 - 特許庁

On an address (row address) in a gate wiring side of the pixel 60 encoded patterns 22a coded for recognizing it are arranged at four corners other than display area R of the pixel 60 by using a part of a counter electrode (opaque film) 22 forming one electrode of the auxiliary capacitance.例文帳に追加

画素６０のゲート配線側アドレス（行アドレス）についてはこれを認識できるように符号化した符号化パターン２２ａが、補助容量の一電極を成す対向電極（不透明膜）２２の一部を利用して、同画素６０の表示領域Ｒ以外の４コーナーに形成されている。 - 特許庁

To provide a voltage-controlled oscillation circuit that expands variable range of the voltage to be applied to a variable capacitance diode even if the maximum available value of the control voltage generated in a PLL circuit controlling oscillation frequency decreases to low voltage, and has a simple circuit configuration to reduce the size of an oscillator.例文帳に追加

発振周波数を制御するＰＬＬ回路で生成可能な制御電圧の最大値を低電圧化しても、可変容量ダイオードに印加される電圧の可変範囲を広げることができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ること。 - 特許庁

A capacitive-type touch panel includes: a transparent substrate; a plurality of first conductors; a plurality of second conductors cooperating with the first conductors to form a matrix of capacitive regions; and a controller connected electrically to the first and second conductors for detecting the capacitance of each of the capacitive regions.例文帳に追加

透明基板と、複数の第一の導体と、第一の導体と共に容量性領域のマトリクスを形成する複数の第二の導体と、容量性領域の各々の容量を検出するための第一の導体及び第二の導体に電気的に接続された制御装置を備えている。 - 特許庁

To provide a capacitive-load driving circuit which suppresses the increase of power consumption even under such a condition that the power consumption is increased, even when the conventional technique to decrease power is used, with the increase of load capacitance and driving frequency in a circuit for driving a capacitive load, consequently, heat radiation from a driving circuit (drive IC) itself becomes a big problem.例文帳に追加

容量性負荷を駆動する回路においては、その負荷容量と駆動周波数の増大に伴ない、従来の低電力化技術を用いたとしても消費電力が増大してしまい、その駆動回路（ドライブＩＣ）自身からの発熱が大きな問題になっている。 - 特許庁

In the wiring pattern for matching, the pad 36 to which a chip component 8 is attached in a part is formed in the interconnection 35 on a wiring board 34, a deficient part 50 is formed in the pad 36, the area of the chip component 8 and that of the pad 36 are reduced, and the capacitance portion generated in the pad 36 is reduced.例文帳に追加

本発明は配線基板３４の配線３６に一部にチップ部品８を取付けるパッド３６を形成し、前記パッド３６に欠損部５０を設け、チップ部品８とパッド３６の面積を減少し、前記パッド３６に生じる容量成分を減少するマッチング用配線パターンである。 - 特許庁

To provide a semiconductor device wherein it is possible to form a trench wiring by a dual damascene method, capacitance of an etching stopper film is reduced, and deterioration of adhesion of an insulating film which is to be caused by the etching stopper film is prevented, and a manufacturing method of a semiconductor device.例文帳に追加

デュアルダマシン法により溝配線を形成することが可能であり、エッチングストッパ膜の電気容量が低減された、或いはエッチングストッパ膜に起因する絶縁膜の密着性の低下が防止された半導体装置および半導体装置の製造方法を提供すること。 - 特許庁

To provide a technique for enhancing the reliability of a semiconductor device to attain high performance by employing a laminate structure having adequate barrier performance with respect to copper, reducing the delay time of a wiring, by reducing electric capacitance between wirings and having improved bondability among the wirings.例文帳に追加

銅に対する十分なバリア性を備え、配線間の電気容量を低下させて配線の遅延時間を小さく抑え、かつ配線間の密着性を向上させた積層構造により、半導体装置の信頼性を高め、高性能化を実現する技術を提供する。 - 特許庁

One-side terminals of the strip line 7, the variable capacitance diode 3 and the capacitor 5 are connected in parallel to be a ground level and a switching diode 6 supplying a control signal to select the resonance frequency band is placed between the capacitor 5 and a point of the ground level.例文帳に追加

前記ストリップ線路７、可変容量ダイオード３及びコンデンサ５の一端が夫々グランド電位となるように互いに並列接続し、前記コンデンサ５とグランド電位の間に、共振周波数帯域を切り換える制御信号が供給されるスイッチングダイオード６を配置した。 - 特許庁

The moving body 6 is displaced toward a fixed electrode 12 opposed to the moving body 6 by an electrostatic attracting force resulting from application of a DC voltage between the moving body 6 acting like the electrode and the fixed electrode 12 opposed to the moving body 6 to vary the static capacitance between the moving electrode 10 and the coplanar line 3.例文帳に追加

電極としての可動体６と可動用固定電極１２との間の直流電圧印加による静電引力によって、可動体６が可動用固定電極１２側に変位し、可動電極１０とコプレーナー線路３間の静電容量が可変する。 - 特許庁

The external pin 101 of a semiconductor device is connected to the gate terminal of an n-channel MOS transistor 104 for capacitance correction through aluminum wiring 106 and the drain and source of the transistor 104 are connected to each other and, at the same time, to a bonding pad 105 through aluminum wiring 107.例文帳に追加

デバイス外部ピン１０１は、アルミ配線１０６によって容量補正用のｎチャネルＭＯＳトランジスタ１０４のゲート端子に接続され、ＭＯＳトランジスタ１０４のドレインおよびソースは互いに接続されるとともに、ボンディングパッド１０５にアルミ配線１０７によって接続される。 - 特許庁

Since a through-hole 94 is discharged with oil liquid into a batch to make the oil liquid so as not to stay in a lower part of the cylindrical space 84 and will not affect the electrostatic capacitance generated between the inner cylinder 80 and the outer cylinder 82, since it is provided at a position lower than the lower end of the inner cylinder 80.例文帳に追加

連通孔９４は、円筒状空間８４の下部に油液が滞留しないように油液をハッチ内に排出させ、内筒８０の下端より下方の位置に設けられているので、内筒８０と外筒８２との間で生じる静電容量に影響しない。 - 特許庁

Recessed parts g are formed at the drain parts 31f and 31h disposed in the reflection display region and various kinds of layers of the capacitance line 35, an interlayer insulating film 15 and the like are formed on the drain parts 31f and 31h to form recessed and projecting surfaces corresponding to the recessed parts g of the drain parts at these layers.例文帳に追加

また、反射表示領域に配置されたドレイン部３１ｆ，３１ｈに凹部ｇを形成し、このドレイン部３１ｆ，３１ｈの上に容量線３５や層間絶縁膜１５等の各種の層を形成することで、これらの層にドレイン部の凹部ｇに対応した凹凸面を形成する。 - 特許庁

To provide an integrated electronic component that is suitable for suppression of generation of parasitic capacitance caused by capacitive coupling between wiring on a wiring board and a functional element on the side of a mounting component mounted on the wiring board, and to provide the mounting component for the integrated electronic component.例文帳に追加

配線基板上の配線と当該配線基板に実装された実装部品側の機能素子との間において容量結合による寄生容量が発生するのを抑制するのに適した、集積型電子部品、および、当該集積型電子部品用の実装部品を提供する。 - 特許庁

To solve the problem of gate delay which is caused by increasing gate resistance and parasitic capacitance, without damages to a gate insulating film 17, relating to a TDMOS transistor where a first gate electrode 2, and the like, are provided in a linear long trench 1 via the gate insulating film 17.例文帳に追加

長い直線状のトレンチ１内に、ゲート絶縁膜１７を介して第１ゲート電極２等を有するＴＤＭＯＳトランジスタについて、増大するゲート抵抗と寄生容量に基づくゲート遅延の問題を、ゲート絶縁膜１７に損傷を与えることなく改善する。 - 特許庁

When the power supply potential DSi that belongs to the own row i is switched from low potential Vini to high potential Vccp, the potential DSi-1 of the power supply line 32i-1 is temporarily decreased, thereby suppressing the influence by the parasitic capacitance Cds of the driving transistor 22.例文帳に追加

そして、自行ｉに属する電源電位ＤＳｉを低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替えるときに、電源供給線３２ｉ−１の電位ＤＳｉ−１を一時的に下げることで、駆動トランジスタ２２の寄生容量Ｃｄｓによる影響を抑える。 - 特許庁

A method for detecting liquid level contact using a number of probes (1) includes detecting a liquid level in a container by capacitance change to stop downward movement of each probe, and changing start timing of upward movement of each probe in detecting movement away from the liquid level when each probe moves upward after its suction operation.例文帳に追加

プローブ（１）が複数であり、静電容量変化で容器中の試料液面を検出してプローブの下降動作を停止し、各プローブでの吸引動作後、各プローブを上昇する際、液面を離れることを検出するに当り、各プローブの上昇開始タイミングを変える。 - 特許庁

When a mark portion is touched by a finger from the surface of the insulating substrate 21 or the rear face of the insulating sheet 31, a current based on electrostatic capacitance is made to flow from the conductive pad to the signal recognition part through the lead, so that which mark is touched with the finger can be recognized and the information is outputted.例文帳に追加

マークの部分を絶縁性基板の表面または絶縁シートの裏面から指で触れたとき、静電容量に基づく電流が導電パッドからリード部を介して信号認識部へ流れることにより、いずれのマークが触指されたかを認識し、その情報を出力する。 - 特許庁

An electronic circuit includes: a non-inverting amplifier circuit; the capacitance element for connecting an input signal to the non-inverting amplifier circuit; a voltage-dividing circuit for dividing an output signal of the non-inverting amplifier circuit; and an impedance element for feeding back the divided voltage signal to an input terminal of the non-inverting amplifier circuit.例文帳に追加

非反転増幅回路と、前記非反転増幅回路に入力信号を接続するキャパシタンス素子と、前記非反転増幅回路の出力信号を分圧する分圧回路と、該分圧回路信号を前記非反転増幅回路の入力端子に帰還するインピーダンス素子を含んで構成する。 - 特許庁

To provide a semiconductor integrated circuit which has high performance even if design margin is reduced by suppressing variations in the gate length and variations in the gate parasitic capacitance caused by the optical proximity effect generated in a photolithography step and enabling design of a library reflecting actual characteristics of a standard cell.例文帳に追加

フォトリソグラフィ工程で生じる光近接効果に起因するゲート長のばらつきとゲートの寄生容量のばらつきを抑制し、標準セルの実際の特性を反映させたライブラリを設計可能とし、これにより設計マージンを小さくして高性能な半導体集積回路を提供する。 - 特許庁

A series circuit including capacitors C1 and C2 as one part of a load capacitance is connected between a base and a ground of an oscillation transistor TR1, an emitter of the oscillation transistor TR1 is connected to a connection middle point of the series circuit, and an emitter resistor R1 is connected between the emitter and the ground.例文帳に追加

発振用トランジスタＴＲ１のベースと接地間に負荷容量の一部となるコンデンサＣ１とコンデンサＣ２との直列回路を接続し、この直列回路の接続中点と発振用トランジスタＴＲ１のエミッタとを接続し、更に、エミッタと接地との間にエミッタ抵抗Ｒ１を接続する。 - 特許庁

Then, the touch pad input device with an antenna is provided with an electrode group which is provided along the sensing face and detects the position of an object coming in contact with the sensing face, based on the change of a capacitance, and an antenna (40b) arranged between the electrode group and the sensing face and for communicating with external equipment.例文帳に追加

そして、アンテナ付タッチパッド入力装置は、感知面に沿って設けられ、感知面に接触する物体の位置を静電容量の変化に基づいて検出するための電極群と、電極群と前記感知面との間に配置され、外部機器と通信を行うためのアンテナ(40b)とを具備する。 - 特許庁

A device includes: a current detection unit 121 that detects the amount of current flowing between a DC power supply 11 and the capacitor C1; and a decision controller 20 that determines the capacitance of capacitor C1 decreases when the amount of current detected by the current detection unit 121 falls below a prescribed threshold.例文帳に追加

直流電源１１とコンデンサＣ１との間を流れる電流量を検出する電流検出部１２１と、電流検出部１２１で検出された電流量が所定の閾値を下回ると、コンデンサＣ１の容量が低下したと判定する判定制御部２０と、を備える。 - 特許庁

To provide an operating device informing a user etc. of an abnormal portion and allowing him/her to execute countermeasure treatment to eliminate an unstable state if a failure occurs in communications to detect input operation when a capacitance switch is adopted for an operating part.例文帳に追加

操作部に静電容量スイッチを採用した場合、入力操作検出のための通信に異常発生のとき、ユーザー等に異常箇所を報知し、対策処理を実行させ不安定状態を解消させる操作装置及びこれを備えた給湯システムを提供する。 - 特許庁

When a start key is turned ON, the control device sets a first switch from an OFF state to an ON state; then the control device measures physical quantities related to the discharging characteristics of the storage capacitor; and based on the measured result, the device calculates at least one of the internal resistance and the capacitance of the storage capacitor.例文帳に追加

制御装置は、始動キーがオンにされると、第１のスイッチをオフ状態からオン状態にした後、蓄電キャパシタの放電特性に関わる物理量を測定し、測定結果に基づいて、蓄電キャパシタの内部抵抗及び静電容量の少なくとも一方を算出する。 - 特許庁

An MOS transistor is arranged in the peripheral function block 4, is connected to one of the power supply [VDD] and the power supply [GND] by a back gate, is connected to the other power supply by a gate thereof, and generates parasitic capacitance between the gate and the back gate in the non-operation mode.例文帳に追加

ＭＯＳトランジスタは、周辺機能ブロック４に設けられ、そのバックゲートに電源［ＶＤＤ］と電源［ＧＮＤ］との一方の電源が接続されていて、非動作モードにおいて、そのゲートに他方の電源が接続され、そのゲートとバックゲート間に寄生容量を発生する。 - 特許庁

Furthermore, minus correction is performed on the temperature elevation allowable base value ΔT so as to reduce the value ΔT as the surface temperature becomes high or as a battery state becomes worse, based on the surface temperature detected by the thermistor, charging history, discharging history, an opening voltage of the battery and remaining capacitance (S180-S210).例文帳に追加

また、温度上昇許容基本値△Ｔについては、サーミスタにより検出された表面温度、充電履歴、放電履歴、バッテリの開放電圧、残容量に基づき、表面温度が高い場合やバッテリ状態が悪い場合ほど値△Ｔが小さくなるよう、マイナス補正する（Ｓ１８０〜Ｓ２１０）。 - 特許庁

A measuring device sets a control voltage CNTV of an electronic load 23 so that 1/10 of a maximum current considered to flow when an output of a solar cell 2 is short-circuited flows through the electronic load 23 for a period of 2 ms, thereby allowing electricity stored by a capacitance of the solar cell 2 to be discharged.例文帳に追加

2ｍｓの期間、電子負荷２３の制御電圧CNTVを、太陽電池２の出力を短絡させたときに流れると考えられる最大電流の１/10の電流が電子負荷２３に流れるように設定し、太陽電池２のキャパシタンスの蓄電分を放電させる。 - 特許庁

As a specific technique, there are provided methods for (A) providing on-chip bypass capacitance for the control circuit to separate power feeding routes of the control circuit and the output buffer in an AC manner and (B) designing (inserting resistance) in such a manner that the vibration mode of electric parameter noise in the power feeding route becomes over-attenuation.例文帳に追加

具体的な手法は、（Ａ）制御回路用のオンチップバイパスキャパシタンスを設け、AC的に制御回路と出力バッファの給電経路を切り分ける方法、と（Ｂ）給電経路の電気パラメータノイズの振動モードが過減衰になるような設計（抵抗の挿入）をする方法がある。 - 特許庁

To provide a monitoring apparatus for an electric power capacitor, capable of acquiring a capacitor capacitance without hindering drive by a capacitor to be used for an electromagnetic operation mechanism of an electric power device being operated, and grasping a deterioration condition of the capacitor before the device goes out of order.例文帳に追加

運用中の電力用機器の電磁操作機構に使用されるコンデンサによる駆動に支障を与えずに、コンデンサ容量を取得し、機器が故障状態になる前にコンデンサの劣化状況を把握できる電力用コンデンサの監視装置を提供することを目的とする。 - 特許庁

In the display device, a temperature sensor senses a peripheral temperature of the display device, and a timing controller includes a dynamic capacitance capture (DCC) block which converts green data, red data, and blue data into green compensation data, red compensation data, and blue compensation data, respectively, on the basis of the temperature sensed by the temperature sensor.例文帳に追加

表示装置において、温度センサは、表示装置の周辺温度をセンシングし、タイミングコントローラはセンシングされた温度に基づいてグリーンデータ、レッドデータ及びブルーデータをグリーン補償データ、レッド補償データ及びブルー補償データに各々変換するＤＣＣブロックを具備する。 - 特許庁

This input device is provided with a magnetic field type loop antenna (62) arranged inside the peripheral edge of the opening in plane view, and equipped with a conductor (64) wound like a spiral and a capacitance type touch pad (42) arranged inside the conductor in plane view, and equipped with metallic patterns (48, 50, 52) for contact sensing.例文帳に追加

この入力装置は、平面視で開口周縁の内側に配置されており、螺旋状に巻回された導体(64)を有する磁界型のループアンテナ(62)と、平面視で導体の内側に配置されており、接触感知用の金属パターン(48,50,52)を有した静電容量式のタッチパッド(42)とを具備する。 - 特許庁

To provide a light emitting device and an element substrate in which the off-current of a switching transistor is suppressed to be low, the luminance unevenness of a light emitting element between pixels due to variations in the characteristics of a driving transistor is suppressed, even if increase in the capacitance of the capacitor is not contrived.例文帳に追加

スイッチング用トランジスタのオフ電流を低く抑えたり、容量素子の大容量化を図らずとも、駆動用トランジスタの特性のばらつきに起因する、画素間における発光素子の輝度ムラを抑えることができる発光装置及び素子基板の提案を課題とする。 - 特許庁

Further, the capacitance element has such a configuration that the first dielectric part 11 is disposed between the first electrode 21 and second electrode 22, the second dielectric part 12 is disposed between the second electrode 22 and third electrode 23, and the third dielectric part 13 is disposed between the third electrode 23 and fourth electrode 24.例文帳に追加

そして、第１誘電体部１１は、第１電極２１及び第２電極２２間に設けられ、第２誘電体部１２は、第２電極２２及び第３電極２３間に設けられ、第３誘電体部１３は、第３電極２３及び第４電極２４間に設けられるように構成する。 - 特許庁

To provide a semiconductor device which is reduced in the degradation of a circuit operation speed by suppressing short-channel effect, reducing current leakage between the gate and the drain, and reducing the parasitic capacitance due to gate overlap, in a semiconductor device which includes an NMOS transistor and a PMOS transistor.例文帳に追加

ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体装置において、ショートチャネル効果を抑制するとともに、ゲート−ドレイン間での電流リークを低減し、また、ゲートオーバーラップに起因する寄生容量を低減して、回路動作速度の低下を低減した半導体装置を提供する。 - 特許庁