「delay between」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

At each subscriber's premise side device, an optical interaction occurs between an optical data signal (upstream data) and the optical pulse signal from the delay part 84 by an optical interaction generator 75.例文帳に追加

各加入者宅側装置では、光相互作用発生部７５によって、光データ信号（上りデータ）と遅延部８４からの光パルス信号との間に光相互作用が生じる。 - 特許庁

In a feedforward amplifier 1, a filter 70 for eliminating a triple wave band of a fundamental wave of a distortion signal is provided on a delay signal line between a coupler 50 and an error amplifier 40.例文帳に追加

本発明のフィードフォワード・アンプ１は、カプラ５０とエラーアンプ４０との間の遅延信号線に、歪み信号の基本波の３倍波帯域を除去するためのフィルタ７０を設けている。 - 特許庁

To provide a semiconductor device in which an increase of a capacitance between wiring due to the disposition of a dummy metal and an increase of a delay value in metal wiring can be suppressed; and to provide a method of manufacturing the same.例文帳に追加

ダミーメタルの配置による配線間容量の増加、メタル配線における遅延値の増大を抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a rotation transmitting device free of generation of a response delay when the direction of the rotation transmitted between the inner ring and the outer ring is changed over, and giving a stable energizing force acting on each roller.例文帳に追加

内外輪間で伝達する回転の方向が切換わるときに応答遅れが生じず、また、ローラに作用する付勢力が安定した回転伝達装置を提供する。 - 特許庁

The coefficient update means obtains an updated amount of the tap coefficient on the basis of a value resulting from applying root compression conversion processing to a correlation amount between a delay value of an input signal and an output signal.例文帳に追加

係数更新手段は、入力信号の遅延値と出力信号との相関量を平方根圧縮変換処理した値に基づいてタップ係数の更新量を求める。 - 特許庁

To provide a terrestrial digital broadcast transmission apparatus and reception apparatus of a layered transmission system for setting different layer parameters in such a way that delay between transmission and reception in each layer is made as short as possible and timing is aligned between layers.例文帳に追加

各階層における送受信間の遅延量をできるだけ短くし、且つ階層間でのタイミングを揃えるようにした、異なる階層パラメータを設定する階層伝送方式の地上デジタル放送用送信装置および受信装置を提供する。 - 特許庁

Thus, the reception circuit can receive a source signal Vs in a normal state because a time delay between the transistors Q11 and Q12 is decreased and a difference between a leading time and a trailing time of an output V2 can be decreased.例文帳に追加

よって、トランジスタＱ１１とトランジスタＱ１２との間の時間遅れが小さくなり、且つ出力Ｖ２の立上がり時と立下り時の時間の差を小さくすることが可能となるため、源信号Ｖｓを正常な状態で受信することができる。 - 特許庁

To provide an IP network system capable of conducting normal communication and having high convenience by compensating the delay of phases of communication signals between base stations and synchronizing the communication signals between the base stations even when PHS base stations are distributed and arranged on the IP network.例文帳に追加

ＩＰネットワーク上にＰＨＳの基地局を分散配置しても、基地局間の通信信号の位相遅延を補償して基地局間の通信信号の同期を取り、正常な通信が可能な利便性の高いＩＰネットワークシステムを提供する。 - 特許庁

The relay station in a cell of a multi-hop relay network includes means for controlling the signal flow between the relay station and the various other stations in the cell in accordance with a one-way propagation delay between a base station in the cell and the relay station.例文帳に追加

マルチホップ中継ネットワークのセルにおける中継局であって、セル中の基地局と中継局との間の一方向伝搬遅延に応じてセル中の中継局とその他の様々な局との間の信号フローを制御する手段を含む。 - 特許庁

To provide a terrestrial digital broadcast transmitter and receiver of a layered transmission system, in which the delay between transmission/reception of each layer is shortened, and as much as possible different layer parameters are set so as to match the timing between layers.例文帳に追加

各階層における送受信間の遅延量をできるだけ短くし、且つ階層間でのタイミングを揃えるようにした、異なる階層パラメータを設定する階層伝送方式の地上デジタル放送用送信装置および受信装置を提供する。 - 特許庁

A first EXOR circuit 7 performs an EXCLUSIVE-OR operation between output of the delay circuit and output of the S-FF, and a second EXOR 8 performs an EXCLUSIVE-OR operation between output of the S-FF and output of the second M-FF.例文帳に追加

第１のＥＸＯＲ回路７は遅延回路の出力とＳ−ＦＦの出力の排他的論理和演算を行ない、第２のＥＸＯＲ８はＳ−ＦＦの出力と第２のＭ−ＦＦの出力の排他的論理和演算を行なう。 - 特許庁

The complementary crosstalk is created between the conductive blades in area where the blades are engaged with the jack spring contact and terminal, and transferring delay between crosstalk signal created within the plug and crosstalk signal within the connector is minimized.例文帳に追加

相補クロストークは、ブレードがジャックスプリングワイヤまたは端末と係合する領域において導電性ブレード間で生成され、プラグ内に生成されるクロストーク信号と、ジャックまたはコネクタ内に生成されるクロストーク信号との間の伝播遅延を最小にする。 - 特許庁

TCM switching timing information is mapped with a downlink frame between an exchange station side 110 and an LT side 120 and a distance measurement frame transmission is detected to measure a propagation delay time between the exchange station side 110 and the LT side 120, and a clock (400Hz) phase control section 129 corrects a phase shift of a TCM switching timing by the propagation delay time.例文帳に追加

交換機局側１１０とＬＴ側１２０間の下りフレーム中にＴＣＭ切替タイミング情報をマッピングし、距離測定フレーム発出検出を行うことで交換機局側１１０とＬＴがわ１２０間の伝搬遅延時間を測定し、この伝搬遅延時間分のＴＣＭ切替タイミング位相ズレをクロック（４００Ｈｚ）位相制御部１２９で補正する。 - 特許庁

For phase adjustment, the transmitter 10 outputs the adjusting signal, the phase detector 22 of the receiver 20 detects the phase states of the respective signals, and the delay adjusting unit 23 adjusts the delay amounts of the respective signals by the variable delay unit 21 according to the detected phase states to optimize the phase relation between the data signal and clock signal, thereby reading data where the data signal becomes stable.例文帳に追加

位相調整時には、送信器１０から調整用信号を出力させ、受信器２０の位相検出部２２によって各信号の位相状態を検出させて、検出された位相状態に応じて遅延調整部２３によって可変遅延部２１による各信号の遅延量を調整させることにより、データ信号とクロック信号の位相関係を最適化して、データ信号が安定した部分でデータを読み取らせる。 - 特許庁

The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.例文帳に追加

メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁

This system is provided with a directly driving type electro- hydraulic servo valve 15, a subtracter 44 which calculates the difference between an input command signal to the valve and a feedback signal Vfc corresponding to valve displacement, and an integrator 12 and a primary delay compensator 13 provided between the subtracter 44 and the valve 15.例文帳に追加

直接駆動型の電油圧サーボバルブ15と、このバルブ15への入力指令信号とバルブ変位に対応するフィードバック信号Ｖfcとの差を求める減算器44と、この減算器44とバルブ15の間に設けられた積分器12及び一次遅れ補償器13と、を備えている。 - 特許庁

A delay time by the timing adjusting circuit 3 is determined by a phase difference between a light emitting timing signal sg2 equivalent to the intensity modulation light and the light receiving control signal sg3, and a phase difference between the light emitting timing signal sg1 and the light receiving control signal sg3 is kept constant.例文帳に追加

タイミング調整回路３での遅延時間は、強度変調光に相当する発光タイミング信号ｓｇ２と受光制御信号ｓｇ３との位相差に応じて決まり、発光タイミング信号ｓｇ１と受光制御信号ｓｇ３との位相差を一定に保つ。 - 特許庁

A phase difference corresponding to the delay time difference of signal transmission between the liquid crystal display panels 20 and 30 is provided between output periods of the horizontal start signals STH1 and STH2 and horizontal clock signals CKH1 and CKH2 of both the horizontal driving signal generating sections 12 and 13.例文帳に追加

両水平駆動信号生成部１２，１３の水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２の出力時期には、各液晶パネル２０，３０での信号伝送の遅延時間差に応じた位相差が設けられる。 - 特許庁

Each of the variable delay units may be connected between a pair of successive ones of the serially connected inverters to selectively be enabled, and configured to provide variable conductance between the pair of successive ones of the serially connected inverters.例文帳に追加

各可変遅延ユニットは、直列接続されたインバータのうちの連続する１対の間に接続され、選択的に有効にされるように構成され、直列接続されたインバータのうちの連続する１対の間に可変のコンダクタンスを提供するように構成されている。 - 特許庁

A current supply circuit 14 for outputting a current Id which is increased with a time indicating a phase difference between the delay amount and the advance amount of a comparison output in a phaser comparator 13 is arranged between the phase comparator 13 and the loop filter 15 in the PLL circuit.例文帳に追加

位相比較器１３の比較出力の遅れ量或いは進み量の位相差を示す時間とともに増加する電流Ｉｄを出力する電流供給回路１４を、ＰＬＬ回路の位相比較器１３とループフィルタ１５との間に設ける。 - 特許庁

In the tributary BS2, a control unit 215 in the second REC210 corrects timing of a reference frame of the second REC210 based on transfer delay times between the second MP112 and the second SP222, and between the first MP211 and the first SP221.例文帳に追加

従属ＢＳ２は、第２ＲＥＣ２１０内の制御部２１５が、第２ＭＰ１１２と第２ＳＰ２２２との間の伝送遅延時間と、第１ＭＰ２１１と第１ＳＰ２２１との間の伝送遅延時間に基づいて、第２ＲＥＣ２１０の基準フレームのタイミングを補正する。 - 特許庁

When the phase difference between both clocks is not a desirable quantity, the selector 7 is controlled by SR-FF 4, a logic circuit 5, and a counting circuit 6 to select another delay element repeatedly and when the phase difference between both clocks is the desirable quantity, the selecting operation of the selector 7 is stopped.例文帳に追加

この両クロックの位相差が所望量でない場合には、SR-FF４、論理回路５及び計数回路６により、セレクター７を制御して、他の遅延素子を選択することを繰り返し、両クロックの位相差が所望量のとき、セレクター７の選択動作を停止させる。 - 特許庁

OR between an output start signal DQH output from an output buffer 20 when performing a read operation and a delay signal DQD generated by delaying the output start signal DQH in a delay circuit 40 is output as a mask signal DQHW and is given to a first-stage circuit 30A.例文帳に追加

読出動作時に出力バッファ２０から出力される出力開始信号ＤＱＨと、この出力開始信号ＤＱＨを遅延回路４０で遅延させて生成した遅延信号ＤＱＤとの論理和をマスク信号ＤＱＨＷとして出力し、これを初段回路３０Ａに与える。 - 特許庁

With respect to the delay time on-chip variation between relative paths, a delay time on-chip variation depending on a random component is calculated by extracting the number of stages of the relative paths and carrying out calculation depending on the number of stages on presumption of an independent normal distribution in each stage of relative paths.例文帳に追加

相対するパスの遅延時間の相対ばらつきについて、相対するパスのステージ段数を抽出すると共に、前記相対するパスにおける各ステージにおいて独立した正規分布として前記ステージの段数に依存した計算により前記ランダム成分による遅延時間の相対ばらつきを算出する。 - 特許庁

A phase adjusting circuit 33 determines the first transition and second transition of the data DQ based on a plurality of the latched data D(-n) to D(+n), and adjusts the delay time of the DLL circuit 31 for the central timings of an interval between the first transition and second transition to near the timing of the basic delay signal S(0).例文帳に追加

位相調整回路３３は、複数のラッチデータＤ（−ｎ）〜Ｄ（＋ｎ）に基づいて、データＤＱの第１遷移と第２遷移とを判定し、第１遷移と第２遷移とに応じた期間の中心タイミングを、基準遅延信号Ｓ（０）のタイミングを近づけるように、ＤＬＬ回路３１の遅延時間を調整する。 - 特許庁

A reception circuit 30 receives the transmission signal as a reception signal by means of the secondary coil 22, demodulates the transmission signal to a plurality of baseband signals, and calculates complex correlation values between a delay code signal produced by delaying the code signal by a predetermined delay time and respective baseband signals.例文帳に追加

受信回路３０は、送信信号を二次コイル２２によって受信信号として受信し、発振信号を用いて受信信号を複数のベースバンド信号に復調し、符号信号を所定の遅延時間だけ遅延させた遅延符号信号と各ベースバンド信号との間の複素相関値をそれぞれ算出する。 - 特許庁

As such, the traffic shaping system exploits differences in delay tolerances between traffic classes to shape the less delay sensitive traffic classes to reduce the effective bandwidth of a connection of the particular traffic class and thereby increase the nodal connection-carrying capacity.例文帳に追加

本発明に係るトラフィック成形システムは、トラフィッククラス間での遅延に対する許容性の違いを利用して、特定のトラフィッククラスの接続に関する実効的な帯域を低減する目的で遅延に関してより敏感ではないクラスを成形し、そのことによってノードにおける接続担持容量を増大させる。 - 特許庁

The 2nd logic circuit 25 is composed of a DFF 251 which latches the input data with the output of the fixed delay circuit 24 and outputs them, a DFF 252 which latches the latch data of the DFF 251 with the output from the fixed delay circuit 23 and inverts and outputs them, and an AND circuit 253 which performs AND operation between both the outputs.例文帳に追加

第２の論理回路２５は、固定遅延回路２４からの出力で入力データをラッチして出力するＤＦＦ２５１と、固定遅延回路２３からの出力でＤＦＦ２５１のラッチデータをラッチして反転出力するＤＦＦ２５２と、その両出力の論理積演算を行うアンド回路２５３とからなる。 - 特許庁

In a transmission system that simultaneously transmits/receives a data signal and a strobe signal to fetch the data signal, the phase difference between a variable delay output C1 of an internal reference clock signal C0 and a strobe signal STB is detected, and a variable delay amount of the reference clock signal C0 is controlled depending on the phase difference.例文帳に追加

データ信号とこの信号を取込むためのストローブ信号とを同時に送受信する伝送方式において、内部基準クロック信号Ｃ０の可変遅延出力Ｃ１とストローブ信号ＳＴＢとの位相差を検出し、この位相差に応じて基準クロック信号Ｃ０の可変遅延量を制御する。 - 特許庁

The time-out control device is expected to control a time-out at the time of packet transfer between terminal devices connected to different buses, measures the delay time needed from the transmission of a request packet to a terminal device (controller) connected through a bus to the reception of a response packet by a delay measuring means.例文帳に追加

異なるバスに接続された端末装置間でのパケット転送の際のタイムアウトを制御するタイムアウト制御装置を前提とし、タイムアウト制御装置は、遅延測定手段は、バスを介して接続された端末装置（制御装置）へのリクエスト・パケットの送信からレスポンス・パケットの受信までに要する遅延時間を測定する。 - 特許庁

To unnecessitate synchronizing control of respective radio stations and further to improve throughput characteristics in comparison with a Pure- ALOHA system without being affected by propagation delay when applying a competition access system to a packet radio communication system in which it is difficult to control synchronism between radio stations and propagation delay time is extremely large.例文帳に追加

無線局同士で同期制御を行うことが困難で、かつ、伝播遅延時間が非常に大きなパケット無線通信システムにおいて競合型アクセス方式を適用する場合に、各無線局同士の同期制御を不要とし、かつ、伝播遅延の影響を受けることなく、更に、Pure-ALOHA方式に比べてスループット特性を向上させる。 - 特許庁

An internal combustion engine 10 is provided with an ignition timing delay means for warming up the catalyst, an ozone supply means 40 supplying ozone into intake air, and a control means controlling a delay quantity of ignition timing and a supply amount of ozone on the basis of difference in temperature between the temperature of the catalyst 38 and a reference temperature when the temperature of the catalyst 38 is lowered than the reference temperature.例文帳に追加

内燃機関１０は、触媒暖機用の点火時期遅角手段と、吸気中へオゾンを供給するオゾン供給手段４０と、触媒３８の温度が基準温度を下回るとき、それらの温度差に基づいて、点火時期の遅角量およびオゾン供給量を制御する制御手段とを備える。 - 特許庁

A signal from a NAND output terminal 7 of an AND circuit 3 in a first stage is divided into two and provides k (k is an integer ≥1) periods of the clock signal of the delay difference between the divided outputs by delay elements 26, 27 for connecting to input terminals 21, 22 of an AND circuit 25 in a second stage.例文帳に追加

１段目の論理積回路３の否定論理積出力端子７の信号を２分岐して該２分岐された出力間に遅延素子２６，２７によりクロック信号のｋ周期（ｋは１以上の整数）分の遅延差を与えて２段目の論理積回路２５の入力端子２１，２２に接続する。 - 特許庁

When an interlace video signal is input to a pull-down detection apparatus 1, a field is delayed for a fixed field period by a field delay section 2, a differential amount between the field delayed by the field delay section 2 and a current field is calculated by a differential calculation section 3, and a calculation result is output to a differential determination section 4.例文帳に追加

プルダウン検出装置１に、インターレース映像信号が入力されると、フィールド遅延部２によって一定のフィールド期間遅延され、フィールド遅延部２によって遅延されたフィールドと現在のフィールドとの差分量を差分算出部３で算出し、算出結果を差分判定部４に出力する。 - 特許庁

To provide a control device capable of improving control precision and stability of control when using a control object model of a discrete-time system and controlling a control object having a predetermined restriction condition between a plurality of model parameters and a control object having delay characteristics of primary delay etc.例文帳に追加

離散時間系の制御対象モデルを用いて、所定の拘束条件が複数のモデルパラメータ間に存在する制御対象や、1次遅れなどの遅れ特性を有する制御対象を制御する場合において、制御精度および制御の安定性を向上させることができる制御装置を提供する。 - 特許庁

To provide a charging rate estimation device for a secondary battery capable of reducing delay of an internal resistance estimated value, when the actual internal resistance is increased by a phenomenon in which internal resistance is increased by delay of electron delivery between positive and negative electrodes during discharge of large current from a secondary battery.例文帳に追加

二次電池の大電流放電時に正負極間で電子の受け渡しが追い着かなくなることに起因して内部抵抗が増大するという現象によって実際の内部抵抗が増大した場合に、内部抵抗推定値の遅れを小さく出来る二次電池の充電率推定装置を提供する。 - 特許庁

To provide an input circuit which uses a small amplitude differential signal interface and does not prevent acceleration while leaving the center voltage of an input signal and the allowable fluctuation range of a power supply voltage wide to some extent by eliminating the difference between the rise delay and the fall delay of clock signals.例文帳に追加

小振幅差動信号インターフェースを用いた入力回路において、クロック信号の立上り遅延と立下り遅延の差異をなくし、入力信号の中心電圧や電源電圧の許容変動範囲をある程度広くしたまま高速化を阻害しない入力回路を提供することにある。 - 特許庁

A delay circuit 14 adjusting respectively delay time of decoding signals D1-D5 is provided between a decoding circuit 10 and a latch circuit 15 so that dispersion of a setup/hold characteristic of decoded signals D1-D5 to which input signals CSB, RASB, CASB, WEB outputted from the decoding circuit 10 are decoded is less.例文帳に追加

デコード回路１０とラッチ回路１５との間には、デコード回路１０から出力される入力信号ＣＳＢ，ＲＡＳＢ，ＣＡＳＢ，ＷＥＢをデコードしたデコード信号Ｄ１〜Ｄ５のセットアップ・ホールド特性のバラツキを小さくするように該デコード信号Ｄ１〜Ｄ５の遅延時間をそれぞれ調整する遅延回路１４が備えられている。 - 特許庁

A service class decision section 102 discriminates a service class, and a timing decision section 104 decides a transmission path changeover timing at hand-over, a cell transmission restart timing, and a reception path changeover timing on the basis of a cell transfer delay time between a wireless control station 10 and a wireless terminal 30 measured by a delay time measurement 103.例文帳に追加

サービスクラス判定部１０２は通信サービスクラスを判定し、遅延時間測定部１０３により測定した無線制御局１０と無線端末３０との間のセル転送遅延時間に基づき、タイミング決定部１０４がハンドオーバ時の送信経路切替タイミング、セル送信再開タイミング、受信経路切替タイミングを決定する。 - 特許庁

A delay time determination means 1a analyzes a request transmitted from the client, identifies a position on the network of the client, and determines processing delay time that elapses before the client receives a response from a data center for each data center based on the communication path between the position of the client and the position of each data center on the network.例文帳に追加

遅延時間判断手段１ａにより、クライアントから送られたリクエストが解析され、クライアントのネットワーク上の位置を識別され、クライアントの位置とネットワーク上の各データセンタの位置との通信経路に基づいて、クライアントがデータセンタから応答を受け取るまでの処理遅延時間がデータセンタ毎に判断される。 - 特許庁

When a multi-path delay of a transmission path between an OFDM transmitter 2 and an OFDM receiver is high, the OFDM transmitter 2 generates a transmission signal one transmission frame of which includes N samples and guard bits by k samples and transmits the transmission signal so that the OFDM receiver copes with the magnitude of the multi-path delay by increasing the guard time.例文帳に追加

ＯＦＤＭ送信機２は、ＯＦＤＭ受信機との間の伝送路において、マルチパス遅延量が大きい場合には、１伝送フレームにＮ個のサンプルとｋサンプル分のガードビットとを含む伝送信号を生成して送信し、マルチパス遅延量の大きさに、ガード時間を長くすることにより対応する。 - 特許庁

A deviation between a teaching path and an actual path is intact used as a correction value to align the position of a welding gun 10 with the actual path, thereby eliminating the complicated processing for adjusting the position of the welding gun 10 to reduce the delay of correction control due to delay of processing (step b11, step b16).例文帳に追加

教示経路と実経路との偏差をそのまま補正値として利用して溶接ガン１０の位置を実経路に合わせることで溶接ガン１０の位置調整のための複雑な演算処理を排除し、演算処理の遅延に伴う補正制御の遅れを軽減する（ステップｂ１１，ステップｂ１６）。 - 特許庁

A microcomputer 6 calculates a distance between a focus of a beam and each of speaker units 5 configuring the array speaker to obtain a delay time corresponding to the distance, and sets a tap to extract a signal from a delay memory 2 for delaying an input acoustic signal and a coefficient used for interpolation in an interpolation processing means 3 to each speaker unit.例文帳に追加

マイクロコンピュータ６は、アレースピーカーを構成する各スピーカーユニット５とビームの焦点との距離を算出して、それに対応する遅延時間を求め、入力音響信号を遅延する遅延メモリ２から信号を取り出すためのタップと補間処理手段３において補間に用いる係数を各スピーカーユニットごとに設定する。 - 特許庁

Based on the frame start signal delayed by a delay circuit 105 and synchronized count value that is counted synchronous with a demodulation signal generated by a synchronized counter 121, a counter difference generation circuit 122 generates the difference value between a synchronized count value and synchronous source count value that precedes by the delay time period to the time when the synchronized count value is counted.例文帳に追加

カウンタ差分生成回路１２２は、遅延回路１０５により遅延されたフレームスタート信号と、同期先カウンタ１２１により復調信号に同期してカウントされた同期先カウント値とに基づいて、同期先カウント値と、その同期先カウント値がカウントされるより遅延時間前の同期元カウント値との差分値を生成する。 - 特許庁

A capacitor is connected in parallel between capacitors to be connected with a dielectric resonator and the other end of it is connected or connected through the capacitor to obtain many group delays of a small number of stages where group delay characteristics never has a large peak in the neighborhood of an edge on the upper side of a pass band and a group delay fixed band is wide.例文帳に追加

誘電体共振器と結合するキャパシタ間から並列に容量を接続し、その他端を接続または容量を介して接続することで、群遅延特性が通過帯域高域側エッジ近傍で大きいピークをもたず、群遅延一定帯域が広く、少ない段数で多くの群遅延を得ることができる。 - 特許庁