「memory method」に関連した英語例文の一覧と使い方(234ページ目) - Weblio英語例文検索

To suppress the disturbance of a screen to min., which is caused by the change in a frame rate in an MPEG stream by seamlessly changing-over a display picture without increasing a memory capacity and complicating memory control concerning a picture display method for decoding an encoded picture data stream and displaying the picture, for example, an MPEG picture display method.例文帳に追加

エンコードされた画像データ・ストリームをデコードして画像表示を行う画像表示方法、例えば、ＭＰＥＧ画像表示方法に関し、メモリ容量の増加及びメモリ制御の複雑化を招くことなく、表示画像の切り替えをシームレスに行い、ＭＰＥＧストリームのフレームレートが変化することによる画面の乱れを最小限に抑えることができるようにする。 - 特許庁

To produce a CVD source raw material different from the conventional one, to provide a bismuth layered compound fabricated by using the raw material, small in deterioration caused by rewrighting, high in cleanliness and suitable as a ferroelectric memory material, to provide a method for fabricating a semiconductor system using the bismuth layered compound and to provide a method for fabricating a ferroelectric memory.例文帳に追加

従来とは異なるＣＶＤソース原料と、この原料を用いて製造した、書き換えによる劣化が少なく、清浄度の高い、強誘電性メモリ材料として適したビスマス層状化合物と、このビスマス層状化合物を用いた半導体装置の製造方法及び強誘電性メモリの製造方法とを提供する。 - 特許庁

To provide the wall oxide film forming method of a flash memory element, and the element isolation film forming method of the flash memory element using this which can improve element property by preventing dislocation phenomenon in which a silicon substrate of trench inner wall is broken by an oxidation process performed after a formation of trench.例文帳に追加

本発明は、トレンチの形成後に行われる酸化工程によってトレンチ内側壁のシリコン基板が破れるディスロケーション現象を防止して素子特性を向上させることが可能なフラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法を提供することを目的としている。 - 特許庁

The apparatus for controlling the use of software, comprises a software product, a memory means for storing combined information comprising a use right, which at least corresponds to one of a method for executing the software product or a method for executing the software product in a second use, and a means for utilizing the software in accordance with the information of the use right stored in the memory means.例文帳に追加

本発明のソフトウェア利用法制御装置は、ソフトウェアと、このソフトウェアの実行のされ方および二次利用の方法の少なくとも一方に対応した利用権情報とを組にして記憶する記憶手段と、この記憶手段に記憶された利用権情報に従ってソフトウェアを利用する手段とを備えることを特徴とする。 - 特許庁

To provide a nonvolatile memory system for preventing the number of apparent defective blocks from greatly increasing from the number of actual defective blocks while keeping a table size necessary for address management small by performing alternate processing of defective blocks in each bank while adopting a method for collectively managing a plurality of banks, and to provide a management method of a nonvolatile memory.例文帳に追加

複数のバンクをまとめて管理する方法を取りながらバンクごとに不良ブロックの代替処理を行うことで、アドレス管理に必要なテーブルサイズを小さく保ちつつ、見かけ上の不良ブロック数を実際の不良ブロック数から大きく増大させることのない不揮発性メモリシステムおよび不揮発性メモリの管理方法を提供する。 - 特許庁

To provide a nonvolatile memory element capable of reducing the area of cells, while preventing an increase in the channel length of the nonvolatile memory cell due to the formation of a selector gate on both walls of a floating gate, and preventing a reduction in cell current, and to provide its manufacturing method and a manufacturing method of semiconductor elements using the same.例文帳に追加

選択ゲートがフローティングゲートの両方の壁に形成されて不揮発性メモリセルのチャネル長が増加するのを防止して、セル電流が減少することを防止しながら、セルの面積を減少させることのできる不揮発性メモリ素子、その製造方法及びこれを利用した半導体素子の製造方法を提供すること。 - 特許庁

To provide a manufacturing method of a flash memory which is reduced in the amount of an organic gaseous substance in an environmental atmosphere and capable of manufacturing a quantum dot having a size and/or density within an optimum range, in the manufacturing method the a flash memory which forms the quantum dot on the insulating film of a semiconductor substrate as a floating gate.例文帳に追加

本発明は、半導体基板の絶縁膜上に、フローティングゲートとして量子ドットを形成するフラッシュメモリの製造方法において、環境雰囲気中の有機ガス状物質を低減し、適正範囲内のサイズ及び／又は密度の量子ドットの製造が可能となるフラッシュメモリの製造方法を提供することを目的とする。 - 特許庁

To provide a technology to generate more carriers, and an efficient method to convert energy to the carriers detectable from light or an electron so as to read small sized data cells in a high density memory storage elements, and to provide a memory structure and a method to store and to read high density data so as to facilitate detection of data.例文帳に追加

高密度メモリ記憶素子内の小型のデータセルを読み出すために、より多量のキャリアを生成する技術、および光あるいは電子から検出可能なキャリアにエネルギーを変換する効率的な方法が必要であり、またデータの検出がより容易に行われるように高密度データを格納し、かつ読み出すためのメモリ構造および方法が必要である。 - 特許庁

The method for testing a memory by writing and reading test date in and from the memory comprises a comparing step of comparing one of two data continuously read of data sequentially read in synchronization with a clock with another as expected data, and a decision step of deciding a fault of the memory based on a comparison result obtained by the comparison step.例文帳に追加

テストデータをメモリに書き込んで読み出すことでメモリを試験するメモリ試験方法において、クロックに同期して順次読み出されるデータのうち、連続して読み出される２つのデータのうち一方を期待データとして他方と比較する比較ステップと、比較ステップで得られる比較結果に基づいてメモリの不良を判定する判定ステップとを含むように構成する。 - 特許庁

In a method for designing a cell-based semiconductor integrated device wherein a computer having a memory is used, a plurality of sorts of cells as fundamental units to be arranged as a layout are previously recorded in the memory in designing, and the cells are selectively arranged from the memory, at least one sort of cells is previously recorded as a cell 100 including a bypass capacitor 104.例文帳に追加

記憶部を有するコンピュータを用い、記憶部に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、記憶部からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、セルの少なくとも一種類はバイパスコンデンサ１０４を含むセル１００として登録しておくことにより上記課題を解決できる。 - 特許庁

A semiconductor integrated circuit test method is applicable to inspection of a semiconductor integrated circuit having multiple memory macros, wherein the number of memory macros to be selected in execution of a simultaneous read-out operation for simultaneously reading out written test data is smaller than the number of memory macros to be selected in execution of a simultaneous write-in operation for simultaneously writing in input test data.例文帳に追加

本発明の第１の態様にかかる半導体集積回路のテスト方法は、複数のメモリマクロを備える半導体集積回路のテスト方法であって、複数のメモリマクロの内、テストデータを同時に書き込む動作である同時書き込み動作をさせるメモリマクロの数よりも、書き込まれたテストデータを同時に読み出す動作である同時読み出し動作をさせるメモリマクロの数を少なく選択する。 - 特許庁

This method comprises a step for forming a lower electrode 202; a step for forming a colossal magnetoresistance (CMR) memory film 204 arranged on the lower electrode 202, a step for forming a memory-stable semiconductor buffer layer 206 (normally, a metal oxide) arranged on the memory film 204, and a step for forming an upper electrode 208 arranged on the semiconductor buffer layer 206.例文帳に追加

下部電極２０２を形成するステップ、下部電極２０２の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜２０４を形成するステップ、メモリ膜２０４の上に配置されるメモリ安定半導体バッファ層２０６（通常、金属酸化物）を形成するステップ、および半導体バッファ層２０６の上に配置される上部電極２０８を形成するステップを包含する。 - 特許庁

To prevent lowering of refresh performance by forming a silicide film on a gate electrode and preventing silicide formation metal from dispersing on the source and the drain of an access transistor in a state that the source and the drain of the access transistor of a memory cell area is covered with a sufficient thick insulation film regardless of the areas in a semiconductor memory device and its manufacturing method provided with a memory cell area and a logic area.例文帳に追加

メモリセル領域とロジック領域を備えた半導体メモリ装置とその製造方法において、メモリセル領域のアクセストランジスタのソース、ドレインをそれらの面積に拘わらず充分な厚さの絶縁膜で覆った状態で、そのゲート電極上にシリサイド膜を形成し、アクセストランジスタのソース、ドレインにシリサイド形成金属が拡散するのを阻止し、リフレッシュ性能の低下を防止する。 - 特許庁

The method of operating the nonvolatile memory includes steps of backing up first data successfully programmed to a first target page of the nonvolatile memory to provide local back-up data; determining success/failure of programming of second data to the first target page; and programming the local back-up data to a second target page in a second block of the nonvolatile memory.例文帳に追加

ローカルバックアップデータを提供するために不揮発性メモリの第１ブロックの第１ターゲットページに成功的にプログラムされた第１データをバックアップする段階と、第１ターゲットページでの第２データのプログラミングの成敗を決定する段階と、ローカルバックアップデータを不揮発性メモリの第２ブロックの第２ターゲットページにプログラミングする段階と、を含む不揮発性メモリの動作方法を提供する。 - 特許庁

The unauthorized act prevention method for a card reader 1 having a nonvolatile memory (ROM 12) storing at least an operation program and a memory (RAM 11) storing an erase program erasing the operation program includes: a first step for erasing the operation program by the erasure program when receiving a memory erase command from an upper device; and a second step for erasing the erase program.例文帳に追加

少なくとも動作プログラムが格納される不揮発性メモリ（ＲＯＭ１２）と、動作プログラムを消去する消去プログラムが格納されるメモリ（ＲＡＭ１１）と、を有するカードリーダ１の不正行為防止方法であって、上位装置からのメモリ消去コマンドを受信したとき、消去プログラムにより動作プログラムを消去する第１ステップと、消去プログラムを消去する第２ステップと、が含まれる。 - 特許庁

The system and method includes a step 205 for counting function defective elements in at least one instance of a geometric pattern defined by the memory segment, a step 209 for declaring a fault state within the memory segment when the number of the counted function defective elements is equal at least to a fault threshold, and a step 214 for re-mapping the memory segment in response to the declared fault state.例文帳に追加

メモリセグメントの定義された幾何学的パターンの少なくとも１つのインスタンスにおける機能不良素子をカウントするステップ２０５と、カウントされた機能不良素子の数が、故障閾値と少なくとも等しい場合、メモリセグメント内の故障状態を宣言するステップ２０９と、宣言された故障状態に応答して、メモリセグメントを再マッピングするステップ２１４と、を含む。 - 特許庁

To provide resin tube having shape memory properties and a method for manufacturing the same, which improve productivity of a lining process without a problem of productivity drop in a process giving shape memory properties on the resin tube when lining of the resin tube is applied on steel tube inner surface, and also to provide an inner surface resin lining steel tube using the resin tube having shape memory properties.例文帳に追加

樹脂管に形状記憶特性を付与する工程で生産性を低下させる問題がなく、また該樹脂管を鋼管内面にライニングする際にライニング工程で生産性を向上できる形状記憶特性を有する樹脂管及びその製造方法、さらに前記形状記憶特性を有する樹脂管を用いた内面樹脂ライニング鋼管を提供する。 - 特許庁

This method has a step where a computation process for data read access to a 1st activated memory area stored with a 1st programmable device configuration is carried out, a step for inactivating the 1st memory area, and a step for activating a 2nd inactivated memory area stored with a 2nd programmable device configuration.例文帳に追加

上記課題は、プログラム可能な第１のデバイスコンフィギュレーションを格納する活性化された第１のメモリ領域にデータ読み出しアクセスする計算プロセスを実行するステップを有し、第１のメモリ領域を不活性するステップを有し、プログラム可能な第２のデバイスコンフィギュレーションを格納する不活性化された第２のメモリ領域を活性化するステップを有することによって解決される。 - 特許庁

To provide a communication device and a communication method, that can surely conduct faxing when a transmitter desires faxing of data with 600 or 1200 dpi, enable a receiver to inform the transmitter of an actually receptible memory capacity, when the receiver receives received information in its memory and allow the transmitter to properly communicate information, on the basis of the memory capacity.例文帳に追加

送信機が、６００ｄｐｉ、または、１２００ｄｐｉで送信したい場合に、確実に送信することができ、一方、受信機が受信情報をメモリ受信する場合は、実際の受信可能なメモリ容量を通知することができ、このメモリ容量に基づいて、適切に通信することができる通信装置および通信方法を提供することを目的とするものである。 - 特許庁

The semiconductor memory test pattern forming method is structured; to make the operation data of the semiconductor memory test pattern described in a format independent of the types of semiconductor testing apparatus and; to output the test specifications of the above semiconductor memory based on the above operation data after verifying the above operation data with an emulation function corresponding to the above format.例文帳に追加

半導体メモリの試験パターンを作成する方法において、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力する構成とする。 - 特許庁

The double-side image reading method sets a transfer side priority so that coded image data stored on areas of either a first memory 23 or 24 having a less empty capacity are transferred to a second memory 25, prior to coded image data stored on areas of either the first or second memory 23 or 24 having a more empty capacity.例文帳に追加

本発明の両面画像読取方法は、第１のメモリ２３、２４の空容量が少ない方の領域に格納されている画像データが符号化されたものが第１のメモリ２３、２４の空容量が多い方の領域に格納されている画像データが符号化されたものより優先して第２のメモリ２５に転送されるように、転送面優先度を設定するものである。 - 特許庁

To provide a duplication control device which corrects multi-bit errors and performs a restoring operation of multi-bit errors during the continuing operation without stopping a controller when multi-bit errors in the memory part occur, and also to provide an automatic restoring method of the multi-bit errors in the memory part.例文帳に追加

メモリ部の複数ビットエラーが発生した場合に、該コントローラの運転を停止させることなく継続させ、運転継続中に複数ビットエラーの修復作業を行なうことが可能な二重化制御装置、及びそのメモリの複数ビットエラーの自動修復方法を提供することを目的とする。 - 特許庁

To provide a method and a device to judge an EEPROM memory capacity, which can decide an access sequence by using a result of the judgment based upon the procured EEPROM memory capacity that can be automatically determined when the capacity of the EEPROM is unknown in advance.例文帳に追加

EEPROMの記憶容量が事前に分からない場合にも、入手したEEPROMの記憶容量を自動的に判別でき、その判別結果を利用することにより、アクセスシーケンスを決定することのできるEEPROMの記憶容量判別装置およびEEPROMの記憶容量判別方法を提供すること。 - 特許庁

To provide a method for driving memory display of a liquid crystal display element capable of displaying memory for a predetermined period by using a time constant circuit composed of equivalent static capacitance and equivalent resistance owned by a light control layer constituting a light scattering type liquid crystal.例文帳に追加

光散乱型液晶を構成する調光層が固有に有する等価静電容量と等価抵抗による時定数回路を利用して、所定の時間メモリー表示をすることができる液晶表示素子のメモリー表示駆動方法を提供することを目的とする。 - 特許庁

To provide an image forming device, its controlling method and a storage medium capable of evading a printing error and preventing the quality of an output image from being reduced by improving the using efficiency of a memory for storing a plotting object and suppressing the probability of memory error generation.例文帳に追加

描画オブジェクトを記憶するメモリの使用効率を高めてメモリエラー発生の可能性を抑えることにより印字不正を回避し、出力画像の品質低下を防ぐことが可能な画像形成装置およびその制御方法ならびに記憶媒体を提供すること。 - 特許庁

To provide a method of providing block state information in a semiconductor memory device including a flash memory to provide state information on an alternate block with which a user can replace a bad block so that the user can execute an operation to maintain the stability of data.例文帳に追加

不良ブロックを代替できる代替ブロックの状態情報を提供することにより、使用者がデータに対する安定性を確保するための行為を行うことができるフラッシュメモリを具備する半導体メモリ装置におけるブロック状態情報提供方法を提供することにある。 - 特許庁

To provide a program method of a flash memory device by which reliability of the device is enhanced by reducing distribution width of a threshold voltage of a state "10" having the widest threshold voltage distribution width during program operation of the flash memory device having a multi-level cell.例文帳に追加

本発明は、フラッシュメモリ素子のプログラム方法に関するものであり、マルチレベルセルを有するフラッシュメモリ素子のプログラム動作時、最も広いしきい値電圧分布の幅を有する“10”状態のしきい値電圧の分布幅を減らして素子の信頼性を向上させるフラッシュメモリ素子のプログラム方法が開示される。 - 特許庁

To provide a pattern dependent correction method capable of detecting an accurate program verification current for a target memory cell not affected by a leakage current from an adjacent memory cell in a nonvolatile storage device in which an average current for two reference cells is reference current.例文帳に追加

２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、隣接メモリセルのリーク電流に影響されない、対象メモリセルの正確なプログラムベリファイ電流の検出を可能とするパターン依存補正方式を提供する。 - 特許庁

To provide a non-volatile semiconductor memory device which can store information by accumulating charges in a charge accumulation layer consisting of an insulation layer in order to assure dielectric strength between a source and a drain even when the effective channel length is short and also provide a method of manufacturing the same non-volatile semiconductor memory device.例文帳に追加

絶縁層よりなる電荷蓄積層に電荷を蓄積することにより情報を記憶する不揮発性半導体記憶装置において、実効的なチャネル長が短くてもソース−ドレイン間の耐圧を確保しうる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

This method comprises a process for offering a first data structure to the first part of the cache memory and a process for offering a second data structure to the second part of the cache memory, and the access to the first part includes the access to the first data structure, and the access to the second part includes the access to the second structure.例文帳に追加

キャッシュメモリの第１の部分に第１のデータ構造を提供する工程と、キャッシュメモリの第２の部分に第２のデータ構造を提供する工程とを含み、第１の部分へのアクセスは第１のデータ構造へのアクセスを含み、第２の部分へのアクセスは第２の構造へのアクセスを含む。 - 特許庁

To provide a control method for a nonvolatile memory which avoids the occurrence wherein data that could have been erased are not erased or data that could have been written are lost, even if a forced suspend occurs due to power shutdown for a memory device, a reset instruction or the like halfway through overwriting in a block.例文帳に追加

ブロックを上書きしている途中に、記憶装置の電源遮断やリセット命令等で強制的な中断が発生した場合でも、消去したはずのデータが消去されていなかったり、書き込みしたはずのデータが消失したりすることがない不揮発性メモリの制御方法を提供する。 - 特許庁

A method for placing a referenced resource in a broadcasting circumstance includes the steps of: storing translation information into a receiver memory; and identifying a location translation information based on the translation information stored in the receiver memory corresponding to that referenced resource.例文帳に追加

放送環境内で参照された資源を配置するための方法は、変換情報を受信機メモリに格納するステップと、参照された資源に対応する前記受信機メモリに格納された前記変換情報に基づいて変換情報の位置を識別するステップとからなる。 - 特許庁

The system and method for inspecting nonstandard memory elements in an actual operating environment are applicable to nonstandard memory elements by using an interface substrate 100 for adapting a nonstandard pin configuration to a standard pin configuration on a substrate 170 to be inspected.例文帳に追加

実際の動作環境で非標準メモリ素子を検査する検査システム及び方法は、検査基板１７０上において非標準ピン構成を標準ピン構成に対応させたインタフェース基板１００を使用することによって、非標準メモリ素子に適用することができる。 - 特許庁

The method comprises the steps of forming a surface layer of Si dope without affecting a device characteristic even though VI element such as Se attaches on the surface of an epitaxial by memory effect, or removing the surface in a very high Se concentration caused by the memory effect before proceeding to a device forming process.例文帳に追加

エピタキシャル表面にメモリー効果でＳｅ等のＶＩ族元素が付着しても、デバイス特性に影響を与えないＳｉドープの表面層を形成するか、メモリー効果によって表面のＳｅ濃度が非常に高くなっていても、その部分をデバイス作成プロセスに入る前に予め除去する。 - 特許庁

In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.例文帳に追加

高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁

To provide a method for forming the dielectric layer of a semiconductor memory device, which enhances the electrical characteristics of the semiconductor memory device by densifying the film when a dielectric layer having a laminate structure of first, second and third insulating layers is formed.例文帳に追加

第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜の積層構造を有する誘電体膜を形成するにあたり、膜質を緻密化させることにより、半導体メモリ素子の電気的特性を向上させることができる半導体メモリ素子の誘電体膜形成方法を提供する。 - 特許庁

To provide a CPU, an information processor having it, and a control method for it capable of quick processing by performing processing inside it without using any external memory and stopping power supply to the external memory for reduction in power consumption.例文帳に追加

外部メモリを使用せずにＣＰＵ内部で処理を行うことで、迅速な処理が可能になるとともに、外部メモリに対する電力供給を停止し、消費電力を低減することができるＣＰＵおよびこれを備えた情報処理装置、ＣＰＵの制御方法を提供する。 - 特許庁

The method includes receiving of a packet at an input port of a switch, storing the packet in a memory of the switch, and generating a forwarding request, associated with the stored packet and with a particular output port of the switch and the forwarding request identifying the location in the memory of the stored packet.例文帳に追加

特定の実施例における本方法は、スイッチの入力ポートでパケットを受信すること、スイッチのメモリにパケットを格納すること、格納されたパケットに及びスイッチの特定の出力ポートに関連し、格納されたパケットのメモリ内の場所を特定する転送リクエストを生成することを含む。 - 特許庁

A method of manufacturing a semiconductor storage device in accordance with one embodiment includes the following steps of: laminating a first wiring layer; laminating a memory cell layer above the first wiring layer; and laminating a stopper film for reducing a speed of a latter polishing step above the memory cell layer.例文帳に追加

一の実施の形態に係る半導体記憶装置の製造方法は、第１配線層を積層する工程と、第１配線層の上方にメモリセル層を積層する工程と、メモリセル層の上方に、後の研磨工程を減速させるためのストッパ膜を積層する工程とを備える。 - 特許庁

To provide a method of manufacturing a ferroelectric memory device for preventing the characteristics of a ferroelectric capacitor from deteriorating due to the occurrence of hillocks and further preventing the characteristics of the ferroelectric capacitor from deteriorating by easily forming a contact hole leading to an upper electrode, and to provide a ferroelectric memory device.例文帳に追加

ヒロックの発生に起因して強誘電体キャパシタの特性が劣化するのを防止し、さらには、上部電極に通じるコンタクトホールの形成も容易にして強誘電体キャパシタの特性低下を防止した、強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供する。 - 特許庁

The method includes: a step for partitioning information into two or more information chunks; and a step for programming one of the information chunks into a memory array while concurrently determining whether a particular cell of the memory array is to be set or reset to program a subsequent one of the information chunks.例文帳に追加

二以上の情報チャンクに情報を区分するステップと、後続する前記情報チャンクの一つをプログラムするように、メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備する。 - 特許庁

To display an image of high picture quality by a multi-bit memory system more efficiently than before by applying an image display device, an electronic apparatus, a mobile apparatus, and an image display method, for example, to a liquid crystal display device by the multi-bit memory system.例文帳に追加

本発明は、画像表示装置、電子機器、携帯機器及び画像表示方法に関し、例えば多ビットメモリ方式による液晶表示装置に適用して、多ビットメモリ方式による画像表示において、従来に比して効率良く高画質により画像表示することができるようにする。 - 特許庁

To provide a method for manufacturing a ferroelectric memory device which can suppress an increase in resistance between a contact plug and a lower electrode, and can favorably control the crystal orientation of each layer constituting a ferroelectric capacitor, and to provide a ferroelectric memory device obtained by that process.例文帳に追加

コンタクトプラグと下部電極との間の抵抗上昇を抑えるとともに、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法と、これによって得られる強誘電体メモリ装置を提供する。 - 特許庁

When the content of the cache memory is updated to new information by an address cache or data cache having a full associative method or a configuration according to it, the use history of each entry constituting the cache memory is grasped by generation management using the timer to select an unused entry.例文帳に追加

フルアソシエイティブ方式若しくはそれに準ずる構成を有する、アドレスキャッシュ若しくはデータキャッシュによる、キャッシュメモリーの内容を新たな情報に更新する際に、タイマーを使用した世代管理によって、キャッシュメモリーを構成する各エントリーの使用履歴を把握して、未使用のエントリーを選択する。 - 特許庁

The method adopts predictive bank switching to hide random access latencies, adopts packet length dependent variable memory write burst lengths to minimize bank switching, and further performs memory read and write operations during corresponding read and write windows.例文帳に追加

本方法は、ランダム・アクセスの待ち時間を隠すために予測的バンク切り替えを採用し、バンク切り替えを最小化するためにパケット長に依存した可変メモリ書き込みバースト長を採用し、更に、メモリ読み出し及び書き込みを対応する読み出し及び書き込みウインドウで行うようにしている。 - 特許庁