「semiconductor processing」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

An offset is applied to a focal position on a semiconductor device 28 by changing the diameter of an electron beam irradiated to the semiconductor device 28 by the operation of an objective lens 11 or regulating the height of alternatively the objective lens 11 or a test piece 14 in response to the unevenness generated in the case of processing the semiconductor device.例文帳に追加

半導体装置を加工する際に生じた凹凸に応じて、対物レンズ11の作用により半導体装置28へ照射する電子線の径を変える、あるいは対物レンズ11や試料台14の高さを調整することで半導体装置28上の焦点位置にオフセットをかける。 - 特許庁

In particular, impurity semiconductor films 5g and 5f (6g and 6f) are formed after the plasma processing, so that the impurity semiconductor films 5g and 5f (6g and 6f) are not exposed to plasma and does not change in quality, thereby achieving improvement in ON current corresponding to the semiconductor films 5b and 6b including the crystalline silicon with respect to the thin film transistors 5 and 6.例文帳に追加

特に、プラズマ処理後に不純物半導体膜５ｇ，５ｆ（６ｇ，６ｆ）を形成するので、不純物半導体膜５ｇ，５ｆ（６ｇ，６ｆ）がプラズマに晒されて変質することがなく、薄膜トランジスタ５、６において、結晶性シリコンを含む半導体膜５ｂ、６ｂに応じたオン電流の向上が得られる。 - 特許庁

To provide a device for and a method for analyzing the signal data of a semiconductor-manufacturing device that can execute abnormality detection processing in real time in parallel with semiconductor wafer treatment by the semiconductor-manufacturing device, and at the same time can automatically set abnormality detection conditions.例文帳に追加

半導体製造装置による半導体ウェーハ処理と並行してリアルタイムに異常検出処理を実行することができ、かつ、その異常検出条件も自動的に設定される構成の半導体製造装置の信号データ解析装置及び解析方法を提供する。 - 特許庁

In the processes of loading and unloading a semiconductor workpiece using a means for pushing up the semiconductor workpiece through the process of lifting a processing station 31, the semiconductor workpiece is securely held to stay in an original location without any vertical rise and fall in conjunction with an injector pin 21.例文帳に追加

処理ステーション３１を上昇させて半導体ワークピースを押し上げる手段を用いて、半導体ワークピースをローディング・アンローディングする過程において、半導体ワークピースをイジェクターピン２１に伴って上下昇降させることがなく、元の場所に停留するように確保する。 - 特許庁

There are disclosed a nitride semiconductor light-emitting element including a substrate for growth of a sapphire substrate on which unevenness processing is performed, an n-type nitride semiconductor layer, a light-emitting layer, a p-type nitride semiconductor layer, a transparent conductive layer and a reflection layer of a dielectric in this order, and a manufacturing method of the same.例文帳に追加

表面に凹凸加工が施されたサファイア基板からなる成長用基板、ｎ型窒化物半導体層、発光層、ｐ型窒化物半導体層、透明導電層および誘電体からなる反射層をこの順で含む窒化物半導体発光素子およびその製造方法である。 - 特許庁

To provide a semiconductor element favorably reduced in thickness as the semiconductor element capable of preventing a warp of a substrate caused by the grinding of the substrate from its rear face side after forming a semiconductor element structure on a substrate surface, and capable of performing dicing processing and being packaged with high integration.例文帳に追加

基板表面上に半導体素子構造を形成した後に、基板を裏面側から研削した場合に生じる基板の反りを防止でき、容易にダイシング処理を行うことができ、高集積でパッケージングされる半導体素子として好適な厚みの薄い半導体素子を提供する。 - 特許庁

To provide a chuck table for a semiconductor wafer, and a method of processing the semiconductor wafer, which improve product yield by omitting the operations of attaching and releasing an adhesive tape, and the discarding process thereof, thereby eliminating the operation of removing the adhesive remained on a bump surface of the semiconductor wafer.例文帳に追加

粘着テープの粘着作業、剥離作業、廃棄処理を省略でき、半導体ウェーハのバンプ面に残留した粘着剤を除去する作業を不要とし、製品の歩留まりを向上させ得る半導体ウェーハ用チャックテーブル及び半導体ウェーハの加工方法を提供する。 - 特許庁

To provide a wafer body structure in which post-processing such as packaging can be performed upon a part of a semiconductor substrate with an integrated circuit formed therein, using a manufacturing facility designed for semiconductor substrates whose size is smaller than that of the semiconductor substrate, and a manufacturing method thereof.例文帳に追加

集積回路が内部に形成された半導体基板の一部に対して、当該半導体基板より小さいサイズの半導体基板用に設計された製造設備を用いてパッケージング等の後処理を行うことを可能とするウェハー構造体と、その製造方法を提供する。 - 特許庁

To provide an arithmetic processing board and a signal processor wherein positions of respective radiation fins are optimized for the semiconductor devices on each card using the radiation fin apparatus for semiconductor devices, for cooling the semiconductor devices attached on a main body in which the airflow is arising due to air blowing.例文帳に追加

送風による気流が生じる本体部に装着される半導体素子を冷却する半導体素子用放熱フィン装置であって、カード毎の半導体素子に対しそれぞれの放熱フィンの位置を最適化した演算処理用ボード装置及び信号処理装置の提供。 - 特許庁

The member for the semiconductor manufacturing apparatus incorporated in the semiconductor manufacturing apparatus for processing a semiconductor wafer is made of a porous alumina substrate with a surface layer having a porosity of 20-60% and the depth of a pore of 10-100 μm.例文帳に追加

半導体ウエハを処理する半導体製造装置に配置される半導体製造装置用部材において、表層が２０％〜６０％の気孔率を持ち、気孔の深さが１０μｍ〜１００μｍの多孔質のアルミナ基材であることを特徴とする半導体製造装置用部材。 - 特許庁

To provide a semiconductor element of fine structure in which an alignment accuracy, an accuracy of processing technology by step and repeat exposure, finishing size of resist mask, yield by etching technology, etc. are overcome; and to provide a method for manufacturing a semiconductor device in which the semiconductor elements of the fine structures are highly integrated.例文帳に追加

本発明では、アライメント精度、縮小投影露光による加工技術の精度、レジストマスクの仕上り寸法、エッチング技術等による歩留まりを克服し、微細構造の半導体素子、及び微細構造の半導体素子が高集積化された半導体装置を製造する方法を提供する。 - 特許庁

The processing device 1 comprises a holding means 5 for holding the semiconductor wafer W, grinding means 3, 4 for grinding a rear side of the semiconductor wafer W held by a holding means 6, and a cleaning means 30 for cleaning the semiconductor wafer W conveyed from the holding means 6.例文帳に追加

半導体ウェハＷを保持する保持手段５と，保持手段６により保持された半導体ウェハのＷ裏面を研削する研削手段３，４と，保持手段６から搬送された半導体ウェハＷを洗浄する洗浄手段３０とを備えた加工装置１が提供される。 - 特許庁

This method for manufacturing the semiconductor device contains the steps of forming a silicon nitride film (26) having a refractive index of 1.85 or less on a compound semiconductor layer (20) containing Ga by a plasma CVD method, and selectively processing the compound semiconductor layer by using the silicon nitride film as a mask.例文帳に追加

本発明は、Ｇａを含む化合物半導体層（２０）上にプラズマＣＶＤ法により屈折率が１．８５以下の窒化シリコン膜（２６）を形成する工程と、窒化シリコン膜をマスクに用いて化合物半導体層を選択処理する工程と、を有する半導体装置の製造方法である。 - 特許庁

To provide a pressure-sensitive adhesive tape for use in semiconductor substrate processing which suppresses the external discharge of such an adhesive scrape, film substrate scrape and semiconductor substrate scrap as generated at the time of cutting in the dicing process, and simultaneously which prevents a semiconductor element from the contamination.例文帳に追加

半導体基板加工用粘着テープが、ダイシング工程において、切断時に発生した粘着剤屑、フィルム基材屑、半導体基板屑の外部排出を抑制し、同時に半導体素子の汚染を防止する特徴を有する半導体基板加工用粘着テープを提供するものである。 - 特許庁

The nitride semiconductor element is constituted by laminating a nitride semiconductor film on a processing substrate including an embedded region consisting of a recess such that a ratio in a cross-sectional area occupied by the nitride semiconductor film embedded in the recess is ≤0.8 of a cross-sectional area of the recess.例文帳に追加

本発明の窒化物半導体素子及びその製造方法は、凹部からなる掘り込み領域を備えた加工基板に窒化物半導体薄膜を積層し、凹部の断面積に対して、凹部に埋め込まれた窒化物半導体薄膜の占める断面積の割合を０．８以下とする。 - 特許庁

An offset is applied to a focal position on a semiconductor device 28 by changing the diameter of an electron beam irradiated to the semiconductor device 28 by the operation of an objective lens 11, or regulating the height of the objective lens 11 or a test piece 14 in response to the unevenness generated in the case of processing the semiconductor device.例文帳に追加

半導体装置を加工する際に生じた凹凸に応じて、対物レンズ11の作用により半導体装置28へ照射する電子線の径を変える、あるいは対物レンズ11や試料台14の高さを調整することで半導体装置28上の焦点位置にオフセットをかける。 - 特許庁

To provide a method of processing a semiconductor substrate capable of alternatively removing a contaminant (undesired substance) which resides near a front surface of the semiconductor substrate, to provide semiconductor components with a high reliability which are manufactured by using such a method, and to provide electronic equipment with a high reliability equipped with the semiconductor components.例文帳に追加

半導体基板の表面付近に存在する汚染物質（不要物質）を選択的に除去することができる半導体基板の処理方法を提供すること、このような方法を用いて製造される信頼性の高い半導体部品を提供すること、また、前記半導体部品を備えた信頼性の高い電子機器を提供すること。 - 特許庁

To provide a protection film of a semiconductor wafer which has a favorable adhesive property and tackiness to a semiconductor wafer, is excellent in chemical resistance, heat resistance and low moisture permeability, and easily strippable from the wafer surface without leaving a residue after use, and a method for protecting the semiconductor wafer surface and a method for processing the semiconductor wafer using the protection film.例文帳に追加

半導体ウエハへの良好な密着性、粘着性を有し、耐薬品性、耐熱性、低透湿性に優れ、かつ、使用後は半導体ウエハ表面に残存せずに容易に剥離できる半導体ウエハの保護膜、ならびに該保護膜を利用する半導体ウエハ表面の保護方法および半導体ウエハの加工方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, and a thermal processing apparatus such that damage to a semiconductor substrate due to irradiation with irradiation light having a pulse width of ≤100 msec is suppressed in a process of manufacturing the semiconductor device to suppress a decrease in yield due to cracking of the semiconductor substrate, and thus lower resistance and shallow joining are compatibly achieved.例文帳に追加

半導体装置の製造工程において、１００ｍｓｅｃ以下のパルス幅で照射光を照射することによる半導体基板のダメージを抑え、半導体基板の割れによる歩留り低下を抑えるとともに、低抵抗化と浅接合化の両立を図ることが可能な半導体装置の製造方法と熱処理装置を提供する。 - 特許庁

To provide a quick heat treating apparatus wherein, even when semiconductor substrates having different reflectivities are subjected to spike anneal processing, maximum arrival temperature can be kept unchanged; temperature of the semiconductor substrate and a substrate support can be kept equal; and a temperature difference between the circumference of the contact of the semiconductor substrate with the semiconductor support and a portion other than the foregoing portion can be suppressed to be minimum.例文帳に追加

急速熱処理装置において、異なる反射率の半導体基板をスパイクアニール処理しても、最高到達温度を一定に保ち、半導体基板と基板支持部の温度を等しく保ち、半導体基板の基板支持部との接触箇所周辺とそれ以外の箇所との温度差が最小となるよう抑制することを実現にする。 - 特許庁

In a semiconductor device wherein leads turning to the external terminals are connected with the external electrodes of a semiconductor chip for processing the high-frequency signal, the external electrodes for the high-frequency signal of the semiconductor chip are connected with the leads by using bump electrodes, and the external electrodes except the external electrodes for the high frequency signal of the semiconductor chip are connected with the leads by using bonding wires.例文帳に追加

高周波信号を処理する半導体チップの外部電極に外部端子となるリードを接続する半導体装置において、前記半導体チップの高周波信号用の外部電極とリードとをバンプ電極によって接続し、前記半導体チップの高周波信号用以外の外部電極とリードとをボンディングワイヤによって接続する。 - 特許庁

The method of manufacturing the semiconductor device includes the processes of forming a mark made of a non-single-crystalline reformed layer inside a back surface of a semiconductor wafer by irradiating the semiconductor wafer with laser light from the back surface; and exposing the reformed layer by subjecting the back surface of the semiconductor wafer to polishing or grinding processing after the process of forming the mark.例文帳に追加

半導体ウェーハの背面からレーザ光を照射して、前記半導体ウェーハの背面より内部に非単結晶質の改質層からなるマークを形成する工程と、前記マークを形成する工程の後に、前記半導体ウェーハの背面を研磨或いは研削処理して前記改質層を表出させる工程を設ける。 - 特許庁

Using a semiconductor production system having a first processing apparatus 101 and a second processing apparatus 111 in a second step, processing direction of a wafer 115 in the processing apparatus 111 is controlled such that a thin film or a structure formed on the wafer has a uniform height in the wafer plane based on the measurement data of a wafer 105 processed by the processing apparatus 101.例文帳に追加

第１のプロセス装置１０１と、１つ以上後の第２のプロセス装置１１１とを有する半導体製造システムを用い、プロセス装置１０１で処理されたウエハ１０５の計測データを基に、ウエハ上に形成された薄膜膜厚もしくは構造体の高さがウエハ面内で均一になるように、プロセス装置１１１におけるウエハ１１５の処理方向を制御する。 - 特許庁

The processing apparatus for the semiconductor wafer which grinds or polishes a reverse surface of the semiconductor wafer having a mark indicating crystal orientation at an outer periphery includes a positioning means having a rotatable holding table and detecting the mark of the semiconductor wafer to position the semiconductor wafer in the predetermined direction, and a spinner cleaning device having a spinner table for cleaning or spin-drying the semiconductor wafer having been ground or polished.例文帳に追加

外周に結晶方位を示すマークを備えた半導体ウエーハの裏面を研削又は研磨する半導体ウエーハの加工装置であって、回転可能な保持テーブルを有し、半導体ウエーハのマークを検出して半導体ウエーハを所定の向きに位置付ける位置合わせ手段と、研削又は研磨された半導体ウエーハを洗浄及びスピン乾燥するスピンナテーブルを有するスピンナ洗浄装置を備えている。 - 特許庁

The processing method of semiconductor silicon wafer comprises a polishing process for polishing the surface of semiconductor wafer to the mirror-surface, an evaluation process for evaluating the flatness of a semiconductor wafer polished in the polishing process, an etching process for etching semiconductor wafer determined as defective in the flatness in the evaluation process using an alkali solution, and a re-polishing process for re-polishing the semiconductor wafer which etched in the etching process.例文帳に追加

半導体ウェーハの表面を鏡面研磨する研磨工程と、この研磨工程において研磨された半導体ウェーハの平坦度を評価する評価工程と、この評価工程により平坦度が不良と判定された半導体ウェーハをアルカリ溶液でエッチングするエッチング工程と、このエッチング工程によりエッチングされた半導体ウェーハを再研磨する再研磨工程とを有する半導体ウェーハの加工方法。 - 特許庁

In the stabilizing processing method of applying stabilizing processing to the semiconductor device by supplying a current to the semiconductor device so that a current density in the active region of the semiconductor device is a prescribed value at a prescribed ambient temperature, the prescribed value of the current density is 30 kA/cm^2 or over and 50 kA/cm^2 or below.例文帳に追加

一定の周囲温度のもとで、半導体素子の活性領域における電流密度が所定値となるように前記半導体素子に電流を供給することにより、前記半導体素子の安定化処理を行う安定化処理方法において、前記電流密度の所定値が３０ｋＡ／ｃｍ^２以上、５０ｋＡ／ｃｍ^２以下であることを特徴とする。 - 特許庁

To provide a semiconductor integrated circuit having a built-in signal processing circuit including a plurality of resistors and a plurality of capacitors, in which the time constants of the resistors and capacitors to be used in the signal processing circuit are exactly set.例文帳に追加

複数の抵抗及び複数のコンデンサを含む信号処理回路を内蔵する半導体集積回路において、信号処理回路において用いられる抵抗及びコンデンサの時定数を正確に設定する。 - 特許庁

In a semiconductor storage of an image forming device, when a complete deletion mode is enabled, an image processing path is dynamically changed according to a security level of a job, and processing is performed in a path in which a spool of the storage is not used.例文帳に追加

画像形成装置の半導体ストレージにおいて、完全消去モードが有効になった場合はジョブのセキュリティレベルによって画像処理のパスを動的に切り替えてストレージのスプールを使用しないパスで処理する。 - 特許庁

To provide a processing method and a processing apparatus by which the deposition of an unwanted substance at the end of a semiconductor wafer W can be prevented without an increase in the load of an exhaust system and rise in running cost.例文帳に追加

排気系の負担の増大や、ランニングコストの上昇を招くことなく、半導体ウエハＷの端部における不所望な堆積物の堆積を防止することのできる処理方法及び処理装置を提供する。 - 特許庁

The first module 11 consists of a vertex unit operating part 21, a primitive processing part 22, a drawing part 23, a texture processing part 24 and a texture buffer 25, and these parts are arranged adjacently to one another on the semiconductor chip.例文帳に追加

第１のモジュール１１は、頂点単位操作部２１、プリミティブ加工部２２、描画部２３、テクスチャ加工部２４及びテクスチャバッファ２５から構成され、これらは半導体チップ上で互いに近接して配置されている。 - 特許庁

To provide a plasma processing method and a semiconductor device manufacturing method capable of effectively removing deposits including metal accumulated on a pattern sidewall by dry processing while suppressing pattern thinning by side etching.例文帳に追加

サイドエッチングによるパターン細りを抑制しつつ、ドライ処理によってパターン側壁に堆積した金属を含む堆積物を効率良く除去することのできるプラズマ処理方法及び半導体装置の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, capable of avoiding contamination of the inside of a processing chamber and a substrate by preventing etching of a high purity SiC film formed on the surface of a substrate support composed of a carbon base or Si-impregnated SiC base, when cleaning the processing chamber.例文帳に追加

カーボン基材またはＳｉ含浸ＳｉＣ基材の基板支持具表面に形成された高純度ＳｉＣ膜の、処理室クリーニング時におけるエッチングを抑制し、処理室内や基板の汚染を回避する。 - 特許庁

To provide a substrate processing container which can suitably produce a semiconductor chip by preventing a production lead time from becoming long wastefully by reducing partly finished goods in a wafer step, and to provide a method for processing the substrate.例文帳に追加

ウエハ工程の仕掛かり品を少なくして、生産リードタイムが徒に長くなることを防ぎ、半導体チップを適切に生産することができるようにした基板処理容器および基板処理方法を提供する。 - 特許庁

A load port control unit 41, a handler control unit 42 and a process control unit 43 allow the semiconductor manufacturing apparatus 5 to perform the processing on the wafers stored in the plurality of carriers according to the determined processing order.例文帳に追加

ロードポート制御部４１、ハンドラ制御部４２およびプロセス制御部４３は、決定された処理順序にしたがって、複数のキャリアに収容されたウェーハの処理を半導体製造装置５に実行させる。 - 特許庁

To provide a method of manufacturing a semiconductor device with high productivity in which contamination of metal and organic matter of a wafer with patterns is nondestructively measured in a short time, and processing conditions are optimized to perform subsequent processing on the wafer.例文帳に追加

パターン付きウェーハの金属及び有機物の汚染を非破壊で短時間で測定し、処理条件を適正化して後続のウェーハの処理を行う高生産性の半導体装置の製造方法を提供する。 - 特許庁

To improve processing efficiency by allowing a cutting edge of a tool to efficiently act on a pad surface in a pad processing-adjusting tool used for polishing a semiconductor wafer.例文帳に追加

半導体ウエハなどの研磨に用いられるパッドの加工・調整用工具において、加工・調整用工具の切刃がパッド表面に対して効率的に作用して加工効率を向上することができるようにする。 - 特許庁

To provide a processing method of wiring capable of processing with high accuracy using a conductive insulation film having a field plate effect such as a resistive nitride film as a supplementary mask, and a semiconductor device made by the method.例文帳に追加

フィールドプレート効果のある導電性絶縁膜（抵抗性窒化膜など）を補助マスクとして用いた、加工精度の高い配線の加工方法と、その方法を用いて形成された半導体装置を提供すること。 - 特許庁

To a method for manufacturing a semiconductor device which can increase processing accuracy when a plurality of step structures are formed in an insulating layer and can reduce the number of processing steps.例文帳に追加

絶縁層中に複数の段差構造を形成する際の加工精度の向上を図るとともに、加工工程数を低減することが可能な半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

To provide the manufacturing method and manufacturing device of a solar cell capable of easily grasping the progressive condition of sulfiding or selenide processing in forming a p-type semiconductor layer by performing the sulfiding or selenide processing.例文帳に追加

硫化処理又はセレン化処理を施してｐ型半導体層を形成する際に、硫化処理又はセレン化処理の進行状況を簡単に把握し得る太陽電池の製造方法及び製造装置を提供する。 - 特許庁

To provide a substrate processing apparatus equipped with a clamp device which facilitates management of a clamp force and equalization of clamp force and can be made compact, and to provide a manufacturing method of a semiconductor device by the substrate processing apparatus.例文帳に追加

クランプ力の管理、クランプ力の均一化が容易であり、又小型化が可能であるクランプ装置を具備した基板処理装置を提供し、又係る基板処理装置による半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor manufacturing apparatus capable of ensuring stable etching rate for preventing precipitation of silica in gas piping, calculating a specific gravity value of a processing liquid within a processing tank and measuring the specific gravity value accurately.例文帳に追加

処理槽内の処理液の比重値を算出するためのガスの配管にシリカが析出することを防止することができ、比重値が正確に計測され、エッチングレートの安定した半導体製造装置を提供する。 - 特許庁

To attain plasma cleaning at low consumption for an electrode of placing a substrate to be processed, in a step of plasma cleaning the inside of a processing container without a substrate to be processed, in a plasma processing apparatus for semiconductor manufacturing.例文帳に追加

半導体製造に用いるプラズマ処理装置の、被処理基板を用いず処理容器内をプラズマ洗浄する工程において、被処理基板載置用電極の消耗の少ないプラズマ洗浄を実現する。 - 特許庁

To provide a substrate holding unit which holds the substrate so that a process is uniformly carried out for the whole of substrate of a semiconductor etc. and a substrate processing apparatus and substrate processing method using the same which are excellent in efficiency.例文帳に追加

半導体などの基板の全体に対して均一に工程が行なわれるように基板を保持する基板保持ユニット、及びこれを利用する効率の良い基板処理装置及び基板処理方法を提供する。 - 特許庁

PRE-PROCESSING METHOD FOR ELECTRIC INSPECTION OF CONDUCTOR PATTERN, ELECTRIC INSPECTION METHOD AND APPARATUS OF CONDUCTOR PATTERN, PRE-PROCESSING APPARATUS FOR ELECTRIC INSPECTION OF CONDUCTOR PATTERN, INSPECTED PRINTED WIRING BOARD, AND INSPECTED SEMICONDUCTOR DEVICE例文帳に追加

導体パターンの電気検査用前処理方法、導体パターンの電気検査方法、導体パターンの電気検査用前処理装置、導体パターンの電気検査装置、検査済みプリント配線板、及び検査済み半導体装置 - 特許庁

A manufacturing method of a semiconductor device includes a step (S1) of placing a wafer having a processed film in a processing chamber and a step (S2) of measuring an initial film thickness of the processed film before processing.例文帳に追加

本発明の半導体装置の製造方法は、被処理膜を有するウエハを処理チャンバー内に載置する工程（ステップＳ１）と、処理前における被処理膜の初期膜厚を測定する工程（ステップＳ２）とを有する。 - 特許庁